JPH11196092A - 混在網における変換回路及び帯域管理装置 - Google Patents

混在網における変換回路及び帯域管理装置

Info

Publication number
JPH11196092A
JPH11196092A JP35970497A JP35970497A JPH11196092A JP H11196092 A JPH11196092 A JP H11196092A JP 35970497 A JP35970497 A JP 35970497A JP 35970497 A JP35970497 A JP 35970497A JP H11196092 A JPH11196092 A JP H11196092A
Authority
JP
Japan
Prior art keywords
cell
time
stm
payload
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35970497A
Other languages
English (en)
Other versions
JP3881102B2 (ja
Inventor
Miharu Kato
美治 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP35970497A priority Critical patent/JP3881102B2/ja
Priority to US09/130,159 priority patent/US6529523B1/en
Priority to EP19980115830 priority patent/EP0926917A3/en
Publication of JPH11196092A publication Critical patent/JPH11196092A/ja
Application granted granted Critical
Publication of JP3881102B2 publication Critical patent/JP3881102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6402—Hybrid switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/501—Overload detection
    • H04L49/503—Policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Telephonic Communication Services (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【課題】 ＡＴＭ網とＳＴＭ網との混在網を可能にす
る。 【解決手段】 ＳＴＭ網の時分割多重フレームをＡＴＭ
網のセルに変換する変換回路とＡＴＭ網のセルをＳＴＭ
網の時分割多重フレームに変換する変換回路をそれぞれ
ＳＴＭ交換機１２Ａ〜１２Ｃの送受信回路ＳＲＣに設け
る。ＳＴＭ交換機１２Ａ〜１２Ｃは各端末１４ijからの
データを時分割多重し、この時分割多重フレームをセル
に変換してＡＴＭ交換機１１に送出し、また、ＡＴＭ交
換機１１でスイッチングされて送られてきたセルを時分
割多重フレームに変換して所定の端末１４ijに送る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＳＴＭ網とＡＴＭ網
が混在した混在網における変換回路及び帯域管理装置に
係わり、特に、時分割多重フレームをＡＴＭセルに変換
し、あるいは、ＡＴＭセルを時分割多重フレームに変換
するＳＴＭ交換機の変換回路及びＳＴＭ呼の帯域管理を
行うＡＴＭ交換機の帯域管理装置に関する。
【０００２】
【従来の技術】近年ＡＴＭ(Asynchronous Transfer Mod
e)の技術の進歩はめざましく、ＡＴＭ交換網も一部構築
されている。しかし、これまでのＳＴＭ(Synchronous T
ransfer Mode)の交換網をいっきにリプレースする事
は、コスト的にも不可能であり、当面はＳＴＭ網、ＡＴ
Ｍ網の混在が続くと考えられる。しかし、大量データの
転送に有利なＡＴＭは今後徐々に増加し、バックホーン
としての交換網になる事はまちがいない。しかし、ＳＴ
Ｍ交換網とＡＴＭ交換網の２つをもちあわせるという事
は、伝送路を２重に持たなければならず、設備の面でも
無駄である。よって将来的に、ＳＴＭ網とＡＴＭ網間の
乗り入れは必須課題である。
【０００３】図１７はＳＴＭ網における時分割多重フレ
ームの一例であり、１フレーム周期Ｔをｎ個（例えば64
個）のタイムスロットTS1〜TS64に区分した例である。
各タイムスロットTS1〜TS64には64チャンネルのうち所
定チャンネルのデータが時分割多重できるようになって
おり、20フレームでサブフレームが構成されている。各
チャンネルデータは8ビット（1バイト）で構成され、1
フレームを8KHzとすると、１タイムスロット当り8×8K=
64(Kbps)のビットレートを有している。図１８はＡＴＭ
網におけるセルのフォーマット説明図であり、ＨＤは５
バイトのヘッダ部、ＰＬＤは４８バイトのペイロードで
ある。ヘッダ部ＨＤには、(1)リンク間フロー制御に用
いるＧＦＣ（Generic Flow Control）、(2) 方路を特定
するための仮想パス識別子（Virtual Path Identifie
r：ＶＰＩ）、 (3) 呼識別用の仮想チャンネル番号（Vi
rtual Channel Identifier：ＶＣＩ）、(4) ペイロード
タイプＰＴ（Payload Type)、(5) セルロスプライオリ
ティＣＬＰ、(6) ヘッダのエラー訂正用符号ＨＥＣ（He
ader Error Control)等が含まれている。
【０００４】
【発明が解決しようとする課題】ＡＴＭ網が普及するに
つれてＳＴＭ網とＡＴＭ網間の乗り入れが必須課題にな
り、相互に乗り入れる仕組みが必要になる。例えば、Ａ
ＴＭ交換網にＳＴＭ交換機から乗り入れる場合、図１７
の時分割多重フレームを図１８のＡＴＭセルに変換しな
ければならず、又、ＳＴＭ交換網にＡＴＭ交換機から乗
り入れる場合、ＡＴＭセルを時分割多重フレームに変換
しなければならない。更に、ＳＴＭ交換機から出力する
セルはＳＴＭ網の特徴である64Kbpsのデータ帯域を満足
する必要がある。このため、ＡＴＭ網では基本的には64
KbpsのCBR(Constant Bit Rate)によるパスを張り、ＡＴ
Ｍ交換機(ATM SW)内でのCTD(CellTansfer Delay)が小さ
くなるようにし、しかも、セルの揺らぎを吸収する必要
がある。
【０００５】また、ＡＴＭ交換機の特徴である帯域コン
トロールは、ＳＴＭ交換機を収容した場合でも、変更が
ないようにする点が重要である。つまり、ＡＴＭ交換機
内でのCBR, ABR, VBRのQOS(Quality Of Service)コント
ロールはＡＴＭ交換機内で総合的に行われるため、ＳＴ
Ｍ交換機のための特別な処理はなるべく行わない方が良
い。すなわち、ＳＴＭ交換機からのパス接続要求につい
てもＡＴＭ交換機の帯域管理アルゴリズムを採用できる
ようにする。このようにすれば、ＳＴＭ交換機からのパ
ス接続要求を他のＡＴＭ端末からのパス接続要求と同等
に扱えるため有利である。
【０００６】ＳＴＭ交換機間の使用帯域は呼量によって
増減する。このためＳＴＭ交換機間のパス接続にはSVC
(Switched Virtual Channel)である事が望ましい。しか
し、SVCの場合にはＡＴＭ交換機に収容された他のＡＴ
Ｍ端末が全帯域を使用してしまうと、ＳＴＭ交換機のた
めにCBRパスを張れなくなってしまう。そこで、ＳＴＭ
交換機間のパス用に専用帯域を予めリザーブしておき、
この専用帯域の範囲内でＳＴＭ交換機間にPVCパスを設
定する。しかし、専用帯域は使用しないと無駄となるの
で、一日内の呼量に応じて専用帯域をダイナミックに変
化して無駄を少なくする必要がある。
【０００７】以上より、本発明の第１の目的は、ＳＴＭ
網の時分割多重フレームをＡＴＭ網のセルに変換し、
又、ＡＴＭセルを時分割多重フレームに変換するように
し、ＡＴＭ網とＳＴＭ網の混在網を可能にすることであ
る。本発明の第２の目的は、ＡＴＭ網におけるセルの揺
らぎを吸収し、ＳＴＭ網において64Kbpsのビットレート
を満足できるようにすることである。本発明の第３の目
的は、一日のＳＴＭの呼量に応じてＳＴＭ交換機間の専
用帯域をダイナミックに変化して帯域の無駄を極力なく
し、かつ、ＳＴＭ呼を極力受け付けられるようにするこ
とである。本発明の第４の目的は、受け付けたＳＴＭ呼
のトータルの帯域がＳＴＭ交換機間の専用帯域を越える
場合には、残りの帯域(専用帯域以外の帯域)に余裕があ
るか否かでＳＴＭ呼を受け付けるか否かを決定すること
である。
【０００８】
【課題を解決するための手段】上記第１の目的は本発明
によれば、１フレームがｎチャンネル、各チャンネルが
１バイトのデータを時分割多重してなるＳＴＭ網の時分
割多重フレームを、ヘッダとｍバイトのペイロードを有
するＡＴＭ網のセルに変換する変換回路おいて、(1) 宛
先ＳＴＭ交換機毎に連続するｍアドレス分の記憶領域を
有するタイムスイッチメモリ、(2) 時分割多重フレーム
におけるタイムスロット番号とタイムスイッチメモリの
アドレスとの対応関係を記憶する制御メモリ、(3) 時分
割多重フレームにおける各タイムスロットのデータを前
記制御メモリに記憶された対応関係が指示するタイムス
イッチメモリの記憶領域に書き込む手段、(4) タイムス
イッチメモリから読み出されたデータを記憶するバッフ
ァメモリ、(5) タイムスイッチメモリより連続的にデー
タを読み出してバッファメモリに記憶し、該バッファメ
モリよりｍバイト単位にデータを連続的に読み出す手
段、(6) バッファメモリより読み出した連続するｍバイ
トデータをペイロードとし、該ペイロードに宛先ＳＴＭ
交換機に応じた識別子を有するヘッダを付加してセルを
生成するセル生成手段を、有する変換回路により達成さ
れる。すなわち、この変換回路によれば時分割多重フレ
ームをセルに変換することができる。
【０００９】又、上記第１の目的は本発明によれば、１
フレームがｎチャンネル、各チャンネルが１バイトのデ
ータを時分割多重してなるＳＴＭ網の時分割多重フレー
ムを、ヘッダとｍバイトのペイロードを有するＡＴＭ網
のセルに変換する変換回路おいて、(1) 時分割多重フレ
ームのタイムスロット番号と宛先であるＳＴＭ交換機と
の対応を記憶する宛先メモリ、(2) 時分割多重フレーム
の各タイムスロットにおけるデータに前記宛先メモリに
記憶されている対応タイムスロットの宛先を付加する宛
先付加部、(3) 宛先が付加された時分割多重フレームを
入力され、宛先毎にデータを分離して出力するルーチン
グ部、(4) 各宛先毎に設けられ、前記ルーチング部より
分離、出力されたデータを記憶するバッファ、(5) 各バ
ッファから連続的に読み出したｍバイトデータをペイロ
ードとし、該ペイロードに宛先に応じた識別子を有する
ヘッダを付加してセルを生成するセル生成手段を有する
変換回路により達成される。すなわち、この変換回路に
よれば時分割多重フレームをセルに変換することができ
る。
【００１０】又、上記第１の目的は本発明によれば、ヘ
ッダとｍバイトのペイロードを有するＡＴＭ網のセル
を、１フレームがｎチャンネル、各チャンネルが１バイ
トのＳＴＭ網における時分割多重フレームに変換する変
換回路おいて、(1) 受信セルのペイロードを構成するｍ
バイト分のペイロードデータを、セル番号とペイロード
番号が識別可能となるように記憶するバッファ、(2) タ
イムスロット番号をアドレスとするタイムスイッチメモ
リ、(3) セル番号とペイロード番号の組み合わせと、前
記タイムスイッチメモリのアドレスとの対応を記憶する
制御メモリ、(4)前記バッファから読み出したペイロー
ドデータのセル番号とペイロード番号を識別し、該セル
番号とペイロード番号の組み合わせに対応するアドレス
を前記制御メモリより求め、該アドレスが指示するタイ
ムスイッチメモリの記憶領域に前記ペイロードデータを
書き込む手段、(5) タイムスイッチメモリよりタイムス
ロット番号順に連続的にデータを読み出して時分割多重
フレームに変換する手段を備えた変換回路により達成さ
れる。すなわち、この変換回路によればセルを時分割多
重フレームに変換することができる。
【００１１】上記第２の目的は本発明によれば、前記バ
ッファに複数の受信セルのペイロードデータを格納でき
るようにし、各セルのペイロードデータを該バッファか
ら読み出す時刻を管理する読み出し時刻管理手段を設
け、該読出時刻にバッファより所定のペイロードデータ
を読み出すことにより達成される。すなわち、バッファ
に複数のセル（ペイロード）を順次記憶し、64Kbpsを満
足するように各セル(ペイロード)の読み出し時刻を管理
し、該読出時刻において対応するセル(ペイロード)をバ
ッファから読み出すようにしたため、ＡＴＭ交換機にお
けるセルの揺らぎを吸収してＳＴＭ網において64Kbpsを
満足することができる。
【００１２】上記第３の目的は本発明によれば、ＳＴＭ
網とＡＴＭ網の混在網におけるＡＴＭ交換機の帯域管理
装置において、各ＳＴＭ交換機間に予め所定帯域のPVC
を設定する手段、ＳＴＭ交換機間の呼量を監視する手
段、ＳＴＭ交換機間の呼量に応じて該PVCの帯域を増減
するPVC帯域増減手段を備えたＡＴＭ交換機の帯域管理
装置により達成される。すなわち、かかる帯域管理装置
によれば、一日のＳＴＭ交換機の呼量に応じてＳＴＭ交
換機間のPVC帯域をダイナミックに変化させることがで
き、これにより、帯域の無駄を極力なくせ、かつ、でき
るだけＳＴＭ呼を受け付けれるようにできる。上記第４
の目的は本発明によれば、ＳＴＭ交換機からの呼設定要
求に対して前記PVC帯域に余裕があれば受け付け、余裕
がなければ、PVC帯域以外の帯域に余裕があるかチェッ
クし、余裕があれば呼を受け付け、余裕がない場合には
呼の受け付けを拒否する手段を備えたＡＴＭ交換機の帯
域管理装置により達成される。このようにすれば、ＳＴ
Ｍ交換機からのパス接続要求についてもＡＴＭ帯域管理
アルゴリズムを適用してＳＴＭ交換機からのパス接続要
求を他のＡＴＭ端末からのパス接続要求と同等に扱うこ
とができる。
【００１３】
【発明の実施の形態】（Ａ）システム構成 図１はＳＴＭ交換機及びＡＴＭ交換機を含むシステム構
成例、図２はＳＴＭ網とＡＴＭ網の混在網の例である。
図中、１１はＡＴＭ交換機(ATM SW)、１２Ａ〜１２Ｃは
ＳＴＭ交換機(STM SW)、１３はＡＴＭ端末、１４11〜１
４32はＳＴＭ交換機に収容されたアナログ電話機あるい
はデジタル電話機等の端末、１５はＡＴＭ交換機及びＳ
ＴＭ交換機のＣＰＵと通信を行ってシステム全体を制御
する制御装置（システム管理用プロセッサ）である。Ａ
ＴＭ交換機１１は、回線インタフェースＬＩＦ、集線分
離部（図示せず）、スイッチＳＷ、各部を制御するプロ
セッサＣＰＵなどを備えている。各ＳＴＭ交換機１２Ａ
〜１２Ｃは、送受信回路ＳＲＣ及びプロセッサＣＰＵな
どを備えている。送受信回路ＳＲＣは、各端末からの
データを時分割多重し、該時分割多重フレームをセル
に変換してＡＴＭ交換機に送出すると共に、ＡＴＭ交
換機からセルを受信し、該セルを時分割多重フレームに
変換し、所定のタイムスロットのデータを端末に送出
する。
【００１４】ＡＴＭ交換機１１には３つのＳＴＭ交換機
１２Ａ〜１２ＣとＡＴＭ端末１３が収容されている。Ａ
ＴＭ端末１３は従来通りＡＴＭ交換機に収容可能であ
り、また、各ＳＴＭ交換機１２Ａ〜１２Ｃは、時分割多
重フレームをセルに変換し該セルをＡＴＭ交換機１１に
入力する構成になっているためＡＴＭ交換機に収容可能
である。それぞれのＳＴＭ交換機１２Ａ〜１２Ｃ間は、
ＡＴＭ交換機内でパス接続が可能である。ＳＴＭ交換機
１２Ａからの宛先ＳＴＭ交換機は交換機１２Ｂ，１２Ｃ
であり、ＳＴＭ交換機１２Ｂからの宛先ＳＴＭ交換機は
交換機１２Ｃ，１２Ａであり、ＳＴＭ交換機１２Ｃから
の宛先ＳＴＭ交換機は交換機１２Ａ，１２Ｂである。Ｓ
ＴＭ交換機１２Ａ〜１２Ｃ間のパスは所定帯域のPVC(Pe
rmanent VirtualCircuit)で張る事も、SVC(Switched Vi
rtual Circuit)によって張る事も可能である。但し、パ
スをすべてPVCによって張った場合はＳＴＭ交換機の呼
量によって、ＡＴＭ交換機１１内の帯域をコントロール
することはできない。そこで、所定帯域内ではＰＶＣで
パスを張り、それ以上の帯域が必要な場合はＳＶＣによ
りパスを張るようにする。更に、これらのパスはＳＴＭ
の特徴である64Kbpsのデータ帯域を満足する必要がある
ため、基本的にはCBRによるパスを張り、ＡＴＭ交換機
内でのCTD (Cell Transfer Delay)も小さくなるように
する。
【００１５】（Ｂ）時分割多重フレームをセルに変換す
る変換回路 （ａ）概略 ＳＴＭ網において、64Kbpsのデータはタイムスロット形
式で管理されている。一方、ＡＴＭ交網ではヘッダ５バ
イト、ペイロード４８バイトのセル形式で管理されてい
る。よって、タイムスロットデータをセルデータに変換
しなければＳＴＭ交換機よりＡＴＭ交換機内に乗り入れ
る事はできない。たとえば、図１において、ＳＴＭ交換
機１２ＡをＳＴＭ交換機１２ＢあるいはＳＴＭ交換機１
２Ｃに接続して通信するには、ＳＴＭ交換機１２Ａから
ＳＴＭ交換機１２Ｂ，１２Ｃにパス接続を行ない、しか
る後、タイムスロットデータをセルデータに変換し、得
られたセルを送出しなければならない。この場合、１セ
ルはデータ部（ペイロード）として４８バイト持ってい
るので、最大４８タイムスロット分のデータを１セルの
ペイロードにマッピングできる。
【００１６】後で詳細に説明するが、時分割多重データ
をセル形式に変換する仕組みの概略は以下の通りである
（図３参照）。まず、送信すべきタイムスロットデータ
をそれぞれ宛先ＳＴＭ交換機毎に区分し、タイムスイッ
チメモリ３２における宛先ＳＴＭ交換機に応じた記憶領
域３２Ｂ，３２Ｃにランダムライトする。１セル内のペ
イロードは４８タイムスロット分あるのでタイムスイッ
チメモリ３２は４８バウンダリーとなり、記憶領域３２
Ｂ，３２Ｃは４８バイト構成である。その４８バウンダ
リー（記憶領域３２Ｂ，３２Ｃ）毎に同一宛先のデータ
を管理してペイロード部を生成する。最終的に該ペイロ
ードに行先を有するヘッダを付加してセルを生成、送出
する。タイムスイッチメモリ３２からの読み出しは、シ
ーケンシャルに読み出されるがＳＴＭ交換機内クロック
とＡＴＭ交換機内クロックでは周波数が違うため一旦Ｆ
ＩＦＯバッファ３８へ書き込み、該ＦＩＦＯバッファか
ら読み出す時、ヘッダを挿入してセル化する。ＳＴＭ交
換機の行き先はヘッダのＶＰＩあるいはＶＰＩ／ＶＣＩ
で特定する。又、セルを識別するためにセル番号（Cell
No.)を同様に付与しておく。これによりセルが何らか
の障害で消えてしまっても、障害が発生した事を認識で
きる。
【００１７】（ｂ）第１実施例 図３は時分割多重フレームをセルに変換する変換回路の
第１実施例であり、ＳＴＭ交換機に設けられるものであ
る。尚、ＳＴＭ網の時分割多重フレームは(n+1)チャン
ネル、１チャンネル当り１バイトのデータを時分割多重
して構成され、ＡＴＭセルは５バイトのヘッダと４８バ
イトのペイロードで構成されている。
【００１８】図３において、３０はＳＴＭ交換機を制御
するプロセッサＣＰＵ、３１はタイムスロットTS0〜TSn
のビットシリアルの時分割多重データ（ＴＳデータ）を
直列・並列変換するＳ／Ｐ変換回路、３２はタイムスイ
ッチメモリであり、宛先のＳＴＭ交換機毎に連続する４
８アドレス（ペイロードのバイト数）の記憶領域を有し
ている。ＳＴＭ交換機１２Ａ（図１）に着目すると、宛
先ＳＴＭ交換機はＳＴＭ交換機１２Ｂ，１２Ｃである。
従って、タイムスイッチメモリ３２は、Ｂ宛用、Ｃ宛用
（ＳＴＭ交換機１２Ｂ，１２Ｃ宛用）にそれぞれ連続す
る４８アドレス分の記憶領域３２Ｂ，３２Ｃを有してい
る。ただし、ある宛先ＳＴＭ交換機に125μsの間に送出
するデータ数が４８バイト（ペイロードのバイト数）を
越える場合には、該宛先ＳＴＭ交換機用に２以上の４８
アドレス分の記憶領域が設けられる。３３は時分割多重
フレームにおけるタイムスロット番号TS0〜TSnとタイム
スイッチメモリ３２のアドレスとの対応関係を記憶する
コントロールメモリであり、呼設定時に該対応が決定さ
れ、ＣＰＵ３０の制御でコントロールメモリ３３に設定
される。
【００１９】図４はコントロールメモリ３３とタイムス
イッチメモリ３２の関係説明図であり、コントロールメ
モリ３３のアドレス０〜ｎをタイムスロット番号TS0〜T
Snに対応させ、各アドレス０〜ｎ（TS0〜TSn）にタイム
スイッチメモリ３２のアドレスが記憶される。たとえ
ば、タイムスロットTS0のデータを宛先ＳＴＭ交換機１
２Ｃを介して相手端末に送出する場合、コントロールメ
モリ３３のアドレス０（TS0）にＣ宛用記憶領域３２Ｃ
のアドレスｍが記憶される。又、タイムスロットTS1の
データを宛先ＳＴＭ交換機１２Ｂを介して相手端末に送
出する場合、コントロールメモリ３３のアドレス１（TS
1）にＢ宛用記憶領域３２Ｂのアドレスｅが記憶され
る。同様に、タイムスロットTSiのデータを宛先ＳＴＭ
交換機Ｂを介して相手端末に送出するものとすると、コ
ントロールメモリ３３のアドレスｉ(TSi)にＢ宛用記憶
領域３２Ｂのアドレスｇが記憶される。
【００２０】図３に戻って、３４は到来する時分割多重
データのタイミング(タイムスロット周期TS0〜TSn)と同
一の周期でコントロールメモリ３３のアドレスTS0〜TSn
(実際には0〜n)を発生するコントロールメモリアドレス
発生部、３５はコントロールメモリ３３へのアドレスデ
ータの書き込みと読み出しを制御する読み・書き制御部
で、ＣＰＵ３０の指示で前記対応関係（図４）をコント
ロールメモリ３３に書き込み、又、コントロールメモリ
アドレス発生部３４から出力するアドレス0〜nに基づい
てコントロールメモリ３３からシーケンシャルにアドレ
スデータを読み出す。
【００２１】３６はタイムスイッチメモリ３２の全アド
レス０〜Ｎをシーケンシャルに発生する読み出しアドレ
ス発生部、３７はタイムスイッチメモリ３２へのデータ
の書き込みと読み出しを制御する読み・書き制御部であ
る。読み・書き制御部３７は、(1) タイムスイッチメモ
リ３２へのデータ書き込みに際し、コントロールメモリ
３３から読み出されたアドレスを書き込みアドレスと
し、その時に入力する時分割多重データをタイムスイッ
チメモリ３２に書き込み、又、(2) タイムスイッチ３２
からの読み出しに際し、読み出しアドレス発生部３６か
ら出力する読み出しアドレス0〜Nに基づいてタイムスイ
ッチメモリ３２からシーケンシャルにデータを読み出
す。すなわち、データ書き込みに際し図４に示すよう
に、到来する時分割多重データのタイムスロット番号TS
i(i=0〜n)に応じた書き込みアドレスｇがコントロール
メモリ３３から読み出され、該アドレスｇが指示するタ
イムスイッチメモリ３２にタイムスロットTSiの時分割
データが記憶される。
【００２２】３８はタイムスイッチメモリ３２からシー
ケンシャルに読み出されたデータを記憶するバッファメ
モリ(ＦＩＦＯバッファ)であり、ＳＴＭ網側の速度とＡ
ＴＭ網側の速度の乗換えを行う機能を有している。バッ
ファメモリ３８は、タイムスイッチメモリ３２からタイ
ムスロット周期でシーケンシャルに読み出されたデータ
を先頭アドレスより順次書き込み、又、所定の速度(時
分割多重データを64KbpsのCBRで送出できる速度)で先頭
アドレスより順次データを出力する。３９はタイムスロ
ット周期で書き込みアドレスを発生する書き込み制御
部、４０は64KbpsのCBRを満足するようにセルを生成し
て送出できるように所定の速度で読み出しアドレスを発
生する読み出し制御部、４１はタイミングジェネレータ
で、ＦＩＦＯバッファ３８の読み出しタイミングやヘッ
ダ出力タイミングを制御する。すなわち、タイミングジ
ェネレータ４１はペイロードのタイミングでＦＩＦＯバ
ッファ３８の読み出しイネーブル信号ＲＥＮを出力する
と共に、ヘッダのタイミングでヘッダ出力イネーブル信
号ＨＯＥを出力する。４２はヘッダジェネレータであ
り、ＣＰＵ３０からの指示に従ってセルヘッダを作成
し、ヘッダタイミングで該ヘッダを出力するもの、４３
はＦＩＦＯバッファから出力されるペイロードとヘッダ
ジェネレータから出力されるヘッダを合成してセルを生
成して出力する合成部である。
【００２３】図５は本発明のセル構成図であり、５バイ
トのヘッダＨＤと４８バイトのペイロードＰＬＤで構成
されている。ヘッダＨＤのＶＰＩの一部はセル番号（CE
LLNO.)を表現するために使用される。宛先ＳＴＭ交換機
が同一のセルを複数個生成する場合、各セルを区別する
必要がある。このためＶＰＩの一部を用いてセル番号
（CELL NO.)を挿入する。又、ヘッダのＶＰＩ／ＶＣＩ
として、宛先ＳＴＭ交換機に応じて予め設定されている
ＶＰＩ値／ＶＣＩ値を付加する。すなわち、ヘッダジェ
ネレータ４２は、ＣＰＵ３０からの指示に従ってセルの
宛先ＳＴＭ交換機に応じたＶＰＩ／ＶＣＩ値をヘッダに
挿入すると共に、セル識別のために所定のセル番号CELL
NO.をヘッダに挿入する。
【００２４】ペイロードＰＬＤにおける４８個のペイロ
ードデータ領域には、同一ＳＴＭ交換機向けの最大４８
タイムスロット分のデータが挿入されるようになってい
る。すなわち、同一セルであれば、該セルのペイロード
ＰＬＤ内は同一のＳＴＭ交換機向けのタイムスロットデ
ータが割り当てられる。ペイロードＰＬＤの４８個のペ
イロードデータ領域のどこにどのタイムスロット番号の
時分割データ（ＴＳデータ）を挿入するかは、送出側Ｓ
ＴＭ交換機と受信側ＳＴＭ交換機間において呼設定時に
ネゴシエーションがとられている。あるタイムスロット
番号に割り当てた呼が終了した場合、そのタイムスロッ
ト番号部分のデータは無効データとなるが他のＴＳデー
タが有効である限りセルを生成する。又、ヘッダについ
てＶＰＩ／ＶＣＩによる管理ではなく、交換機内にて管
理されるアドレス識別子により管理される場合がある。
かかる場合、ＶＰＩ／ＶＣＩから内部管理アドレスへの
変換機能が必要になる。
【００２５】図６はＦＩＦＯバッファ３８の読み出しタ
イミング説明図である。１セルは５バイトのヘッダと４
８バイトのペイロードで構成されている。ＦＩＦＯバッ
ファ３８から４８バイト分のペイロードが読み出され、
該ペイロードは合成部４３においてヘッダジェネレータ
４２で発生したヘッダと合成されてセルとなって出力さ
れる。したがって、タイミングジェネレータ４１はヘッ
ダ５バイトに相当する期間ｔ1で読出し制御部４０に読
出マスクを指示し、ペイロード４８バイトに相当する期
間ｔ2で読出し制御部４０にハイレベルの読出しイネー
ブル信号ＲＥＮを入力する。これにより、読出し制御部
４０は同一宛先の４８バイト分のタイムスロットデータ
をＦＩＦＯバッファ３８から読出して合成部４３に入力
する。又、タイミングジェネレータ４１はヘッダ５バイ
トに相当する期間ｔ1においてヘッダジェネレータ４２
にヘッダの送出を指示する。これにより、ヘッダジェネ
レータ４２は既に作成してあるヘッダを合成部４３に出
力する。合成部４３は時間ｔ1のタイミングでヘッダ
を、時間ｔ2のタイミングでペイロードを選択出力する
ことにより、セルをＡＴＭ交換機に送出する。以後、次
のセルが生成されて順次ＡＴＭ交換機に送出される。図
７は本発明のセルの別の構成図であり、セル番号(CEll
NO.)をペイロードの先頭バイト領域に挿入した例であ
る。この例では、１セルで最大４７タイムスロット分し
か確保できない。
【００２６】（ｃ）第２実施例 図８は時分割多重フレームをセルに変換する変換回路の
第２実施例であり、ＳＴＭ交換機に設けられるものであ
る。第１実施例と同様に、ＳＴＭ網の時分割多重フレー
ムは(n+1)チャンネル、１チャンネル当り１バイトのデ
ータを時分割多重して構成され、ＡＴＭセルは５バイト
のヘッダと４８バイトのペイロードで構成されている。
図８において、５０はＳＴＭ交換機を制御するプロセッ
サＣＰＵ、５１はタイムスロットTS0〜TSnのビットシリ
アルな時分割多重データ（ＴＳデータ）を直列・並列変
換するＳ／Ｐ変換回路、５２は時分割多重フレームのタ
イムスロット番号と宛先ＳＴＭ交換機との対応を記憶す
る宛先メモリであり、呼設定時に該対応が決定され、Ｃ
ＰＵ５０の制御で宛先メモリ５２に設定される。５３は
到来する時分割多重データのタイミング(タイムスロッ
ト周期)と同一の周期で宛先メモリ５２のアドレスTS0〜
TSn(実際には0〜n)を発生する宛先メモリアドレス発生
部、５４は宛先メモリ５２への宛先データの書き込みと
その読み出しを制御する読み・書き制御部で、ＣＰＵ５
０の指示で前記対応関係（タイムスロット番号と宛先の
対応）を宛先メモリ５２に書き込み、又、宛先メモリア
ドレス発生部５３から出力するアドレス0〜nに基づいて
宛先メモリ５２からシーケンシャルに宛先データを読み
出す。
【００２７】５５は各タイムスロットTS0〜TSnにおける
データ（ＴＳデータ）に宛先メモリ５２に記憶されてい
る宛先を付加する宛先付加部である。宛先メモリ５２の
アドレス０に宛先Ｃ（des C）が、アドレス１に宛先Ｂ
（des B）が、アドレス２に宛先Ｂ（des B）が、・・・
記憶されているものとすると、図示するようにタイムス
ロットTS0データに宛先des Cが付加され、タイムスロッ
トTS1データに宛先desBが付加され、タイムスロットTS2
データに宛先des Bが付加される。５６は宛先付加部５
５から宛先が付加された時分割多重データを入力され、
宛先毎に時分割データを分離して出力するルーチング
部、５７Ｂ，５７Ｃは宛先毎に設けられ、ルーチング部
５６より分離、出力されたＴＳデータを記憶するＦＩＦ
Ｏバッファである。Ｂ宛ＦＩＦＯバッファ５７ＢにはＳ
ＴＭ交換機１２Ｂ宛のＴＳデータが書き込まれ、Ｃ宛Ｆ
ＩＦＯバッファ５７ＣにはＳＴＭ交換機１２Ｃ宛のＴＳ
データが書き込まれる。
【００２８】５８Ｂ，５８Ｃはヘッダ付加部で、ヘッダ
を生成すると共に、各ＦＩＦＯバッファ５７Ｂ，５７Ｃ
から連続的に読み出した４８バイトデータ（ペイロー
ド）に該ヘッダを付加してセル（図５参照）を生成す
る。ヘッダ付加部５８Ｂ，５８Ｃは、(1) ＣＰＵ５０か
らの指示に従って宛先ＳＴＭ交換機に応じたＶＰＩ／Ｖ
ＣＩ値をヘッダに挿入し、また、(2) 125μsの間に同一
宛先の複数のセルを生成する場合には、各セルを区別す
るために異なるセル番号CELL NO.を発生してヘッダに挿
入する。５９は各ヘッダ付加部５８Ｂ，５８Ｃから出力
するセルを多重してＡＴＭ交換機に送出するセル多重部
である。第２実施理例の変換回路は、タイムスロットデ
ータと宛先データを多重し、ルーチング部にてハード自
律で方路を決定する方式である。この変換回路によれ
ば、宛先データの設定のみでスイッチングが可能にな
る。
【００２９】（Ｃ）セルを時分割多重フレームに変換す
る変換回路 （ａ）概略 ＡＴＭ交換機よりセルを受信するＳＴＭ交換機は、該受
信セルを時分割多重フレームに変換する必要がある。そ
こで、図９に示すように受信側ＳＴＭ交換機のＦＩＦＯ
バッファ６４に受信セルデータをバッファリングし、該
ＦＩＦＯバッファに記憶されている４８バイトのペイロ
ードデータを所定タイムスロットにマッピングして時分
割多重フレームに変換する。かかる変換を可能にするた
めに、ＦＩＦＯバッファ６４に受信データ共にセル番号
(CELL NO.)とペイロード番号（Payload No．）を書き込
む。CELL NO.はセルのヘッダ内にあり、該CELL NO.を
抽出してＦＩＦＯバッファ６４に受信データと共に書き
込む。また、Payload No.は、セルの先頭から１バイト
毎に順にカウントしてゆき、６バイト目から、Payload
No.1, Payload No.2,・・・,Payload No.47 として書き込
む。又、上記セル・フレーム変換を可能にするために、
コントロールメモリ６６を設け、該コントロールメモリ
にCELL NO.とPayload No.の組み合わせとタイムスロッ
ト番号TS0〜TSnとの対応を記憶しておく。そして、ＦＩ
ＦＯバッファ６４から読み出したデータに付加されてい
るCELL NO.とPayload No.の組み合わせに応じたタイム
スロット番号をコントロールメモリ６６から求め、該タ
イムスロット番号をアドレスとするタイムスイッチメモ
リ６５にＦＩＦＯバッファから読出したデータを記憶す
る。しかる後、該タイムスイッチメモリ６５の先頭より
タイムスロット順にシーケンシャルにデータを読出して
出力することによりセルを時分割多重フレームに変換す
る。
【００３０】（ｂ）変換回路の構成 図９はセルを時分割多重フレームに変換する変換回路の
実施例であり、６０ははＳＴＭ交換機を制御するプロセ
ッサＣＰＵ、６１は受信セルより４８バイトのペイロー
ドデータを抽出するペイロード分離部、６２はセルに付
加されているセル番号CELL NO.を抽出すると共にPayloa
d No.を識別するセルNO./ペイロードNO.監視部である。
セルNO./ペイロードNO.監視部６２は、セルの先頭から
１バイト毎に順にカウントしてゆき、６バイト目から、
Payload No.1, Payload No.2,・・・,Payload No.47として
Payload No.を識別する。６３は合成部であり、最初に
セル番号CELL NO.を出力すると共に、以後、４８個のペ
イロードデータにPayloadNo.1, Payload No.2,・・・,Payl
oad No.47を付加するものである。６４はＦＩＦＯバッ
ファであり、図示するようにセル番号CELL NO.及びPayl
oad No.1, PayloadNo.2,・・・,Payload No.47のペイロー
ドデータを記憶する。
【００３１】６５はタイムスロット番号TS0〜TSnをアド
レスとするタイムスイッチメモリであり、ＦＩＦＯバッ
ファ６４から読出したデータを所定のアドレスに記憶す
るもの、６６はCELL NO.とPayload No.の組み合わせ(X,
Y)とタイムスロット番号TS0〜TSnとの対応を記憶するコ
ントロールメモリであり、呼設定時に該対応が決定さ
れ、ＣＰＵ６０の制御でコントロールメモリ６６に設定
される。すなわち、CELL NO.とPayload No.の組み合わ
せ(X,Y)をアドレスとするコントロールメモリ６６の記
憶域に、該アドレスに対応するタイムスロット番号（タ
イムスイッチメモリ６５のアドレス）が記憶される。図
１０はコントロールメモリ６６とタイムスイッチメモリ
６５の関係説明図であり、コントロールメモリ６６のア
ドレス(X,Y)にタイムスイッチメモリ６５のアドレスが
記憶される。たとえば、アドレス(X,Y)=(01,00)にタイ
ムスロットTSsが記憶され、アドレス(X,Y)=(01,01)にタ
イムスロットTSrが記憶される。
【００３２】６７はコントロールメモリ６６へのタイム
スロット番号の書き込みとコントロールメモリ６６から
のタイムスロット番号の読み出しを制御する読み・書き
制御部である。この読み・書き制御部６７は、(1) ＣＰ
Ｕ６０の指示で前記対応関係（図１０）をコントロール
メモリ６６に書き込み、又、(2) ＦＩＦＯバッファ６４
から読出されたペイロードデータに付加されているCELL
NO.とPayload No.の組み合わせ(X,Y)を読出アドレスと
してコントロールメモリ６６からタイムスロット番号を
読み出し、(3) 該タイムスロット番号をタイムスイッチ
メモリ６５の書き込みアドレスとして出力する。
【００３３】６８はタイムスロット周期でタイムスイッ
チメモリ６５の読出アドレスTS0〜TSn(実際には0〜n)を
順次発生するタイムスイッチメモリアドレス発生部、６
９はタイムスイッチメモリ６５へのデータの書き込みと
読み出しを制御する読み・書き制御部、７０はタイムス
イッチメモリから読出された並列データをビットシリア
ルな直列データに変換するＰ／Ｓ変換回路である。読み
・書き制御部６８は、(1) タイムスイッチメモリ６５へ
の書き込みに際し、コントロールメモリ６６から読み出
されたタイムスロット番号（TS0〜TSn）を書き込みアド
レスとし、その時にＦＩＦＯバッファ６４から読出され
ているデータをタイムスイッチメモリ６５に書き込み、
又、(2) タイムスイッチメモリ６５からの読み出しに際
し、読み出しアドレス発生部６８から出力する読出アド
レス0〜n（TS0〜TSn)に基づいてタイムスイッチメモリ
６５からシーケンシャルにデータを読み出す。これによ
り、受信セルを時分割多重フレームに変換することがで
きる。
【００３４】すなわち、受信セルのペイロードデータが
記憶されたＦＩＦＯバッファ６４からシーケンシャルに
データを読出す。読出されたデータにはCELL NO.とPayl
oadNo.が付加されているから、その組み合わせ(X,Y)を
コントロールメモリ６６の読出アドレスとする（図１０
参照）。この読出アドレス(X,Y)(=01,00)が指示するコ
ントロールメモリ６６の記憶域からタイムスロット番号
TSrを読み出し、該タイムスロット番号TSrをタイムスイ
ッチメモリ６５の書き込みアドレスとする。読み・書き
制御部６９は、該書き込みアドレスTSrが指示するタイ
ムスイッチメモリ６５の記憶域に前記ＦＩＦＯバッファ
６４から読出したデータ(CELL NO.=01、Payload No.=00
のデータ)を書き込む。以下、同様に読み・書き制御部
６９は、タイムスイッチメモリ６５にデータを書き込
む。以上と並行して、読み・書き制御部６９は読出アド
レス発生部６８から発生する読出アドレス0〜n（TS0〜T
Sn)に基づいてタイムスイッチメモリ６５からシーケン
シャルに各ＴＳデータを読み出して出力することによ
り、受信セルを時分割多重フレームに変換する。
【００３５】（ｃ）揺らぎ吸収 64Kbpsのビットレートを満足するためには125μ毎に該
当タイムスロットデータを受信しなければならない。し
かし、ＡＴＭ交換機内をセルが透過するため、実際には
セルの揺らぎが発生する。そこで、このセルの揺らぎを
吸収するためのバッファが受信側ＳＴＭ交換機の入力部
に必要となる。図１１は揺らぎ説明図であり、定常時の
フレームでは正しく125μs毎にタイムスロットデータＡ
を受信するが、セル揺らぎ時のフレームでは125μ内に
タイムスロットデータＢを２回受信する場合がある。こ
のため本来の時間までバッファに溜めておいてから出力
させる必要がある。このバッファの深さは、セルの揺ら
ぎに依存し、揺らぎが大きい程バッファの深さを２フレ
ーム分、３フレーム分と大きくしていく必要がある。例
えば10μ程度の揺らぎを仮定すると２フレーム程度のバ
ッファが必要である。しかし、実際には、深くなればな
る程、セルの到着遅延が大きくなるため、大きくするだ
けではうまく行かない。
【００３６】受信回路の応用として、セル到着揺らぎが
小さい場合、揺らぎ吸収のため１フレーム分をためる事
が可能なセルバッファを用意するという事も考えられる
が、ためればためるだけ、メモリ量の増加と、到着の遅
延が大きくなる。そこで、ＦＩＦＯバッファ６４（図
９）に複数セルのペイロードを格納できるようにし、各
セルのペイロードデータを該バッファから読み出す時刻
を管理し、該時刻にＦＩＦＯバッファ６４より所定のペ
イロードデータを読み出すことにより、セル揺らぎがあ
っても正しく125μs間隔でタイムスロットデータを送り
出せるようにする。
【００３７】図１２はかかるセル揺らぎを吸収する揺ら
ぎ吸収回路の構成図である。８１はペイロード分離部、
８２はセルバッファ（図９のセルバッファ６４に対応す
るもの）で、複数セル例えば３セル分の容量を有し、満
杯になれば先頭から順に上書きされる。セルバッファ８
２には図９で説明したようにペイロードデータと共にCE
LL NO.やPayload NO.が記憶されるが省略する。８３は
ヘッダ識別部であり、ヘッダに挿入されているセルNO.
を識別するもの、８４はタイマー、８５はセルNO.対応
時刻管理部であり、所定のセルNO.を有する最初のセル
が到来してセルバッファ８２に格納されたとき、該セル
NO.を有するセルをセルバッファ８２から読み出す時刻
を決定し、該読出時刻をセルNO.に対応して記憶するも
のである。例えば、セルNO.aが初めて到来すれば、該セ
ルNO.aに対応して最初のセルの読出し時刻ａを決定し、
以降のセルNO.aを有するセルの読出し時刻を125μsづつ
遅らせた時刻（a+125・m)(m=1、2、・・・)として記憶す
る。同様にセルNO.bが初めて到来すれば、該セルNO.bに
対応して最初のセルの読出し時刻bを決定し、以降のセ
ルNO.bを有するセルの読出し時刻を125μsづつ遅らせた
時刻（b+125・m)(m=1、2、・・・)として記憶する。
【００３８】８６はバッファ管理メモリであり、バッフ
ァ８２に記憶したセルのセルNO.と先頭アドレスとに対
応させて該セルの読出時刻を記憶するものである。例え
ば、セルNO.a→セルNO.b→セルNO.c→セルNO.a→セルN
O.c→セルNO.b・・・の順序でセルが到来すると、これ
らセルの読出時刻は 最初のセルNO.aの読出し時刻はa 最初のセルNO.bの読出し時刻はb 最初のセルNO.cの読出し時刻はc 第２のセルNO.aの読出し時刻はa′(=a+125μs) 第２のセルNO.cの読出し時刻はc′(=c+125μs) 第２のセルNO.bの読出し時刻はb′(=b+125μs) となる。したがって、バッファ管理メモリ８６には、こ
れら読出時刻ａ，ｂ，ｃ，ａ′，ｃ′，ｂ′が図示する
ように 最初のセルNO.aの先頭ペイロードアドレス 最初のセルNO.bの先頭ペイロードアドレス 最初のセルNO.cの先頭ペイロードアドレス 第２のセルNO.aの先頭ペイロードアドレス 第２のセルNO.cの先頭ペイロードアドレス 第２のセルNO.bの先頭ペイロードアドレス にそれぞれ対応させて記憶される。
【００３９】なお、セルバッファ８２には 最初のセルNO.a，最初のセルNO.b，最初のセルNO.c →第２のセルNO.a，最初のセルNO.b，最初のセルNO.c →第２のセルNO.a，第２のセルNO.c，最初のセルNO.c →第２のセルNO.a，第２のセルNO.c，第２のセルNO.ｂ ・・・ のように３セルがセルバッファ８２に順次記憶される。
８７はバッファ管理メモリ８６の読み書き制御部であ
り、バッファ管理メモリ８６にセルNO./先頭アドレスと
読出時刻の対応を書き込むと共に、バッファ管理メモリ
８６に書き込まれている現時刻から最も近い読出時刻を
探索し、そのセルNO./先頭アドレス及び読出時刻を出力
する。８８はバッファメモリ８２の読み・書き制御部で
あり、バッファ管理メモリ８６よりセルNO./先頭アドレ
ス及び読出時刻を入力され、該入力された読出時刻にな
るとバッファメモリ８２の前記入力された先頭アドレス
より４８個のペイロードデータを出力する。
【００４０】以上のように構成すれば、セルがＡＴＭ交
換機内で揺らいで正しく125μs間隔で到来しなくても、
一旦バッファリングし、しかる後、正しく125μs間隔で
バッファから読み出すことができる。又、上記の例のよ
うに第２のセルNO.bと第２のセルNO.cの到来順序が何ら
かの理由で逆転しても、読出時刻b′は読出時刻c′より
早いため第２のセルNO.bが第２のセルNO.cに先行して読
み出される。又、最初のセルNO.bを送出してから125μs
後に正しく第２のセルNO.bを読み出して送出することが
できる。
【００４１】（Ｄ）帯域管理 図１３はＡＴＭ交換機の帯域管理を説明するための構成
図であり、９１ａ〜９１ｎは回線インタフェース部、９
２ａ〜９２ｎは申告帯域と現在の通過セル量を比較して
申告通りにセルが流入しているか監視するＵＰＣ制御
部、９３は本発明に係る呼受付け制御を行う呼受付け制
御部（ＣＰＵ）、９４はスイッチ部である。図１４は帯
域管理の説明図であり、ＡＴＭ交換機の物理的な全帯域
Ｆのうち一部帯域ｆminをＳＴＭ交換機間の専用帯域(PV
C帯域)として予め設定しておき、一日内の呼量に応じて
ＳＴＭ交換機間の専用帯域ｆを変化するように制御す
る。
【００４２】ＳＴＭ交換機間の使用帯域は呼量によって
増減する。このため、STM交換機内のパス接続をSVC(Swi
tched Virtual Channel)で行う事が望ましい。しかし、
他ＡＴＭ端末がＡＴＭ交換機の全帯域を使用していると
きには、ＳＴＭ交換機間にCBRパスを張れなくなってし
まう。そこで、本発明のＡＴＭ交換機の帯域管理では、
ＳＴＭ交換機間のパス用に専用帯域ｆを定め（帯域ｆの
PVCを張っておき)、該専用帯域内で極力ＳＴＭ交換機間
のパスを張れるようにする。このようにＳＴＭ交換機間
に専用帯域ｆを予めリザーブしておくと、ＳＴＭ交換機
の呼量が少ない場合には無駄となる。そこで、ＳＴＭ交
換機間の専用帯域ｆの最小値ｆminを設定しておき、該
専用帯域ｆを一日内の呼量に応じてダイナミックに変化
して、つまり、ＰＶＣで張っておくパスを変化させる事
によって帯域の無駄を少なくする。
【００４３】図１５はＡＴＭ交換機における呼受け付け
制御の処理フローである。ＳＴＭ交換機より呼設定要求
があると（ステップ１０１）、呼受け付け制御部９３
（図１３）はパス用専用帯域ｆにCBR呼（帯域64KbpsのC
BR呼)を受け付けるに必要な未使用帯域があるかチェッ
クする(ステップ１０２）。CBR呼を受け付ける余裕があ
れば、該呼を受け付けてPVCによりすでにパス設定がさ
れている帯域内を使用して、通信を行えるようにし（ス
テップ１０３）、専用帯域の管理（未使用帯域の算出及
び更新等）を行う（ステップ１０４）。一方、ステップ
１０２において、専用帯域ｆにCBR呼を受け付けるに必
要な未使用帯域が存在しない場合には、専用帯域以外の
残りの帯域(図１４の斜線帯域参照)に、帯域64KbpsのCB
R呼を受け付けるに必要な未使用帯域があるかチェック
する(ステップ１０５）。CBR呼を受け付ける余裕があれ
ば、該呼を受け付けてSVCにより通信を行えるようにし
（ステップ１０６）、専用帯域以外の残り帯域の管理
（未使用帯域の算出及び更新等）を行う（ステップ１０
７）。しかし、ステップ１０５において、専用帯域以外
の残り帯域にCBR呼を受け付けるに必要な未使用帯域が
存在しない場合には、呼の受け付けを拒絶する（ステッ
プ１０８）。
【００４４】（Ｅ）ＳＴＭ交換機の発呼／終話処理 （ａ）発呼処理 図１６（ａ）はＳＴＭ交換機におけるＣＰＵの発呼処理
フローである。ＣＰＵ３０（図３）は配下の端末より発
呼があると、相手端末へルーチングする宛先ＳＴＭ交換
機を求め、該ＳＴＭ交換機宛のセルが既に存在し、か
つ、該セルのペイロードにＴＳデータを乗せる空きがあ
るかチェックする（ステップ２０１）。セルが存在し、
かつ、空きがあれば、該セルの空きペイロード番号を呼
に割り当て、セルNO./ペイロードNO.を相手ＳＴＭ交換
機に通知する。又、ＣＰＵ３０は、割り当てられたペイ
ロード番号に応じたタイムスイッチメモリ３２のアドレ
スを求め、該アドレスをコントロールメモリ３３（図
３）に書き込む（ステップ２０２）。これにより、発信
端末からのデータは、発呼側ＳＴＭ交換機→ＡＴＭ交換
機→受信側ＳＴＭ交換機を介して相手端末に送られる。
【００４５】一方、ステップ２０１において、ＳＴＭ交
換機宛のセルが存在せず、あるいは、空きが存在しない
場合には、ＡＴＭ交換機に呼設定要求を送出する（ステ
ップ２０３）。ついで、該発呼要求がＡＴＭ交換機によ
り受け付けられたかチェックし（ステップ２０４）、呼
の受け付けが拒否されれば発呼処理を終了する。一方、
呼設定要求が受け付けられれば、以後、ＳＴＭ交換機宛
の新たなセルを生成し（ステップ２０５）、該セルの先
頭ペイロード番号を割り当て、セルNO./ペイロードNO.
を相手ＳＴＭ交換機に通知する。又、ＣＰＵ３０は、割
り当てられたペイロード番号に応じたタイムスイッチメ
モリ３２のアドレスを求め、該アドレスをコントロール
メモリ３３に書き込む（ステップ２０２）。以後、発信
端末からのデータは、発呼側ＳＴＭ交換機→ＡＴＭ交換
機→受信側ＳＴＭ交換機を介して相手端末に送られる。
【００４６】（ｂ）終話処理 図１６（ｂ）はＳＴＭ交換機におけるＣＰＵの終話処理
フローである。終話すると、終話した呼に割り当てたセ
ルの該当ペイロード番号の割り当てを削除する（ステッ
プ２１１）。ついで、該セルにおける全ペイロード番号
の割り当てがなくなったかチェックし（ステップ２１
２）、全ペイロード番号の割り当てがなくなっていれ
ば、該セルを削除する（ステップ２１３）。又、セルを
削除した旨をＡＴＭ交換機に通知する。これにより、Ａ
ＴＭ交換機は帯域の管理を行う。一方、ステップ２１２
において、ペイロード番号の割り当てが存在すれば、終
話処理を終了する。以上、本発明を実施例により説明し
たが、本発明は請求の範囲に記載した本発明の主旨に従
い種々の変形が可能であり、本発明はこれらを排除する
ものではない。
【００４７】
【発明の効果】以上本発明によれば、ＳＴＭ網の時分割
多重フレームをＡＴＭ網のセルに変換する変換回路、Ａ
ＴＭ網のセルをＳＴＭ網の時分割多重フレームに変換す
る変換回路をそれぞれ設けたから、ＳＴＭ網とＡＴＭ網
間の相互の乗り入れができ、ＡＴＭ網とＳＴＭ網の混在
網を実現することができる。本発明によれば、同一ＳＴ
Ｍ交換機宛のセルが複数存在する場合には各セルにセル
識別用のセルNO.を付加したから、セルが前後してもセ
ルの区別が可能になり、正しく通信を行うことができ
る。
【００４８】本発明によれば、受信側ＳＴＭ交換機のセ
ルバッファに複数セルのペイロードを格納し、各セルの
ペイロードを該セルバッファから読出して送出する時刻
を管理し、該読出時刻にセルバッファよりペイロードを
読み出すようにしたから、セルがＡＴＭ交換機で揺らい
で正しく125μs間隔で到来しなくても、一旦バッファリ
ングし、しかる後、正しく125μs間隔でセルバッファか
ら読み出して送出することができる。すなわち、本発明
によれば、ＡＴＭ網におけるセルの揺らぎを吸収し、Ｓ
ＴＭ網において64Kbpsのビットレートを満足することが
できる。又、本発明によれば、セルの到来順序が何らか
の理由で逆転しても、各セルの正しい読出時刻を管理す
るようにしているため、逆転現象を正規の状態に戻せ、
しかも、セルNO.が同一の各セルの間隔を正しく125μs
として(64Kbpsの速度で)送出することができる。
【００４９】本発明によれば、各ＳＴＭ交換機間に予め
所定帯域のＰＶＣを設定し、ＳＴＭ交換機間の呼量を監
視し、ＳＴＭ交換機間の呼量に応じて該ＰＶＣ帯域を増
減するようにしたから、ＡＴＭ端末がＡＴＭ交換機の全
帯域を使用することがなくなり、これにより、ＳＴＭ交
換機間にCBRパスが張れなくなる事態を極力防止でき
る。又、ＳＴＭ交換機間の呼量、たとえば、一日のＳＴ
Ｍ交換機間の呼量に応じて専用帯域（ＰＶＣ帯域）をダ
イナミックに変化するようにしたから、帯域の無駄を極
力なくすことができる。
【００５０】本発明によれば、ＳＴＭ交換機からの呼設
定要求に対してＰＶＣ帯域に余裕があれば受け付け、余
裕がなければ、ＰＶＣ帯域以外の帯域に余裕があるかチ
ェックし、余裕があれば呼を受け付け、余裕がない場合
には呼の受け付けを拒否するようにしたから、ＳＴＭ交
換機間のある程度のコネクション確立を保証しつつ、Ｑ
ＯＳを保持することができる。
【図面の簡単な説明】
【図１】本発明のシステムである。
【図２】ＳＴＭ網、ＡＴＭ網の混在網である。
【図３】ＳＴＭ交換機の送信回路の構成図である。
【図４】送信回路におけるコントロールメモリ及びタイ
ムスイッチメモリの説明図である。
【図５】本発明のセルフォーマットである。
【図６】ＦＩＦＯ読出タイミング説明図である。
【図７】本発明の別のセルフォーマットである。
【図８】ＳＴＭ交換機の送信回路の別の構成図である。
【図９】ＳＴＭ交換機の受信回路の構成図である。
【図１０】受信回路におけるコントロールメモリ及びタ
イムスイッチメモリの説明図である。
【図１１】揺らぎ説明図である。
【図１２】揺らぎ吸収回路の構成図である。
【図１３】ＡＴＭ交換機における帯域管理を説明するた
めの構成図である。
【図１４】帯域管理説明図である。
【図１５】ＡＴＭ交換機における呼受け付け制御の処理
フローである。
【図１６】ＳＴＭ交換機における発呼、終話処理フロー
である。
【図１７】ＳＴＭ網のフレーム構成例である。
【図１８】ＡＴＭ網のセルフォーマット例である。
【符号の説明】
１１・・ＡＴＭ交換機(ATM SW) １２Ａ〜１２Ｃ・・ＳＴＭ交換機(STM SW) １３・・ＡＴＭ端末 １４11〜１４32・・アナログ電話機あるいはデジタル電
話機等の端末 １５・・システム全体を制御する制御装置（システム管
理用プロセッサ） ＬＩＦ・・回線インタフェース ＳＷ・・スイッチ ＣＰＵ・・プロセッサ ＳＲＣ・・送受信回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 １フレームｎチャンネル、各チャンネル
    が１バイトのデータを時分割多重してなるＳＴＭ網の時
    分割多重フレームを、ヘッダとｍバイトのペイロードを
    有するＡＴＭ網のセルに変換する変換回路おいて、 宛先ＳＴＭ交換機毎に連続するｍアドレス分の記憶領域
    を有するタイムスイッチメモリ、 時分割多重フレームにおけるタイムスロット番号とタイ
    ムスイッチメモリのアドレスとの対応関係を記憶する制
    御メモリ、 時分割多重フレームにおける各タイムスロットのデータ
    を前記制御メモリに記憶された対応関係が指示するタイ
    ムスイッチメモリの記憶領域に書き込む手段、 タイムスイッチメモリから読み出されたデータを記憶す
    るバッファメモリ、 タイムスイッチメモリより連続的にデータを読み出して
    バッファメモリに記憶し、該バッファメモリよりｍバイ
    ト単位にデータを連続的に読み出す手段、 バッファメモリより読み出した連続するｍバイトデータ
    をペイロードとし、該ペイロードに宛先ＳＴＭ交換機に
    応じた識別子を有するヘッダを付加してセルを生成する
    セル生成手段を、有することを特徴とする変換回路。
  2. 【請求項２】 前記タイムスイッチメモリは、ある宛先
    ＳＴＭ交換機に送出するデータ数がｍバイトを越える場
    合、該宛先ＳＴＭ交換機用に複数の連続するｍアドレス
    分の記憶領域を有し、 前記書き込み手段は、該複数のｍアドレス分の記憶領域
    に前記宛先ＳＴＭ交換機への送出データを書き込み、 セル生成手段は、タイムスイッチメモリの前記複数のｍ
    アドレス分の記憶領域より読み出したｍバイトデータの
    それぞれをペイロードとし、該ペイロードに宛先ＳＴＭ
    交換機に応じた識別子を有するヘッダを付加し、又、セ
    ル識別用のセル番号をヘッダ部あるいはペイロード部に
    付加してセルを生成することを特徴とする請求項１記載
    の変換回路。
  3. 【請求項３】 １フレームがｎチャンネル、各チャンネ
    ルが１バイトのデータを時分割多重してなるＳＴＭ網の
    時分割多重フレームを、ヘッダとｍバイトのペイロード
    を有するＡＴＭ網のセルに変換する変換回路おいて、 時分割多重フレームのタイムスロット番号と宛先である
    ＳＴＭ交換機との対応を記憶する宛先メモリ、 時分割多重フレームの各タイムスロットにおけるデータ
    に前記宛先メモリに記憶されている対応タイムスロット
    の宛先を付加する宛先付加部、 宛先が付加された時分割多重フレームを入力され、宛先
    毎にデータを分離して出力するルーチング部、 各宛先毎に設けられ、前記ルーチング部より分離、出力
    されたデータを記憶するバッファ、 各バッファから連続的に読み出したｍバイトデータをペ
    イロードとし、該ペイロードに宛先に応じた識別子を有
    するヘッダを付加してセルを生成するセル生成手段を、
    有することを特徴とする変換回路。
  4. 【請求項４】 ヘッダとｍバイトのペイロードを有する
    ＡＴＭ網のセルを、１フレームがｎチャンネル、各チャ
    ンネルが１バイトのＳＴＭ網における時分割多重フレー
    ムに変換する変換回路おいて、 受信セルのペイロードを構成するｍバイト分のペイロー
    ドデータを、セル番号とペイロード番号が識別可能とな
    るように記憶するバッファ、 タイムスロット番号をアドレスとするタイムスイッチメ
    モリ、 セル番号とペイロード番号の組み合わせと、前記タイム
    スイッチメモリのアドレスとの対応を記憶する制御メモ
    リ、 前記バッファから読み出したペイロードデータのセル番
    号とペイロード番号を識別し、該セル番号とペイロード
    番号の組み合わせに対応するアドレスを前記制御メモリ
    より求め、該アドレスが指示するタイムスイッチメモリ
    の記憶領域に前記ペイロードデータを書き込む手段、 タイムスイッチメモリよりタイムスロット番号順に連続
    的にデータを読み出して時分割多重フレームに変換する
    手段を備えたことを特徴とする変換回路。
  5. 【請求項５】 前記バッファに複数の受信セルのペイロ
    ードを格納できるようにし、各セルのペイロードデータ
    を該バッファから読み出す時刻を管理する読み出し時刻
    管理手段を設け、該読出時刻にバッファよりペイロード
    を読み出すことを特徴とする請求項４記載の変換回路。
  6. 【請求項６】 ＳＴＭ網とＡＴＭ網の混在網におけるＡ
    ＴＭ交換機の帯域管理装置において、 ＳＴＭ交換機間に予め所定帯域のＰＶＣを設定する手
    段、 ＳＴＭ交換機間の呼量を監視する手段、 ＳＴＭ交換機間の呼量に応じて該ＰＶＣの帯域を増減す
    るＰＶＣ帯域増減手段を備えたことを特徴とするＡＴＭ
    交換機の帯域管理装置。
  7. 【請求項７】 ＳＴＭ交換機からの呼設定要求に対して
    前記ＰＶＣ帯域に余裕があれば受け付け、余裕がなけれ
    ば、ＰＶＣ帯域以外の帯域に余裕があるかチェックし、
    余裕があれば呼を受け付け、余裕がない場合には呼の受
    け付けを拒否する手段、を備えたことを特徴とする請求
    項６記載のＡＴＭ交換機の帯域管理装置。
JP35970497A 1997-12-26 1997-12-26 混在網における変換回路 Expired - Fee Related JP3881102B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35970497A JP3881102B2 (ja) 1997-12-26 1997-12-26 混在網における変換回路
US09/130,159 US6529523B1 (en) 1997-12-26 1998-08-06 Converting circuits and bandwidth management apparatus in mixed network
EP19980115830 EP0926917A3 (en) 1997-12-26 1998-08-21 Converting circuits and bandwidth management apparatus in mixed network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35970497A JP3881102B2 (ja) 1997-12-26 1997-12-26 混在網における変換回路

Publications (2)

Publication Number Publication Date
JPH11196092A true JPH11196092A (ja) 1999-07-21
JP3881102B2 JP3881102B2 (ja) 2007-02-14

Family

ID=18465877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35970497A Expired - Fee Related JP3881102B2 (ja) 1997-12-26 1997-12-26 混在網における変換回路

Country Status (3)

Country Link
US (1) US6529523B1 (ja)
EP (1) EP0926917A3 (ja)
JP (1) JP3881102B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253072A (ja) * 1999-03-03 2000-09-14 Hitachi Ltd 交換システム及び交換制御方法
JP2000324130A (ja) * 1999-05-13 2000-11-24 Nec Corp Ａｔｍセル化回路、及びａｔｍセル化方法
JP3681587B2 (ja) * 1999-10-07 2005-08-10 三菱電機株式会社 セル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP3508669B2 (ja) * 2000-01-18 2004-03-22 日本電気株式会社 Ａｔｍコネクション帯域制御方法
US20010046233A1 (en) * 2001-05-25 2001-11-29 Zhao Wu Symmetric universal format conversion mechanism with gray code
US6914901B1 (en) * 2001-12-05 2005-07-05 Cisco Technology, Inc. System and method for communicating using multiple memory banks
US20050117571A1 (en) * 2003-12-01 2005-06-02 Dyke Robert G. Distribution of time division multiplexed data through packet connections
US20060098578A1 (en) * 2004-11-08 2006-05-11 Sbc Knowledge Ventures, L.P. System and method for converting autonomous PM data into periodic PM data
US8593951B2 (en) * 2008-04-29 2013-11-26 Freescale Semiconductor, Inc. Multiplexing and demultiplexing data
EP2259508B1 (en) * 2009-06-04 2013-02-13 Alcatel Lucent Network element for switching time division multiplex signals using cell switch matrix having reduced cell loss probability

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2047982C (en) * 1990-07-27 1997-01-28 Hiroshi Yamashita Atm cell format conversion system
JP2878805B2 (ja) * 1990-08-20 1999-04-05 株式会社東芝 Ａｔｍ交換機
DE4123851C1 (en) * 1991-07-18 1992-11-26 Ant Nachrichtentechnik Gmbh, 7150 Backnang, De Inter-working unit for coupling asynchronous-to synchronous-transfer mode network - uses multiplexer and demultiplexer for each network, buffer memory and asynchronous-synchronous converters for transmission via exchanges
US5365521A (en) * 1992-02-20 1994-11-15 Nippon Telegraph And Telephone Corporation Data transmission and transmission path setting among exchange modules in building block type exchanger
EP0669067B1 (en) * 1992-11-06 1997-05-14 AT&T Corp. Establishing telecommunications call paths in broadband communication networks
US5274635A (en) * 1992-11-18 1993-12-28 Stratacom, Inc. Method and apparatus for aligning a digital communication data stream across a cell network
US5412655A (en) * 1993-01-29 1995-05-02 Nec Corporation Multiprocessing system for assembly/disassembly of asynchronous transfer mode cells
US5428609A (en) * 1994-01-03 1995-06-27 At&T Corp. STM-to-ATM converters
JP2780669B2 (ja) * 1995-05-09 1998-07-30 日本電気株式会社 多重ｓｔｍ／ａｔｍ変換装置
JP2770786B2 (ja) * 1995-06-05 1998-07-02 日本電気株式会社 構造化データの多重ａｔｍ／ｓｔｍ変換装置
US6125117A (en) * 1996-11-26 2000-09-26 Lucent Technologies Inc. Hybrid packet-circuit telephone network configuration
US5953338A (en) * 1996-12-13 1999-09-14 Northern Telecom Limited Dynamic control processes and systems for asynchronous transfer mode networks
US6009100A (en) * 1997-09-12 1999-12-28 Lucent Technologies Inc. Asynchronous transfer mode switching system
US6324174B2 (en) * 1997-12-31 2001-11-27 At&T Corporation Telecommunications network architecture for transporting fax, voice and data via an ATM switch including a STM to ATM terminal adapter

Also Published As

Publication number Publication date
JP3881102B2 (ja) 2007-02-14
EP0926917A2 (en) 1999-06-30
US6529523B1 (en) 2003-03-04
EP0926917A3 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
EP0858240B1 (en) Cell assembly and multiplexing device, and demultiplexing device
US5526344A (en) Multi-service switch for a telecommunications network
US6621821B1 (en) AAL2 processing device and method for ATM network
KR19990087800A (ko) 유선 및 무선 통신을 위한 가변 대역폭 비대칭 전송 모드 네트워크 액세스를 지원하는 시스템
CA2228263C (en) Improved communication switch
US6944138B1 (en) Apparatus for a mobile communication system for providing an ATM-based switching and routing connecting scheme
EP0838925A2 (en) A hybrid exchange, and a re-arrangement method for STM data
US6574220B1 (en) Traffic shaper that accommodates maintenance cells without causing jitter or delay
US6804229B2 (en) Multiple node network architecture
JP3881102B2 (ja) 混在網における変換回路
JP2000022707A (ja) データ伝送方法、およびデータ伝送システム
JP2001086138A (ja) 回路及びパケット・データ送信統合用の通信チャンネル同期マイクロセル・システム
US6628659B1 (en) ATM cell switching system
JP3204081B2 (ja) 交換機におけるａｔｍセル中継方式
JP2905883B2 (ja) Ａｔｍ―ｓｔｍ変換装置
EP1145588B1 (en) Mechanism and method for dynamically allocating atm connections between exchanges
JPH0522403A (ja) Ｓｔｍ−ａｔｍ相互変換制御方式
JP3014621B2 (ja) ２重化ｓｔｍ／ａｔｍ変換装置の同期化方法
KR100354163B1 (ko) 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
KR0185860B1 (ko) 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치 및 그처리방법
KR100259718B1 (ko) 에이티엠교환기의 회선대행 서비스 시스템
JP3101861B2 (ja) 共通付加遅延制御装置
KR0154089B1 (ko) 입력 버퍼형 atm 사설망 교환기
JP2000312206A (ja) 交換方法、交換機及びスイッチングネットワーク
US7120506B1 (en) Method, system, converter and switch for asynchronous transmission-mode (ATM) communication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees