JP3101861B2 - 共通付加遅延制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は共通付加遅延制御装置に
関し、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａ
ｎｓｆｅｒ Ｍｏｄｅ）方式のセル中継伝送及び交換制
御における実時間性が要求されるセルの遅延制御装置に
関する。

【０００２】

【従来の技術】従来、この種の遅延制御装置において
は、回線終端装置に接続する加入者データをＡＴＭセル
化して交換制御するディジタル交換機で実時間性が要求
される加入者データの品質を補償するために、実時間セ
ルの網内遅延吸収及びゆらぎ吸収用にセルの蓄積制御が
必要である。

【０００３】すなわち、図６に示すように、実時間セル
の網内遅延吸収及びゆらぎ吸収用のセルの蓄積制御を行
う遅延回路８４が回線終端装置８内に設けられており、
遅延回路８４は一定量のバッファから構成されている。

【０００４】ここで、回線終端装置８はＣＰＵ８０と、
セル組立て回路８１と、セル分解回路８２と、多重分離
回路８３とを含んで構成されており、通信相手との間の
呼制御はＣＰＵ８０によって行われる。この種の技術に
ついては、特開平４−１５７８４４号公報に開示された
技術等がある。

【０００５】

【発明が解決しようとする課題】上述した従来の遅延制
御装置では、各回線終端装置毎に付加遅延制御が行われ
ているが、回線終端装置がネットワークから受信する実
時間セルのコネクション数が多い場合や中継伝送遅延が
多い場合（通信相手が遠距離にあるために遅延が大きく
なる場合）に回線終端装置が保有すべき付加遅延用のバ
ッファ容量が実時間セルの遅延量の増大に比例して増加
するため、回線終端装置内に配設されている付加遅延用
のバッファ容量が不足することがある。

【０００６】また、これとは逆に、実時間セルのコネク
ション数が少ない場合や中継伝送遅延が少ない場合（通
信相手が近距離にあるために遅延が小さくてよい場合）
には回線終端装置が保有すべき付加遅延用のバッファ容
量も少なくてよいため、回線終端装置内に配設されてい
る付加遅延用のバッファ容量が無駄になることがある。

【０００７】そこで、本発明の目的は上記の問題点を解
消し、ＡＴＭ方式で特に実時間制御が必要なセルを分解
する際に必要な付加遅延装置の資源を回線終端装置上に
最適な量だけ配置して回線終端装置各々のハードウェア
量を抑えることができる共通付加遅延制御装置を提供す
ることにある。

【０００８】

【課題を解決するための手段】本発明による共通付加遅
延制御装置は、ＡＴＭ方式のセルに対する組立てや分
解、及び中継伝送を行う交換装置において前記セルのう
ち端末間の入出力遅延の許容値が少ない実時間セルを扱
いかつ前記端末のデータを前記実時間セルに組立てるセ
ル組立て手段と、前記実時間セルを前記端末のデータに
分離するセル分解手段とを含む複数の回線終端装置から
なる回線終端装置群の共通付加遅延制御装置であって、
前記複数の回線終端装置に共通して設けられかつ前記実
時間セルを一時的に記憶して発信端末から指定される遅
延量に応じた遅延を行うための共通付加遅延手段と、前
記複数の回線終端装置各々に設けられかつ前記実時間セ
ルを一時的に記憶して前記発信端末から指定される遅延
量に応じた遅延を行うための個別付加遅延手段と、前記
複数の回線終端装置各々に設けられかつ前記実時間セル
を前記個別付加遅延手段と前記共通付加遅延手段とのう
ち一方に送出する機能を具備するセルデータ書込み手段
と、前記複数の回線終端装置各々に設けられかつ前記個
別付加遅延手段及び前記共通付加遅延手段各々から読出
された遅延化セルを多重して前記セル分解手段に送出す
る機能を具備するセルデータ読出し手段と、前記複数の
回線終端装置各々に設けられかつ前記個別付加遅延手段
及び前記共通付加遅延手段各々の記憶状態に応じて前記
実時間セルを前記個別付加遅延手段及び前記共通付加遅
延手段のうちの一方に送出するよう制御する手段とを備
えている。

【０００９】本発明の他の共通付加遅延制御装置は、上
記の構成のほかに、前記複数の回線終端装置に共通して
設けられかつ前記共通付加遅延手段に対する使用要求を
調停する調停手段と、前記複数の回線終端装置に共通し
て設けられかつ前記複数の回線終端装置各々からの前記
実時間セルを多重した多重セルを前記共通付加遅延手段
に書込む書込み手段と、前記複数の回線終端装置に共通
して設けられかつ前記複数の回線終端装置各々からの読
出し要求に応じて前記共通付加遅延手段から遅延化セル
を読出す読出し手段とを具備している。

【００１０】本発明の別の共通付加遅延制御装置は、上
記の構成のほかに、前記発信端末からの発呼制御に対し
て前記個別付加遅延手段及び前記共通付加遅延手段各々
の記憶状態に応じた受信応答を行う手段を前記複数の回
線終端装置各々に具備している。

【００１１】

【作用】ＡＴＭ方式のセルに対する組立てや分解、及び
中継伝送を行う交換装置においてセルのうち端末間の入
出力遅延の許容値が少ない実時間セルを扱いかつ端末の
データを実時間セルに組立てるセル組立て回路と、実時
間セルを端末のデータに分離するセル分解回路とを含む
複数の回線終端装置からなる回線終端装置群において、
複数の回線終端装置各々に共通して実時間セルを一時的
に記憶して発信端末から指定される遅延量に応じた遅延
を行うための共通付加遅延装置を設ける。

【００１２】回線終端装置各々のセルデータライト回路
から実時間セルを回線終端装置各々の個別付加遅延回路
と共通付加遅延装置とのうち一方に送出するとともに、
個別付加遅延回路と共通付加遅延装置とから夫々読出さ
れた遅延化セルを回線終端装置各々のセルデータリード
回路で多重してセル分解回路に送出し、セル分解回路か
ら各端末に送信する。

【００１３】上記の構成において、回線終端装置各々の
ＣＰＵの制御で個別付加遅延回路及び共通付加遅延装置
各々のバッファ状態に応じて実時間セルをセルデータラ
イト回路から個別付加遅延回路及び共通付加遅延装置の
うちの一方に送出するよう制御する。

【００１４】これによって、ＡＴＭ方式で特に実時間制
御が必要なセルを分解する際に必要な付加遅延装置の資
源を複数の回線終端装置各々に最適な量だけ配置して回
線終端装置各々のハードウェア量を抑えることができ
る。

【００１５】また、ＡＴＭネットワークが非常に大きい
時やトラフィックが高い時でもセルの廃棄を抑えること
ができ、共通付加遅延装置を複数の回線終端装置各々に
共通して設置しているので、システムの資源を効率的に
利用することができる。

【００１６】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【００１７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、回線終端装置群１，５は複
数の回線終端装置２，３及びそれらに共通の共通付加遅
延装置４（回線終端装置群５内の回線終端装置及び共通
付加遅延装置は図示せず）から構成されている。回線終
端装置群１，５内の回線終端装置２，３の数はシステム
構成やユーザ要求に応じて変化する。

【００１８】これら回線終端装置群１，５の回線終端装
置２，３はセル送信路１１１，２１１，３１１及びセル
受信路１２１，２２１，３２１によってＡＴＭスイッチ
または公衆網（以下、ＡＴＭスイッチとする）６に接続
されるとともに、アナログ電話機や多機能電話機、及び
ファクシミリ装置等の各種端末７−１〜７−９に接続さ
れている。尚、上記の公衆網はＡＴＭセルを中継伝送可
能なように構成されている。

【００１９】また、回線終端装置２，３と共通付加遅延
装置４との間は共通側セル出方路信号２３２，３３２、
共通付加遅延使用要求信号２４２，３４２、要求受付け
許可信号２４３，３４３、共通遅延化セル読出し制御信
号２４４，３４４、共通遅延化セル信号２９１，３９１
で接続されている。

【００２０】図２は図１の回線終端装置２の構成を示す
ブロック図である。図において、回線終端装置２はＣＰ
Ｕ２０と、セル組立て回路２１と、セル分解回路２２
と、セルデータライト回路２３と、個別付加遅延制御回
路２４と、多重分離回路２５と、個別付加遅延回路２６
と、レベル変換回路２７，２８と、セルデータリード回
路２９とから構成されている。尚、回線終端装置３の構
成も回線終端装置２の構成と同様である。

【００２１】図３は図１の共通付加遅延装置４の構成を
示すブロック図である。図において、共通付加遅延装置
４は共通遅延制御回路４１と、共通付加遅延回路４２
と、共通セルライト回路４３と、共通セルリード回路４
４とから構成されている。

【００２２】図４は本発明の一実施例の動作を示すシー
ケンスチャートである。これら図１〜図４を用いて本発
明の一実施例によるＡＴＭセルの遅延制御について説明
する。ここで、説明を簡単にするために回線終端装置対
向での接続状態を前提とし、回線終端装置２で送受信し
たものとする。

【００２３】まず、発呼制御信号の送受信動作における
着信側のトラフィックが通常状態の場合、発信側におい
て、例えば端末７−１の端末送信データ２７０は回線終
端装置２のレベル変換回路２７でディジタル信号に変換
されて多重分離回路２５に送信される。

【００２４】多重分離回路２５は発呼制御信号とユーザ
データ（例えば、音声信号）とを分離し、分離した発呼
制御信号２５２をＣＰＵ２０に送信する。また、多重分
離回路２５は分離したユーザデータを他の端末７−２，
７−３からのユーザデータに多重し、各端末７−１〜７
−３のユーザデータを多重した送信時分割多重信号２５
１をセル組立て回路２１に送信する。

【００２５】ＣＰＵ２０は多重分離回路２５からの発呼
制御信号２５２を終端し、発呼（Ａ）の発呼信号２０３
をセル組立て回路２１に送信する。セル組立て回路２１
はＣＰＵ２０からの発呼信号２０３を基にＡＴＭ方式の
制御用セルを組立て、セル送信路２１１を介してＡＴＭ
スイッチ６に送出する。尚、制御用セルの組立て分解制
御及び通信方式は、ＣＣＩＴＴ（国際電信電話諮問委員
会）［現ＩＴＵ−Ｔ（国際電気通信連合電気通信標準化
セクタ）］の勧告Ｉ．３６３のＡＡＬ（ＡＴＭアダプテ
ーション・レイヤ）４乃至ＡＡＬ５に定義されている。

【００２６】一方、着信側において、セル分解回路２２
は送信側からの制御用セル［発呼（Ａ）］がＡＴＭスイ
ッチ６からセル受信路２２１を介して着信すると、制御
用セル［発呼（Ａ）］を着信要求（Ａ）として分解し、
着信信号２２３としてＣＰＵ２０に送信する。

【００２７】この着信要求（Ａ）の情報内には発信側と
着信側との間の中継伝送遅延量情報（発信側と着信側と
の間の距離に応じて設定され、発信側で付加されてい
る）が含まれているので、ＣＰＵ２０は中継伝送遅延量
情報に基づいて個別付加遅延制御回路２４に遅延量設定
（Ａ）を行う。

【００２８】個別付加遅延制御回路２４はＣＰＵ２０に
よって遅延量設定（Ａ）が行われると、設定された遅延
量に対応するバッファ量を個別付加遅延回路２６で確保
する。この時、個別付加遅延制御回路２４はその確保動
作に対する個別付加遅延回路２６からのしきい値オーバ
フロー信号２６１を監視する。ここで、個別付加遅延回
路２６のしきい値はＣＰＵ２０によって予め設定されて
おり、本実施例の場合全保有容量の９０％とする。

【００２９】個別付加遅延制御回路２４は設定された遅
延量に対応するバッファ量が確保された段階で個別付加
遅延回路２６からのしきい値オーバフロー信号２６１が
入力されなければ、つまり個別付加遅延回路２６がオー
バフロー状態でなければ、設定完了（Ａ）をＣＰＵ制御
バス２０１を介してＣＰＵ２０に送信する。

【００３０】ＣＰＵ２０は個別付加遅延制御回路２４か
ら設定完了（Ａ）が入力されると、許可（Ａ）を発呼信
号２０３でセル組立て回路２１に送信する。セル組立て
回路２１はＣＰＵ２０からの許可（Ａ）をセル送信路２
１１を介してＡＴＭスイッチ６に送出し、ＡＴＭスイッ
チ６から発信側に送信する。

【００３１】発呼制御信号の送受信動作における着信側
のトラフィックがあるレベル以上にある場合、例えば上
記の発呼（Ａ）によって着信側のトラフィックがあるレ
ベル以上にある時、発信側において、例えば端末７−３
の端末送信データ２７５は回線終端装置２のレベル変換
回路２８でディジタル信号に変換されて多重分離回路２
５に送信される。

【００３２】多重分離回路２５は発呼制御信号とユーザ
データ（音声信号）とを分離し、分離した発呼制御信号
２５２をＣＰＵ２０に送信する。また、多重分離回路２
５は分離したユーザデータを他の端末７−１，７−２か
らのユーザデータに多重し、各端末７−１〜７−３のユ
ーザデータを多重した送信時分割多重信号２５１をセル
組立て回路２１に送信する。

【００３３】ＣＰＵ２０は多重分離回路２５からの発呼
制御信号２５２を終端し、発呼（Ｂ）の発呼信号２０３
をセル組立て回路２１に送信する。セル組立て回路２１
はＣＰＵ２０からの発呼信号２０３を基にＡＴＭ方式の
制御用セルを組立て、セル送信路２１１を介してＡＴＭ
スイッチ６に送出する。

【００３４】一方、着信側において、セル分解回路２２
は送信側からの制御用セル［発呼（Ｂ）］がＡＴＭスイ
ッチ６からセル受信路２２１を介して着信すると、制御
用セル［発呼（Ｂ）］を着信要求（Ｂ）として分解し、
着信信号２２３としてＣＰＵ２０に送信する。

【００３５】この着信要求（Ｂ）の情報内には発信側と
着信側との間の中継伝送遅延量情報が含まれているの
で、ＣＰＵ２０は中継伝送遅延量情報に基づいて個別付
加遅延制御回路２４に遅延量設定（Ｂ）を行う。

【００３６】個別付加遅延制御回路２４ではＣＰＵ２０
によって遅延量設定（Ｂ）が行われる時に実時間セル
（Ａ）の蓄積によって個別付加遅延回路２６からしきい
値オーバフロー信号２６１が入力されていれば、共通付
加遅延装置４の共通遅延制御回路４１に対して共通付加
遅延使用要求信号２４２で使用遅延量を申告する。

【００３７】共通遅延制御回路４１では共通付加遅延回
路４２の遅延量状態を示す共通遅延量状態信号４２１と
他の回線終端装置３からの共通付加遅延使用要求信号３
４２とに基づいて共通付加遅延使用要求の調停を行い、
もしも共通遅延量に問題がなければ、個別付加遅延制御
回路２４に対して要求受付け許可信号２４３を送信す
る。

【００３８】個別付加遅延制御回路２４は共通遅延制御
回路４１から要求受付け許可信号２４３が送られてくる
と、設定完了（Ｂ）をＣＰＵ制御バス２０１を介してＣ
ＰＵ２０に送信する。

【００３９】ＣＰＵ２０は個別付加遅延制御回路２４か
ら設定完了（Ｂ）が入力されると、許可（Ｂ）を発呼信
号２０３でセル組立て回路２１に送信する。セル組立て
回路２１はＣＰＵ２０からの許可（Ｂ）をセル送信路２
１１を介してＡＴＭスイッチ６に送出し、ＡＴＭスイッ
チ６から発信側に送信する。

【００４０】発呼制御信号の送受信動作における着信側
のトラフィックが高い状態にある場合、例えば上記の発
呼（Ａ），（Ｂ）によって着信側のトラフィックが高い
状態にある時、発信側において、例えば端末７−２の端
末送信データは回線終端装置２のレベル変換回路でディ
ジタル信号に変換されて多重分離回路２５に送信され
る。

【００４１】多重分離回路２５は発呼制御信号とユーザ
データ（音声信号）とを分離し、分離した発呼制御信号
２５２をＣＰＵ２０に送信する。また、多重分離回路２
５は分離したユーザデータを他の端末７−１，７−３か
らのユーザデータに多重し、各端末７−１〜７−３のユ
ーザデータを多重した送信時分割多重信号２５１をセル
組立て回路２１に送信する。

【００４２】ＣＰＵ２０は多重分離回路２５からの発呼
制御信号２５２を終端し、発呼（Ｃ）の発呼信号２０３
をセル組立て回路２１に送信する。セル組立て回路２１
はＣＰＵ２０からの発呼信号２０３を基にＡＴＭ方式の
制御用セルを組立て、セル送信路２１１を介してＡＴＭ
スイッチ６に送出される。

【００４３】一方、着信側において、セル分解回路２２
は送信側からの制御用セル［発呼（Ｃ）］がＡＴＭスイ
ッチ６からセル受信路２２１を介して着信すると、制御
用セル［発呼（Ｃ）］を着信要求（Ｃ）として分解し、
着信信号２２３としてＣＰＵ２０に送信する。

【００４４】この着信要求（Ｃ）の情報内には発信側と
着信側との間の中継伝送遅延量情報が含まれているの
で、ＣＰＵ２０は中継伝送遅延量情報に基づいて個別付
加遅延制御回路２４に遅延量設定（Ｃ）を行う。

【００４５】個別付加遅延制御回路２４ではＣＰＵ２０
によって遅延量設定（Ｃ）が行われる時に実時間セル
（Ａ）の蓄積によって個別付加遅延回路２６からしきい
値オーバフロー信号２６１が入力されているので、共通
付加遅延装置４の共通遅延制御回路４１に対して共通付
加遅延使用要求信号２４２で使用遅延量を申告する。

【００４６】共通遅延制御回路４１では共通付加遅延回
路４２の遅延量状態を示す共通遅延量状態信号４２１と
他の回線終端装置３からの共通付加遅延使用要求信号３
４２とに基づいて共通付加遅延使用要求の調停を行う
が、実時間セル（Ｂ）の蓄積によって共通付加遅延回路
４２のしきい値がオーバフロー状態となっていれば、個
別付加遅延制御回路２４に対して要求受付け許可信号２
４３で要求受付け不可を送信する。

【００４７】個別付加遅延制御回路２４は共通遅延制御
回路４１から要求受付け許可信号２４３で要求受付け不
可が送られてくると、設定未完了（Ｃ）をＣＰＵ制御バ
ス２０１を介してＣＰＵ２０に送信する。

【００４８】ＣＰＵ２０は個別付加遅延制御回路２４か
ら設定未完了（Ｃ）が入力されると、不許可（Ｃ）を発
呼信号２０３でセル組立て回路２１に送信する。セル組
立て回路２１はＣＰＵ２０からの不許可（Ｃ）をセル送
信路２１１を介してＡＴＭスイッチ６に送出し、ＡＴＭ
スイッチ６から発信側に送信する。

【００４９】発信側は着信側から不許可（Ｃ）が送られ
てくると、今回の発呼（Ｃ）が未完了になったことを確
認し、再度発呼（Ｃ）を実行することになる。

【００５０】以上説明したように、発呼制御の動作によ
って端末相互間の通信パスが確立することになる。続い
て、実時間セルの発信動作について説明する。

【００５１】発信側の多重分離回路２５で分離された送
信時分割多重信号２５１内はセル組立て回路２１で各ユ
ーザデータ単位にＡＴＭ方式の実時間セルに変換されて
セル送信路２１１に送信される。この実時間セルの組立
て方式については、ＣＣＩＴＴの勧告Ｉ．３６３のＡＡ
Ｌ１に定義されている。

【００５２】次に、実時間セルの受信回路の構成と動作
について説明する。セルヘッダはＡＴＭ方式に基づくＶ
ＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅ
ｒ：仮想パス識別子）とＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈ
ａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネル識別
子）とから構成される。

【００５３】セル分解回路２２は予め設定されたヘッダ
を持つセルのみを受信し、そのセルを受信セルデータ信
号２２２としてセルデータライト回路２３に送信する。
ここで、個別付加遅延回路２６及び共通付加遅延回路４
２は、図５（ｃ）に示すように、メモリで構成されたも
のとする。

【００５４】セルデータライト回路２３及びセルデータ
リード回路２９は非同期に動作し、セルデータライト回
路２３の書込み制御の順番はセルデータ受信路２２１上
の順番と同様である。また、セルデータリード回路２９
の遅延化セルデータの読出し動作は個別付加遅延制御回
路２４から送信される遅延化セル読出し制御信号２４１
を基に開始または終了する。

【００５５】さらに、遅延化セルのヘッダの種類が同一
時刻の場合、つまり個別付加遅延回路２６からの読出し
時間が同一の場合、そのヘッダの種類で回転優先制御
で、すなわちセル（Ａ），セル（Ｂ），セル（Ａ），セ
ル（Ｂ）というように多重される。

【００５６】実時間セルの受信動作に必要な初期設定
は、ＣＰＵ２０が実時間セルに遅延を付加するためにセ
ルデータライト回路２３と個別付加遅延制御回路２４と
セル分解回路２２とに対して以下のように設定すること
で行われる。

【００５７】つまり、セルデータライト回路２３には複
数のパスの中から発呼（Ａ）のヘッダ情報ａ１「ヘッダ
（Ａ）」に対応させて、セルの送出方路である出方路ａ
２「セル出方路信号２３１」が設定される［図５（ａ）
参照］。

【００５８】また、個別付加遅延制御回路２４には複数
のパスの中から発呼（Ａ）のヘッダ情報ｂ１「ヘッダ
（Ａ）」に対応させて、付加遅延のタイマ値ｂ２「１ｍ
ｓｅｃ」が設定される［図５（ｂ）参照］。

【００５９】さらに、セル分解回路２２には遅延化セル
データ内のユーザデータが受信時分割多重信号２２４の
タイムスロット位置が設定される。

【００６０】上記のようにして、実時間セルの受信動作
に必要な初期設定が行われた後に、発呼（Ａ）の実時間
セル（Ａ）を受信する場合、発呼（Ａ）においては個別
付加遅延回路２６が使用されるため、セルデータライト
回路２３のセルの出方路はセル出方路信号２３１に設定
されている。

【００６１】セル分解回路２２で受信された実時間セル
（Ａ）はセルデータライト回路２３でセルヘッダ（Ａ）
が認識されると、セル出方路信号２３１側に送出され
る。書込み開始アドレスはヘッダ情報（Ａ）をＮ倍した
値が使用される。これはヘッダ情報は全てユニークであ
り、識別しやすく、またＮ倍することでヘッダ情報の下
位ビットがアドレスの増分となるためである［図５
（ｃ）参照］。

【００６２】つまり、実時間セルは（Ａ）×Ｎ番地、
（Ａ）×Ｎ＋１番地というように順番に書込まれてい
く。例えば、ヘッダ情報（Ａ）を５とし、Ｎを４とする
と、実時間セル（Ａ）は５×４＝２０（番地）から書込
まれることになる。

【００６３】この時点で、セルデータライト回路２３は
個別付加遅延制御回路２４に対してセルヘッダ（Ａ）の
書込みを開始したことを示すセル書込み開始信号２３３
を送出する。

【００６４】個別付加遅延制御回路２４はそのセル書込
み開始信号２３３によってセルヘッダ（Ａ）の付加遅延
タイマ値ｂ２「１ｍｓｅｃ」のカウントを開始する。そ
の後、個別付加遅延制御回路２４は付加遅延タイマ値ｂ
２「１ｍｓｅｃ」がオーバフローした時点でセルデータ
リード回路２９に対してヘッダ（Ａ）の遅延化セルの読
出し開始命令を示す遅延化セル読出し制御信号２４１を
送出する。

【００６５】上記の動作によって遅延が付加された遅延
化セルはセルデータリード回路２９からセル分解回路２
２に遅延化セル信号２９２として送信される。

【００６６】セル分解回路２２はセルヘッダ（Ａ）のセ
ルを認識した場合、そのセルを分解して初期設定されて
いる受信時分割多重信号２２４上のタイムスロットにユ
ーザデータを送信する。また、ユーザデータは多重分離
回路２５とレベル交換回路２８とを介して端末７−３に
送信される。

【００６７】発呼（Ｂ）の実時間セル（Ｂ）を受信する
場合、発呼（Ｂ）においては共通付加遅延回路４２が使
用されるため、セルデータライト回路２３のセルの出方
路は共通側セル出方路信号２３２に設定されている。

【００６８】セル分解回路２２で受信された実時間セル
（Ｂ）はセルデータライト回路２３でセルヘッダ（Ｂ）
が認識されると、セルデータライト回路２３はその時点
で個別付加遅延制御回路２４に対してセルヘッダ（Ｂ）
の書込みを開始したことを示すセル書込み開始信号２３
３を送出する。

【００６９】個別付加遅延制御回路２４はそのセル書込
み開始信号２３３によってセルヘッダ（Ｂ）の付加遅延
タイマ値のカウントを開始する。その後、個別付加遅延
制御回路２４は付加遅延タイマ値がオーバフローした時
点で共通遅延制御回路４４に対して共通遅延化セル開始
命令とヘッダ情報（Ｂ）とを示す共通遅延化セル読出し
制御信号２４４を送出する。

【００７０】共通遅延制御回路４４は共通遅延化セル読
出し制御信号２４４が入力されると、共通付加遅延回路
４２から読出された遅延化セルが共通セルリード回路４
４からセルデータリード回路２９に共通遅延化セル信号
２９１として送信される。セルデータリード回路２９は
共通セルリード回路４４からの共通遅延化セル信号２９
１を個別付加遅延回路２６からの遅延化セル信号２６２
に多重し、遅延化セル信号２９２としてセル分解回路２
２に送信する。

【００７１】セル分解回路２２はセルヘッダ（Ｂ）のセ
ルを認識した場合、そのセルを分解し、初期設定されて
いる受信時分割多重信号２２４上のタイムスロットにユ
ーザデータを送信する。また、ユーザデータは多重分離
回路２５とレベル交換回路２８とを介して端末７−３に
送信される。

【００７２】ここで、図３を用いて共通付加遅延装置４
の動作について説明する。共通付加遅延装置４の共通遅
延制御回路４１は各回線終端装置２，３からの付加遅延
使用要求信号２４２，３４２によって申告される付加遅
延使用要求及び使用遅延量等を基に共通付加遅延回路４
２の資源の管理調整をとっている。共通遅延制御回路４
１は共通付加遅延回路４２の資源を提供可能な場合、各
回線終端装置２，３に要求受付け許可信号２４３，３４
３を送信する。

【００７３】共通セルライト回路４３は各回線終端装置
２，３からの実時間セルが共通側セル出方路信号２３
２，３３２で到着すると、直ちにセルのヘッダ情報をＮ
倍し、その値を共通付加遅延回路４２のメモリの先頭番
地として書込む。

【００７４】共通セルリード回路４４は共通遅延化セル
読出し制御信号２４４，３４４によって共通遅延化セル
の読込み開始が起動されると、その共通遅延化セル読出
し制御信号２４４，３４４内の開始命令とヘッダ情報と
を基に共通遅延化セルの読出しを開始し、共通遅延化セ
ル読出し制御信号２４４，３４４によって終了命令が来
るまでその処理を行う。

【００７５】つまり、共通セルリード回路４４は共通遅
延化セル読出しアドレス信号４４１によってヘッダ値を
送出し、共通付加遅延回路４２から共通遅延化セルデー
タ４２２を読出す。共通付加遅延回路４２にはセル単位
のアクセスのみ可能である。

【００７６】共通付加遅延回路４２から読出された共通
遅延化セルデータは共通セルリード回路４４から共通遅
延化セル信号２９１，３９１として回線終端装置２，３
に送出される。このとき、共通遅延化セル読出し制御信
号２４４，３４４によって読出される共通遅延化セルの
種類が同時に複数存在することがあるため、共通付加遅
延回路４２からの読出しはセル単位の回転優先で行われ
る。

【００７７】このように、ＡＴＭ方式のセルに対する組
立てや分解、及び中継伝送を行う交換装置においてセル
のうち端末間の入出力遅延の許容値が少ない実時間セル
を扱いかつ端末のデータを実時間セルに組立てるセル組
立て回路２１と、実時間セルを端末のデータに分離する
セル分解回路２２とを含む複数の回線終端装置２，３か
らなる回線終端装置群１，５において、回線終端装置
２，３に共通して実時間セルを一時的に記憶して発信端
末から指定される遅延量に応じた遅延を行うための共通
付加遅延装置４を設け、回線終端装置２，３各々のセル
データライト回路２３から実時間セルを回線終端装置
２，３各々の個別付加遅延回路２６と共通付加遅延装置
４とのうち一方に送出するようにするとともに、個別付
加遅延回路２６と共通付加遅延装置４とから夫々読出さ
れた遅延化セルを回線終端装置２，３各々のセルデータ
リード回路２９で多重してセル分解回路２２に送出し、
回線終端装置２，３各々のＣＰＵ２０の制御で個別付加
遅延回路２６及び共通付加遅延装置４各々のバッファ状
態に応じて実時間セルをセルデータライト回路２３から
個別付加遅延回路２６及び共通付加遅延装置４のうちの
一方に送出するよう制御することによって、ＡＴＭ方式
で特に実時間制御が必要なセルを分解する際に必要な付
加遅延装置の資源を回線終端装置２，３上に最適な量だ
け配置して回線終端装置２，３各々のハードウェア量を
抑えることができる。

【００７８】また、ＡＴＭネットワークが非常に大きい
時やトラフィックが高い時でもセルの廃棄を抑えること
ができ、共通付加遅延装置４を回線終端装置２，３に共
通して設置しているので、システムの資源を効率的に利
用することができる。

【００７９】

【発明の効果】以上説明したように本発明によれば、Ａ
ＴＭ方式のセルに対する組立てや分解、及び中継伝送を
行う交換装置においてセルのうち端末間の入出力遅延の
許容値が少ない実時間セルを扱いかつ端末のデータを実
時間セルに組立てるセル組立て回路と、実時間セルを端
末のデータに分離するセル分解回路とを含む複数の回線
終端装置からなる回線終端装置群において、回線終端装
置に共通して実時間セルを一時的に記憶して発信端末か
ら指定される遅延量に応じた遅延を行うための共通付加
遅延回路を設け、回線終端装置各々のセルデータライト
回路から実時間セルを回線終端装置各々の個別付加遅延
回路と共通付加遅延回路とのうち一方に送出するように
するとともに、個別付加遅延回路と共通付加遅延回路と
から夫々読出された遅延化セルを回線終端装置各々のセ
ルデータリード回路で多重してセル分解回路に送出し、
回線終端装置各々の制御で個別付加遅延回路及び共通付
加遅延回路各々のバッファ状態に応じて実時間セルをセ
ルデータライト回路から個別付加遅延回路及び共通付加
遅延回路のうちの一方に送出するよう制御することによ
って、ＡＴＭ方式で特に実時間制御が必要なセルを分解
する際に必要な付加遅延装置の資源を回線終端装置上に
最適な量だけ配置して回線終端装置各々のハードウェア
量を抑えることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】図１の回線終端装置の構成を示すブロック図で
ある。

【図３】図１の共通付加遅延装置の構成を示すブロック
図である。

【図４】本発明の一実施例の動作を示すシーケンスチャ
ートである。

【図５】（ａ）は図２のセルデータライト回路の設定情
報を示す図、（ｂ）は図２の個別付加遅延制御回路の設
定情報を示す図、（ｃ）は図２の個別付加遅延回路のメ
モリ構成を示す図である。

【図６】従来例の構成を示すブロック図である。

【符号の説明】

１，５ 回線終端装置群 ２，３ 回線終端装置 ４ 共通付加遅延装置 ６ ＡＴＭまたは公衆網 ７−１〜７−９ 端末 ２０ ＣＰＵ ２１ セル組立て回路 ２２ セル分解回路 ２３ セルデータライト回路 ２４ 個別付加遅延制御回路 ２５ 多重分離回路 ２６ 個別付加遅延回路 ２７，２８ レベル変換回路 ２９ セルデータリード回路 ４１ 共通遅延制御回路 ４２ 共通セルライト回路 ４３ 共通付加遅延回路 ４４ 共通セルリード回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ＡＴＭ方式のセルに対する組立てや分
   解、及び中継伝送を行う交換装置において前記セルのう
   ち端末間の入出力遅延の許容値が少ない実時間セルを扱
   いかつ前記端末のデータを前記実時間セルに組立てるセ
   ル組立て手段と、前記実時間セルを前記端末のデータに
   分離するセル分解手段とを含む複数の回線終端装置から
   なる回線終端装置群の共通付加遅延制御装置であって、 前記複数の回線終端装置に共通して設けられかつ前記実
   時間セルを一時的に記憶して発信端末から指定される遅
   延量に応じた遅延を行うための共通付加遅延手段と、 前記複数の回線終端装置各々に設けられかつ前記実時間
   セルを一時的に記憶して前記発信端末から指定される遅
   延量に応じた遅延を行うための個別付加遅延手段と、 前記複数の回線終端装置各々に設けられかつ前記実時間
   セルを前記個別付加遅延手段と前記共通付加遅延手段と
   のうち一方に送出する機能を具備するセルデータ書込み
   手段と、 前記複数の回線終端装置各々に設けられかつ前記個別付
   加遅延手段及び前記共通付加遅延手段各々から読出され
   た遅延化セルを多重して前記セル分解手段に送出する機
   能を具備するセルデータ読出し手段と、 前記複数の回線終端装置各々に設けられかつ前記個別付
   加遅延手段及び前記共通付加遅延手段各々の記憶状態に
   応じて前記実時間セルを前記個別付加遅延手段及び前記
   共通付加遅延手段のうちの一方に送出するよう制御する
   手段とを有することを特徴とする共通付加遅延制御装
   置。
2. 【請求項２】 前記複数の回線終端装置に共通して設け
   られかつ前記共通付加遅延手段に対する使用要求を調停
   する調停手段と、前記複数の回線終端装置に共通して設
   けられかつ前記複数の回線終端装置各々からの前記実時
   間セルを多重した多重セルを前記共通付加遅延手段に書
   込む書込み手段と、前記複数の回線終端装置に共通して
   設けられかつ前記複数の回線終端装置各々からの読出し
   要求に応じて前記共通付加遅延手段から遅延化セルを読
   出す読出し手段とを含むことを特徴とする請求項１記載
   の共通付加遅延制御装置。
3. 【請求項３】 前記発信端末からの発呼制御に対して前
   記個別付加遅延手段及び前記共通付加遅延手段各々の記
   憶状態に応じた受信応答を行う手段を前記複数の回線終
   端装置各々に含むことを特徴とする請求項１または請求
   項２記載の共通付加遅延制御装置。