JP3578060B2 - 現用系予備系切替装置 - Google Patents
現用系予備系切替装置 Download PDFInfo
- Publication number
- JP3578060B2 JP3578060B2 JP2000226888A JP2000226888A JP3578060B2 JP 3578060 B2 JP3578060 B2 JP 3578060B2 JP 2000226888 A JP2000226888 A JP 2000226888A JP 2000226888 A JP2000226888 A JP 2000226888A JP 3578060 B2 JP3578060 B2 JP 3578060B2
- Authority
- JP
- Japan
- Prior art keywords
- active
- path information
- signal conversion
- conversion means
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は障害発生時に現用系と予備系の切替えを行う現用系予備系切替装置に係わり、たとえばＳＴＭデータとＡＴＭセルの間のデータ変換を行う回路部分の障害に好適に対応するようにした現用系予備系切替装置に関する。
【０００２】
【従来の技術】
映像信号等の各種の信号を複数の伝送路を介して伝送すると、その途中で同期転送モードから非同期転送モードに信号の伝送形態を変換したりその逆の変換を行う場合がある。このような変換を行う変換装置の内部で障害が発生したときにデータのロスを可能な限り低減するために現用系の信号変換手段と予備系の信号変換手段を備える装置が各種提案されている。
【０００３】
このような装置では、現用系の変換手段に障害が発生するとこの時点で、パス情報を現用系の変換手段から予備系の変換手段にコピーするといったことが行われていた。ここでパス情報とは、セルのヘッダ情報、タイムスロットとＡＴＭセルヘッダの対応情報および６４ｋｂｐｓ（ビット／秒）、１２８ｋｂｐｓ等の速度情報等のように信号の変換の際に必要とする情報をいう。このような情報のコピー後に予備系側でデータの読み出しを行って変換作業を開始することにしていた。
【０００４】
たとえば特開平９−５５７４４号公報では、このように予備系に切り替えた時点で、どこからデータの読み出しを行うかについての技術を開示しており、障害によって中断したデータの変換がデータのロスなく行われるようにしている。特開平１１−２９８４９５号公報では、カウンタのカウント値を使用することで、現用系と予備系の間でデータの同期をとるようにしている。
【０００５】
【発明が解決しようとする課題】
これらの技術では、障害の発生した段階で予備系側にパス情報のコピーを行っている。したがって、パス情報の量に応じてコピーに時間を要し、障害発生時のデータの交換開始までに時間が掛かるといった問題があった。また、特開平１１−３４１０１０号公報では現用系と予備系の二重化に関する技術を開示しているが、二重化を行った場合には現用系が複数存在するとその数だけ予備系を必要とし、変換装置や現用系予備系切替装置の数が増えてシステムのコストダウンを図ることができないという問題があった。
【０００６】
そこで本発明の目的は、現用系から予備系に切り替わるときデータ交換開始までの時間を短縮することのできる現用系予備系切替装置を提供することにある。
【０００７】
本発明の他の目的は、現用系が複数存在してもシステムを簡素に構成することのできる現用系予備系切替装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１記載の発明では、（イ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を障害の発生していない状態で行う複数の現用系信号変換手段と、（ロ）これら複数の現用系信号変換手段と個別に対応付けられ、これらの変換に必要な情報としてのパス情報を記憶する複数の現用系パス情報記憶手段と、（ハ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を前記した複数の現用系信号変換手段のうちのいずれかの障害時に行う１つの予備系信号変換手段と、（ニ）この予備系信号変換手段の変換に必要な情報としてのパス情報をその変更があるたびに前記した複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶する予備系パス情報記憶手段と、（ホ）前記複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を予備系信号変換手段に切り替える系切替手段とを現用系予備系切替装置に具備させる。
【０００９】
すなわち請求項１記載の発明は、複数の現用系信号変換手段と１つの予備系信号変換手段を設けたいわゆるＮ＋１重化に関するもので、予備系パス情報記憶手段を用意しておき、複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶するようにしている。そして、複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を予備系信号変換手段に切り替え、予備系パス情報記憶手段の対応する領域に格納されたパス情報を直ちに使用できるようにして、現用系から予備系に切り替わるときの時間の短縮化とシステムの簡素化を図っている。
【００１０】
請求項２記載の発明では、請求項１記載の現用系予備系切替装置で、前記した複数の現用系信号変換手段と予備系信号変換手段に対応してこれらの変換の可否を指示する領域選択レジスタがそれぞれ配置されており、かつ予備系信号変換手段にはそれぞれの現用系信号変換手段に対応するレジスタ領域が配置されていて、対応する現用系あるいは予備系の一方が変換を可とするとき他方が否とするように制御されていることを特徴としている。
【００１１】
すなわち請求項２記載の発明では、現用系と予備系のパス情報記憶手段に同じパス情報が同期して記憶されることに鑑み、データの変換は一方が行うようにするために領域選択レジスタをそれぞれ配置し、これらを排他的に可とさせることにし、パス情報の記憶とその利用の調整を図っている。
【００１２】
請求項３記載の発明では、請求項１記載の現用系予備系切替装置で、前記した複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成となっており、かつこれら複数の現用系信号変換手段のうちの障害が発生した現用系信号変換手段に関するパス情報を予備系パス情報記憶手段の対応する領域に記憶すると共に、他の所定の記憶領域にこれを併せて記憶することを特徴としている。
【００１３】
すなわち請求項３記載の発明では、障害時で本来の現用系パス情報記憶手段でパス情報の記憶ができないとき、予備系パス情報記憶手段と併せて他の所定の記憶領域にこれを記憶することにして、パス情報の信頼性の確保と現用系の復旧時の対処を容易化している。また、前記した複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成とすることで、たとえば障害の復旧した現用系を予備系として待機させることが可能になる。
【００１４】
請求項４記載の発明では、請求項３記載の現用系予備系切替装置で、前記した他の所定の記憶領域は、系切替手段の切り替えを制御する制御系が制御のために使用する領域の一部から構成されていることを特徴としている。
【００１５】
すなわち請求項４記載の発明では、請求項３記載の発明でいう他の所定の記憶領域が系切替手段の切り替えを制御する制御系の作業領域として使用される領域の一部を割り当てていることを示している。これにより、特別の記憶手段を用意することなくパス情報の信頼性の確保等を実現することができる。
【００１６】
請求項５記載の発明では、請求項３記載の現用系予備系切替装置で、障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段に対して、前記した他の所定の記憶領域に記憶したパス情報のうち必要なものをコピーする障害復旧時パス情報コピー手段を具備することを特徴としている。
【００１７】
すなわち請求項５記載の発明では、他の所定の記憶領域に記憶したパス情報を障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段にコピーすることで処理の容易化を図っている。
【００１８】
請求項６記載の発明では、（イ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を障害の発生していない状態で行う複数の現用系信号変換手段と、（ロ）これら複数の現用系信号変換手段と個別に対応付けられ、これらの変換に必要な情報としてのパス情報を記憶する複数の現用系パス情報記憶手段と、（ハ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を前記した複数の現用系信号変換手段のうちのいずれかの障害時に行う１つの予備系信号変換手段と、（ニ）この予備系信号変換手段の変換に必要な情報としてのパス情報をその変更があるたびに前記した複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶する予備系パス情報記憶手段と、（ホ）前記した複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を予備系信号変換手段に切り替える系切替手段と、（へ）現用系信号変換手段と予備系信号変換手段の変換の可否を択一的に指示する領域選択レジスタとを現用系予備系切替装置に具備させる。
【００１９】
すなわち請求項６記載の発明では、二重化した装置で領域選択レジスタを用意し、パス情報を現用系と予備系の双方に同期して書き込むことによる不具合の発生を回避しつつ、現用系から予備系に切り替わるときの時間の短縮化を図っている。
【００２０】
【発明の実施の形態】
【００２１】
【実施例】
以下実施例につき本発明を詳細に説明する。
【００２２】
図１は本発明の一実施例における現用系予備系切替装置の全体的な構成を表わしたものである。この現用系予備系切替装置１１で、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：同期転送モード）スイッチ１２およびＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｍｏｄｅ：非同期転送モード）スイッチ１３は、共にＩＷＦ（Ｉｎｔｅｒ−Ｗｏｒｋｉｎｇ Ｆｕｎｃｔｉｏｎ：音声帯域のデータ通信サービス）１４に終端されている。ＩＷＦ１４は、音声帯域のデータ通信サービスで、無線区間から伝送されるデジタル信号を、３．１ＫＨｚ（ヘルツ）帯域データに変換する機能を有する装置である。ＳＴＭスイッチ１２は固定電話等の既存端末１５１、……１５Ｎを交換接続するスイッチであり、ＡＴＭスイッチ１３はモービル端末１６をＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：広帯域符号分割多元接続）ネットワーク１７を介して接続したり、あるいはＡＴＭ端末１８を交換接続するスイッチである。
【００２３】
このようなシステムで、ＳＴＭスイッチ１２は時分割されたデータをスイッチングすることで、既存端末１５１、……１５ＮおよびＩＷＦ１４の接続を行う。ＩＷＦ１４は、ＳＴＭスイッチ１２とＡＴＭスイッチ１３をインタワーキングして、既存端末１５１、……１５Ｎから送られてきたＳＴＭデータ２１をＡＴＭセル２２に変換したり、またこの逆にＡＴＭセル２２をＳＴＭデータ２１に変換するようになっている。ＡＴＭスイッチ１３は、ＩＷＦ１４、ＡＴＭ端末１８およびＷＣＤＭＡネットワーク１７に接続されたモービル端末１６の間を流れるＡＴＭセルをルーティングするようになっている。
【００２４】
図２は本実施例のＩＷＦを具体的に表わしたものである。ＩＷＦ１４は、ＳＴＭデータ２１の入出力を行うＳＴＭインタフェース回路３１と、ＡＴＭセル２２の入出力を行うＡＴＭインタフェース回路３２と、これらの間に配置された第１〜第３のＡＡＬ１ＣＬＡＤ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｃｅｌｌ Ａｓｓｅｍｂｌｅｒ／Ｄｉｓａｓｓｅｍｂｌｅｒ）回路３３〜３５と、これら全体とＣＰＵ（中央処理装置）バス３６で接続された制御部３７とで構成されている。ＳＴＭインタフェース回路３１は、マルチプレクサ・デマルチプレクサ回路３８およびセレクタ３９で構成されており、ＡＴＭインタフェース回路３２はＡＴＭスイッチ４１を備えている。
【００２５】
ここで制御部３７は図示しないがＣＰＵやＲＯＭ（リード・オンリ・メモリ）およびＲＡＭ（ランダム・アクセス・メモリ）によって構成されており、ＲＯＭに格納されたプログラムによって所定の制御を行うようになっている。また、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５のうちの第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４は運用系として割り当てられており、第３のＡＡＬ１ＣＬＡＤ回路３５は予備系として割り当てられている。それぞれのＡＡＬ１ＣＬＡＤ回路３３〜３５におけるＡＡＬタイプ１は、ＡＴＭレイヤ上で通信特性の異なるサービスを、その特性に対応させて上位アプリケーションに提供するものであり、音声通信や既存の専用線サービスのような固定速度型サービスを提供している。ユーザー情報のセルへの分割、セルからの組み立て、損失セル・誤挿入セルに対する処理や遅延揺らぎ補償処理等の機能を備えている。また、ＣＬＡＤは、音声情報等をＡＴＭセルに変換したり、この逆の変換を行う回路部分である。
【００２６】
このようなＩＷＦ１４でＳＴＭインタフェース回路３１は図１に示したＳＴＭスイッチ１２から入力されるタイムスロット（Ｔｉｍｅ ｓｌｏｔ）ベースのＳＴＭデータ２１を受信する一方で、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５から送出されてくるＳＴＭデータ４２〜４４をＳＴＭスイッチ１２に送出するようになっている。このＳＴＭインタフェース回路３１内のマルチプレクサ・デマルチプレクサ回路３８は、ＳＴＭスイッチ１２から受信した１ラインのＳＴＭデータ２１を速度が半分の２ライン（２回線）分のＳＴＭデータ４５、４６に分離する。また、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５からセレクタ３９を通じて入力される２ライン分のＳＴＭデータ４５、４６を、速度が２倍の１ライン（１回線）のＳＴＭデータ２１に統合する。
【００２７】
ここでセレクタ３９は、マルチプレクサ・デマルチプレクサ回路３８から入力されるＳＴＭデータ４５、４６を、運用系としての第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のみに対して送出するようになっている。また、セレクタ３９はこれら運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４から送られてくるＳＴＭデータ４２、４３を受信してマルチプレクサ・デマルチプレクサ回路３８に送出するようになっている。
【００２８】
このように本実施例のＩＷＦ１４は、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５が２＋１重化されたシステムとなっている。予備系の第３のＡＡＬ１ＣＬＡＤ回路３５は、運用系である第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４に対して１つの回路で対応している。
【００２９】
運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４に障害が発生して予備系の第３のＡＡＬ１ＣＬＡＤ回路３５に切り替わった場合、セレクタ３９はＳＴＭインタフェース回路３１と第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５の間における図示しないＰＣＭ（ｐｕｌｓｅ ｃｏｄｅ ｍｏｄｕｌａｔｉｏｎ：パルス符号変調）インタフェースの１２５μ秒周期のフレームパルス（Ｆｒａｍｅ Ｐｕｌｓｅ）に同期して、ＰＣＭインタフェースを切り替えるようになっている。
【００３０】
一方、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５はＳＴＭインタフェース回路３１から入力されるＳＴＭデータ４２〜４４をセル化してＡＴＭセル４７〜４９としてＡＴＭインタフェース回路３２に送出するようになっている。また、ＡＴＭインタフェース回路３２から受信したＡＴＭセル４７〜４９をＳＴＭデータのタイムスロットにマッピングするようになっている。
【００３１】
ところで、すでに説明したように予備系の第３のＡＡＬ１ＣＬＡＤ回路３５は、運用系である第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４に１つの回路で対応している。このため、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のいずれかにパス情報の変更があるたびにこのパス情報を予備系の第３のＡＡＬ１ＣＬＡＤ回路３５にコピーする必要がある。
【００３２】
図３は、第３のＡＡＬ１ＣＬＡＤ回路の具体的な回路構成を表わしたものである。第３のＡＡＬ１ＣＬＡＤ回路３５は、図２に示したＳＴＭインタフェース回路３１との間でＳＴＭデータ５１の入出力を行うＡＡＬ１ＳＡＲ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）５２と、このＡＡＬ１ＳＡＲ５２に接続されたコントロールメモリ５３を備えている。
【００３３】
ＡＡＬ１ＳＡＲ５２は、図２に示したＳＴＭインタフェース回路３１から受信したＳＴＭデータ４４をコントロールメモリ５３に一旦蓄積する。そしてＡＴＭセルに変換した後、コントロールメモリ５３からセルを引き取る。そしてこの引き取ったＡＴＭセル４９を図２に示したＡＴＭインタフェース回路３２に送出するようになっている。また、ＡＴＭインタフェース回路３２から受信したＡＴＭセル４９をコントロールメモリ５３に一旦蓄積する。そしてコントロールメモリ５３の設定に基づいて、このＡＴＭセル４９をタイムスロットにマッピングし、これにより得られたＳＴＭデータ４４を図２に示すＳＴＭインタフェース回路３１に送出するようになっている。
【００３４】
第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４も第３のＡＡＬ１ＣＬＡＤ回路３５と回路構成は同一である。したがって、コントロールメモリ５３がＳＴＭデータ４２、４３をコントロールメモリ５３に一旦蓄積する点およびＡＴＭセル４７、４８として送出する点、ならびにこの逆にＡＴＭセル４７、４８をコントロールメモリ５３に一旦蓄積してタイムスロットにマッピングし、ＳＴＭデータ４２、４３をＳＴＭインタフェース回路３１に送出する点は変わりない。
【００３５】
しかしながら、第３のＡＡＬ１ＣＬＡＤ回路３５の場合には、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４の障害に対応させる必要がある。そこで第３のＡＡＬ１ＣＬＡＤ回路３５ではコントロールメモリ５３のパス情報設定エリアを２面に区切っており、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４の双方のデータをコントロールメモリ５３に格納できるようにしている。
【００３６】
図４は、第３のＡＡＬ１ＣＬＡＤ回路におけるコントロールメモリのパス情報設定エリアを示したものである。コントロールメモリ５３は、それぞれのアドレス（ａｄｄｒｅｓｓ）６１とデータ（ｄａｔａ）６２が対応付けられて格納されるようになっている。この図で示した第３のＡＡＬ１ＣＬＡＤ回路のパス情報設定エリアは、第１のパス設定領域７１と第２のパス設定領域７２の２つのパス設定領域に分けられている。これは、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５が２＋１重化されたシステムとなっている関係で、図２に示した第１のＡＡＬ１ＣＬＡＤ回路３３用と第２のＡＡＬ１ＣＬＡＤ回路３４用のパス設定領域７１、７２を必要とするからである。第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４用のコントロールメモリの場合には、１つのパス設定領域があればよい。
【００３７】
それぞれのパス設定領域７１、７２は、チャネル数分だけエリアが区切られている。図では第１のチャネルＣＨ1、第２のチャネルＣＨ2、……を示している。チャネルＣＨ1、ＣＨ2、……の数は、図３に示したＡＡＬ１ＳＡＲ５２のタイムスロットにより一意的に決定される。それぞれの区切られたエリアの先頭は、ＳＴＭスイッチ１２側のタイムスロットナンバ（TS Number）から決定される。例えば、タイムスロット“ＴＳ0”がアドレス“０”に対応し、タイムスロット“ＴＳ1”がアドレス“１”に対応するといった具合である。
【００３８】
各チャネルＣＨ１、ＣＨ２、……は、コントロールフィールド（Ｃｏｎｔｒｏｌ ｆｉｅｌｄ）、ＡＴＭヘッダ（ＡＴＭ Ｈｅａｄｅｒ）およびペイロードバッファ（Ｐａｙｌｏａｄ Ｂｕｆｆｅｒ）から構成されている。このうちのコントロールフィールドは、“Ｖａｌｉｄ”、“Ｄａｔａ ｓｉｚｅ”、“Ｖａｌｉｄ ＴＳ”、および“ｐａｙｌｏａｄ ｓｉｚｅ”から構成されている。ここで“Ｖａｌｉｄ”は該当するチャネルが有効であるか無効であるかを示している。“Ｄａｔａ ｓｉｚｅ”は、６４Ｋｂｐｓ、３８４Ｋｂｐｓ等のようなデータ速度を示している。“Ｖａｌｉｄ ＴＳ”は、ラインに対する有効なタイムスロット番号を示している。たとえば、第２のタイムスロットを使用して６４Ｋｂｐｓのデータを処理するとすると、“Ｖａｌｉｄ ＴＳ”には“４”（２進数で“１００”）が設定される。
【００３９】
“ｐａｙｌｏａｄ ｓｉｚｅ”は、ＡＴＭセルのペイロードにデータが何バイト詰め込まれるかを示す。ＡＴＭセルは５バイトのヘッダと４８バイトのペイロードからなる合計５３バイトのセルであるが、ＡＡＬ１ヘッダを除いて、ペイロード部は４７バイトになる。ただし、パーシャル・フィル・セル（Ｐａｒｔｉａｌ ｆｉｌｌ ｃｅｌｌ）を使用する場合には、４６バイト以下の値が設定される。そこでペイロードの残りは合計で５３バイトとなるようにパディングされるようになっている。
【００４０】
ＡＴＭヘッダは、ＳＴＭデータのセル化に付加される情報である。タイムスロットとＡＴＭヘッダとの関連づけをこのフィールドで行っている。ペイロードバッファは、ＳＴＭスイッチ１２側からＡＴＭスイッチ１３の方向では、１セルに達するまでデータを格納するためのバッファとなっている。ＳＴＭスイッチ１２側からは１２５μｓ周期で１バイト（ｂｙｔｅ）ずつデータが入力される。ＡＴＭスイッチ１３側にセルとして送出する場合は４７バイト必要になる。ＡＴＭスイッチ１３側からＳＴＭスイッチ１２側の場合には、ＡＴＭ側から到着したセルを一時的に格納するためのバッファとなる。ＡＴＭ側からは４７バイト単位にデータが入力されるが、ＳＴＭ側は１２５μｓ周期で１バイトしかこれを送出できないためである。
【００４１】
コントロールメモリ５３のチャネルごとのベースアドレスは、タイムスロットから決定されるようになっている。たとえば、タイムスロットが“１”の場合、チャネル番号も“１”である。そのチャネルの先頭アドレスＡＤＤＨは、次の式で表わすことができる。
ＡＤＤＨ＝１×（コントロールフィールド＋ＡＴＭセルの領域）
【００４２】
ところで第３のＡＡＬ１ＣＬＡＤ回路３５用のコントロールメモリ５３は第１および第２のパス設定領域７１、７２を備えているが、ＡＡＬ１ＳＡＲ５２の動作時にこれらの領域が常に参照されるものではない。ＡＡＬ１ＳＡＲ５２内にはＡＡＬ１ＣＬＡＤ領域選択レジスタ７３が配置されており、これが第１および第２のパス設定領域７１、７２の参照する領域を選択するようになっている。
【００４３】
ＡＡＬ１ＣＬＡＤ領域選択レジスタ７３で第１のパス設定領域７１を選択した場合、第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＳＡＲ５２は第１のパス設定領域７１をアクセスする。そしてそのコントロールフィールドの情報に従ってセル化を開始する。これに対してＡＡＬ１ＣＬＡＤ領域選択レジスタ７３で第２のパス設定領域７２を選択した場合、ＡＡＬ１ＳＡＲ５２は第２のパス設定領域７２をアクセスする。そしてそのコントロールフィールドの情報に従ってセル化を開始することになる。ＡＡＬ１ＣＬＡＤ領域選択レジスタ７３で選択が行われない場合、ＡＡＬ１ＳＡＲ５２はセル化を開始しない。
【００４４】
コントロールメモリ５３に新しいチャネルを追加する場合には、このコントロールメモリ５３を更新した後にＡＡＬ１ＣＬＡＤ領域選択レジスタ７３を選択することで行う。
【００４５】
運用系の第１あるいは第２のＡＡＬ１ＣＬＡＤ回路３３、３４のパスに変化が生じると、すなわちパスが追加されたり削除されると、予備系の第３のＡＡＬ１ＣＬＡＤ回路３５に対してもこれと同一のパス設定が行われる。これ以外の通常運用時には、第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３は第１および第２のパス設定領域７１、７２のいずれも選択しないようになっている。
【００４６】
図５は、このような運用系のＡＡＬ１ＣＬＡＤ回路にパスの変化が生じた場合の制御部の制御の様子を表わしたものである。図２に示した制御部３７は、パスの追加または削除があると（ステップＳ８１：Ｙ）、運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のうちの該当する方のコントロールメモリ５３のパス設定領域（図４のパス設定領域７１、７２に対応する領域。）にそのパス情報を設定する（ステップＳ８２）。そして次に制御部３７は予備系としての第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２のうちの対応する領域に同一のパス情報を設定する（ステップＳ８３）。このようにして、運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のコントロールメモリ５３のパス設定領域に設定されるパス情報と全く同じものが第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２に設定されていくことになる。
【００４７】
一方、運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のいずれかに障害が発生すると、その障害が発生した方のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３はそのパス設定領域に対する選択を停止する。この時点で第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３は障害の発生した方のパス設定領域７１、７２を選択する。またＳＴＭインタフェース回路３１はセレクタ３９を障害の発生した側から第３のＡＡＬ１ＣＬＡＤ回路３５側に切り替える。ＡＴＭインタフェース回路３２でもＡＴＭスイッチ４１が第３のＡＡＬ１ＣＬＡＤ回路３５側への切り替えを行う。したがって、これ以後は第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のうちの障害の発生した回路の機能を第３のＡＡＬ１ＣＬＡＤ回路３５が代行することになる。
【００４８】
図６は、障害発生時の制御部によるＡＡＬ１ＣＬＡＤ領域選択レジスタの制御の様子を表わしたものである。図２に示した制御部３７は、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のいずれに障害が発生するかを監視している（ステップＳ９１、Ｓ９２）。第１のＡＡＬ１ＣＬＡＤ回路３３に障害が発生した場合には（ステップＳ９１：Ｙ）、この第１のＡＡＬ１ＣＬＡＤ回路３３のＡＡＬ１ＳＡＲ５２（図３参照）内に配置されたＡＡＬ１ＣＬＡＤ領域選択レジスタ（図３のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３と実質的に同一。）での選択を停止する（ステップＳ９３）。そして代わって第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３における第１のパス設定領域７１に対応する領域を選択する（ステップＳ９４）。そして、セレクタ３９の対応する経路およびＡＴＭスイッチ４１の切り替えを行う（ステップＳ９５）。
【００４９】
第２のＡＡＬ１ＣＬＡＤ回路３４に障害が発生した場合には（ステップＳ９２：Ｙ）、この第２のＡＡＬ１ＣＬＡＤ回路３４のＡＡＬ１ＳＡＲ５２（図３参照）内に配置されたＡＡＬ１ＣＬＡＤ領域選択レジスタ（図３のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３と実質的に同一。）での選択を停止する（ステップＳ９６）。そして代わって第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３における第２のパス設定領域７２に対応する領域を選択する（ステップＳ９７）。そして、セレクタ３９の対応する経路およびＡＴＭスイッチ４１の切り替えを行うことになる（ステップＳ９８）。
【００５０】
図７は、障害発生時のパス情報の設定制御の様子を表わしたものである。図２に示した制御部３７は、パスの追加または削除があると（ステップＳ１０１：Ｙ）、その図示しないＲＡＭ（ランダム・アクセス・メモリ）内に割り当てられた運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４の障害時用のパス設定領域にそのパス情報を設定する（ステップＳ１０２）。そして次に制御部３７は予備系としての第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２のうちの対応する領域に同一のパス情報を設定する（ステップＳ１０３）。このようにして、障害発生時には制御部３７と第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２に同一のパス情報が設定される。
【００５１】
第３のＡＡＬ１ＣＬＡＤ回路３５は、これら設定されたパス情報を基にして、障害の発生した第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４が行っていた機能を実行する。すなわち第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３がＳＴＭデータ４２、４３をコントロールメモリ５３に一旦蓄積しＡＴＭセル４７、４８として送出したり、この逆にＡＴＭセル４７、４８をコントロールメモリ５３に一旦蓄積してタイムスロットにマッピングし、ＳＴＭデータ４２、４３をＳＴＭインタフェース回路３１に送出することは言うまでもない。
【００５２】
図８は、運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路の障害が復旧した場合の制御部の処理の様子を表わしたものである。運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４の障害が復旧すると、制御部３７の前記したＲＡＭの障害時用のパス設定領域に格納していたパス設定情報を、障害が復旧したそのＡＡＬ１ＣＬＡＤ回路のパス設定領域にコピーする（ステップＳ１１１）。コピーが完了したら、所定のタイミングでＲＡＭの障害時用のパス設定領域の内容は、次の障害発生時に備えてクリアする。
【００５３】
障害が復旧したそのＡＡＬ１ＣＬＡＤ回路のパス設定領域にパス設定情報をコピーしたら、その復旧した第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４の前記したＡＡＬ１ＣＬＡＤ領域選択レジスタの選択を再開させる（ステップＳ１１２）。そして、ステップＳ９５あるいはステップＳ９８（図６参照）で行ったセレクタ３９の対応する経路およびＡＴＭスイッチ４１の切り替えを元に復旧させることになる（ステップＳ１１３）。
【００５４】
なお、以上説明した実施例では２つの運用系のＡＡＬ１ＣＬＡＤ回路３３、３４と１つの予備系のＡＡＬ１ＣＬＡＤ回路３５を対応させた２＋１重化されたシステムを例に挙げたが、一般にＮ＋１重化（Ｎは正の整数）されたシステムに対して本発明を適用することができる。数値Ｎが“１”の場合にも本発明を適用可能であることは当然である。
【００５５】
また以上説明した実施例では、障害が復旧したとき予備系から現用系に系を再び切り替えたが、このような切り替えを行わず、復旧した現用系を予備系として待機させるようにしてもよい。この場合には新たに予備系となる系のコントロールメモリに現用系として使用する系ごとの面を備えさせ、これらについてのパス情報のうち格納されていないものを順次コピーするようにすればよい。
【００５６】
【発明の効果】
以上説明したように請求項１〜請求項６記載の発明によれば、複数の現用系信号変換手段と１つの予備系信号変換手段を用いてＮ＋１重化を実現したので、データ変換のためのシステムの簡素化を図ることができる。また、予備系パス情報記憶手段を複数の現用系にそれぞれ対応した領域に分けてそれぞれのパス情報を記憶することにしたので、複数の現用系が存在してもこれらのパス情報を同期して記憶することができ、しかも現用系予備系切替装置のハードウェアを効率的に活用することができ、現用系から予備系に切り替わるときの時間の短縮化と装置のコストダウンに寄与することができる。
【００５７】
また請求項２記載の発明によれば、複数の現用系信号変換手段と予備系信号変換手段に対応してこれらの変換の可否を指示する領域選択レジスタがそれぞれ配置されており、かつ予備系信号変換手段にはそれぞれの現用系信号変換手段に対応するレジスタ領域が配置されていて、対応する現用系あるいは予備系の一方が変換を可とするとき他方が否とするように制御されるので、パス情報の記憶とその利用の調整を図ることができる。
【００５８】
更に請求項３記載の発明によれば、障害時で本来の現用系パス情報記憶手段でパス情報の記憶ができないとき、予備系パス情報記憶手段と併せて他の所定の記憶領域にこれを記憶することにしたので、パス情報の信頼性の確保と現用系の復旧時の対処を容易化することができる。また、前記した複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成となっているので、たとえば障害の復旧した現用系を予備系として待機させることが可能になる。
【００５９】
また請求項４記載の発明によれば、請求項３記載の発明でいう他の所定の記憶領域が系切替手段の切り替えを制御する制御系の作業領域として使用される領域の一部を割り当ているので、特別の記憶手段を用意することなくパス情報の信頼性の確保等を実現することができる。
【００６０】
更に請求項５記載の発明によれば、請求項３記載の現用系予備系切替装置で、他の所定の記憶領域に記憶したパス情報を障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段にコピーすることで処理の容易化を図ることができる。
【００６１】
また請求項６記載の発明によれば、二重化した装置で領域選択レジスタを用意したので、パス情報を現用系と予備系の双方に同期して書き込むことによる不具合の発生を回避しつつ、現用系から予備系に切り替わるときの時間の短縮化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における現用系予備系切替装置の全体的な構成を表わしたシステム構成図である。
【図２】本実施例のＩＷＦを具体的に表わしたブロック図である。
【図３】本実施例における第３のＡＡＬ１ＣＬＡＤ回路の回路構成を表わしたブロック図である。
【図４】本実施例で第３のＡＡＬ１ＣＬＡＤ回路におけるコントロールメモリのパス情報設定エリアを示した説明図である。
【図５】本実施例で運用系のＡＡＬ１ＣＬＡＤ回路にパスの変化が生じた場合の制御部の制御の様子を表わした流れ図である。
【図６】本実施例で障害発生時の制御部によるＡＡＬ１ＣＬＡＤ領域選択レジスタの制御の様子を表わした流れ図である。
【図７】本実施例で障害発生時のパス情報の設定制御の様子を表わした流れ図である。
【図８】本実施例で運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路の障害が復旧した場合の制御部の処理の様子を表わした流れ図である。
【符号の説明】
１１ 現用系予備系切替装置
１２ ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：同期転送モード）スイッチ
１３、４１ ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｍｏｄｅ：非同期転送モード）スイッチ
１４ ＩＷＦ（Ｉｎｔｅｒ−Ｗｏｒｋｉｎｇ Ｆｕｎｃｔｉｏｎ：音声帯域のデータ通信サービス）
２１ ＳＴＭデータ
２２ ＡＴＭセル
３１ ＳＴＭインタフェース回路
３２ ＡＴＭインタフェース回路
３３ 第１のＡＡＬ１ＣＬＡＤ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｃｅｌｌ Ａｓｓｅｍｂｌｅｒ／Ｄｉｓａｓｓｅｍｂｌｅｒ）
３４ 第２のＡＡＬ１ＣＬＡＤ
３５ 第３のＡＡＬ１ＣＬＡＤ
３７ 制御部
３９ セレクタ
５２ ＡＡＬ１ＳＡＲ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）
５３ コントロールメモリ
７３ ＡＡＬ１ＣＬＡＤ領域選択レジスタ
【発明の属する技術分野】
本発明は障害発生時に現用系と予備系の切替えを行う現用系予備系切替装置に係わり、たとえばＳＴＭデータとＡＴＭセルの間のデータ変換を行う回路部分の障害に好適に対応するようにした現用系予備系切替装置に関する。
【０００２】
【従来の技術】
映像信号等の各種の信号を複数の伝送路を介して伝送すると、その途中で同期転送モードから非同期転送モードに信号の伝送形態を変換したりその逆の変換を行う場合がある。このような変換を行う変換装置の内部で障害が発生したときにデータのロスを可能な限り低減するために現用系の信号変換手段と予備系の信号変換手段を備える装置が各種提案されている。
【０００３】
このような装置では、現用系の変換手段に障害が発生するとこの時点で、パス情報を現用系の変換手段から予備系の変換手段にコピーするといったことが行われていた。ここでパス情報とは、セルのヘッダ情報、タイムスロットとＡＴＭセルヘッダの対応情報および６４ｋｂｐｓ（ビット／秒）、１２８ｋｂｐｓ等の速度情報等のように信号の変換の際に必要とする情報をいう。このような情報のコピー後に予備系側でデータの読み出しを行って変換作業を開始することにしていた。
【０００４】
たとえば特開平９−５５７４４号公報では、このように予備系に切り替えた時点で、どこからデータの読み出しを行うかについての技術を開示しており、障害によって中断したデータの変換がデータのロスなく行われるようにしている。特開平１１−２９８４９５号公報では、カウンタのカウント値を使用することで、現用系と予備系の間でデータの同期をとるようにしている。
【０００５】
【発明が解決しようとする課題】
これらの技術では、障害の発生した段階で予備系側にパス情報のコピーを行っている。したがって、パス情報の量に応じてコピーに時間を要し、障害発生時のデータの交換開始までに時間が掛かるといった問題があった。また、特開平１１−３４１０１０号公報では現用系と予備系の二重化に関する技術を開示しているが、二重化を行った場合には現用系が複数存在するとその数だけ予備系を必要とし、変換装置や現用系予備系切替装置の数が増えてシステムのコストダウンを図ることができないという問題があった。
【０００６】
そこで本発明の目的は、現用系から予備系に切り替わるときデータ交換開始までの時間を短縮することのできる現用系予備系切替装置を提供することにある。
【０００７】
本発明の他の目的は、現用系が複数存在してもシステムを簡素に構成することのできる現用系予備系切替装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１記載の発明では、（イ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を障害の発生していない状態で行う複数の現用系信号変換手段と、（ロ）これら複数の現用系信号変換手段と個別に対応付けられ、これらの変換に必要な情報としてのパス情報を記憶する複数の現用系パス情報記憶手段と、（ハ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を前記した複数の現用系信号変換手段のうちのいずれかの障害時に行う１つの予備系信号変換手段と、（ニ）この予備系信号変換手段の変換に必要な情報としてのパス情報をその変更があるたびに前記した複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶する予備系パス情報記憶手段と、（ホ）前記複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を予備系信号変換手段に切り替える系切替手段とを現用系予備系切替装置に具備させる。
【０００９】
すなわち請求項１記載の発明は、複数の現用系信号変換手段と１つの予備系信号変換手段を設けたいわゆるＮ＋１重化に関するもので、予備系パス情報記憶手段を用意しておき、複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶するようにしている。そして、複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を予備系信号変換手段に切り替え、予備系パス情報記憶手段の対応する領域に格納されたパス情報を直ちに使用できるようにして、現用系から予備系に切り替わるときの時間の短縮化とシステムの簡素化を図っている。
【００１０】
請求項２記載の発明では、請求項１記載の現用系予備系切替装置で、前記した複数の現用系信号変換手段と予備系信号変換手段に対応してこれらの変換の可否を指示する領域選択レジスタがそれぞれ配置されており、かつ予備系信号変換手段にはそれぞれの現用系信号変換手段に対応するレジスタ領域が配置されていて、対応する現用系あるいは予備系の一方が変換を可とするとき他方が否とするように制御されていることを特徴としている。
【００１１】
すなわち請求項２記載の発明では、現用系と予備系のパス情報記憶手段に同じパス情報が同期して記憶されることに鑑み、データの変換は一方が行うようにするために領域選択レジスタをそれぞれ配置し、これらを排他的に可とさせることにし、パス情報の記憶とその利用の調整を図っている。
【００１２】
請求項３記載の発明では、請求項１記載の現用系予備系切替装置で、前記した複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成となっており、かつこれら複数の現用系信号変換手段のうちの障害が発生した現用系信号変換手段に関するパス情報を予備系パス情報記憶手段の対応する領域に記憶すると共に、他の所定の記憶領域にこれを併せて記憶することを特徴としている。
【００１３】
すなわち請求項３記載の発明では、障害時で本来の現用系パス情報記憶手段でパス情報の記憶ができないとき、予備系パス情報記憶手段と併せて他の所定の記憶領域にこれを記憶することにして、パス情報の信頼性の確保と現用系の復旧時の対処を容易化している。また、前記した複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成とすることで、たとえば障害の復旧した現用系を予備系として待機させることが可能になる。
【００１４】
請求項４記載の発明では、請求項３記載の現用系予備系切替装置で、前記した他の所定の記憶領域は、系切替手段の切り替えを制御する制御系が制御のために使用する領域の一部から構成されていることを特徴としている。
【００１５】
すなわち請求項４記載の発明では、請求項３記載の発明でいう他の所定の記憶領域が系切替手段の切り替えを制御する制御系の作業領域として使用される領域の一部を割り当てていることを示している。これにより、特別の記憶手段を用意することなくパス情報の信頼性の確保等を実現することができる。
【００１６】
請求項５記載の発明では、請求項３記載の現用系予備系切替装置で、障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段に対して、前記した他の所定の記憶領域に記憶したパス情報のうち必要なものをコピーする障害復旧時パス情報コピー手段を具備することを特徴としている。
【００１７】
すなわち請求項５記載の発明では、他の所定の記憶領域に記憶したパス情報を障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段にコピーすることで処理の容易化を図っている。
【００１８】
請求項６記載の発明では、（イ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を障害の発生していない状態で行う複数の現用系信号変換手段と、（ロ）これら複数の現用系信号変換手段と個別に対応付けられ、これらの変換に必要な情報としてのパス情報を記憶する複数の現用系パス情報記憶手段と、（ハ）同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を前記した複数の現用系信号変換手段のうちのいずれかの障害時に行う１つの予備系信号変換手段と、（ニ）この予備系信号変換手段の変換に必要な情報としてのパス情報をその変更があるたびに前記した複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶する予備系パス情報記憶手段と、（ホ）前記した複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を予備系信号変換手段に切り替える系切替手段と、（へ）現用系信号変換手段と予備系信号変換手段の変換の可否を択一的に指示する領域選択レジスタとを現用系予備系切替装置に具備させる。
【００１９】
すなわち請求項６記載の発明では、二重化した装置で領域選択レジスタを用意し、パス情報を現用系と予備系の双方に同期して書き込むことによる不具合の発生を回避しつつ、現用系から予備系に切り替わるときの時間の短縮化を図っている。
【００２０】
【発明の実施の形態】
【００２１】
【実施例】
以下実施例につき本発明を詳細に説明する。
【００２２】
図１は本発明の一実施例における現用系予備系切替装置の全体的な構成を表わしたものである。この現用系予備系切替装置１１で、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：同期転送モード）スイッチ１２およびＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｍｏｄｅ：非同期転送モード）スイッチ１３は、共にＩＷＦ（Ｉｎｔｅｒ−Ｗｏｒｋｉｎｇ Ｆｕｎｃｔｉｏｎ：音声帯域のデータ通信サービス）１４に終端されている。ＩＷＦ１４は、音声帯域のデータ通信サービスで、無線区間から伝送されるデジタル信号を、３．１ＫＨｚ（ヘルツ）帯域データに変換する機能を有する装置である。ＳＴＭスイッチ１２は固定電話等の既存端末１５１、……１５Ｎを交換接続するスイッチであり、ＡＴＭスイッチ１３はモービル端末１６をＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：広帯域符号分割多元接続）ネットワーク１７を介して接続したり、あるいはＡＴＭ端末１８を交換接続するスイッチである。
【００２３】
このようなシステムで、ＳＴＭスイッチ１２は時分割されたデータをスイッチングすることで、既存端末１５１、……１５ＮおよびＩＷＦ１４の接続を行う。ＩＷＦ１４は、ＳＴＭスイッチ１２とＡＴＭスイッチ１３をインタワーキングして、既存端末１５１、……１５Ｎから送られてきたＳＴＭデータ２１をＡＴＭセル２２に変換したり、またこの逆にＡＴＭセル２２をＳＴＭデータ２１に変換するようになっている。ＡＴＭスイッチ１３は、ＩＷＦ１４、ＡＴＭ端末１８およびＷＣＤＭＡネットワーク１７に接続されたモービル端末１６の間を流れるＡＴＭセルをルーティングするようになっている。
【００２４】
図２は本実施例のＩＷＦを具体的に表わしたものである。ＩＷＦ１４は、ＳＴＭデータ２１の入出力を行うＳＴＭインタフェース回路３１と、ＡＴＭセル２２の入出力を行うＡＴＭインタフェース回路３２と、これらの間に配置された第１〜第３のＡＡＬ１ＣＬＡＤ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｃｅｌｌ Ａｓｓｅｍｂｌｅｒ／Ｄｉｓａｓｓｅｍｂｌｅｒ）回路３３〜３５と、これら全体とＣＰＵ（中央処理装置）バス３６で接続された制御部３７とで構成されている。ＳＴＭインタフェース回路３１は、マルチプレクサ・デマルチプレクサ回路３８およびセレクタ３９で構成されており、ＡＴＭインタフェース回路３２はＡＴＭスイッチ４１を備えている。
【００２５】
ここで制御部３７は図示しないがＣＰＵやＲＯＭ（リード・オンリ・メモリ）およびＲＡＭ（ランダム・アクセス・メモリ）によって構成されており、ＲＯＭに格納されたプログラムによって所定の制御を行うようになっている。また、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５のうちの第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４は運用系として割り当てられており、第３のＡＡＬ１ＣＬＡＤ回路３５は予備系として割り当てられている。それぞれのＡＡＬ１ＣＬＡＤ回路３３〜３５におけるＡＡＬタイプ１は、ＡＴＭレイヤ上で通信特性の異なるサービスを、その特性に対応させて上位アプリケーションに提供するものであり、音声通信や既存の専用線サービスのような固定速度型サービスを提供している。ユーザー情報のセルへの分割、セルからの組み立て、損失セル・誤挿入セルに対する処理や遅延揺らぎ補償処理等の機能を備えている。また、ＣＬＡＤは、音声情報等をＡＴＭセルに変換したり、この逆の変換を行う回路部分である。
【００２６】
このようなＩＷＦ１４でＳＴＭインタフェース回路３１は図１に示したＳＴＭスイッチ１２から入力されるタイムスロット（Ｔｉｍｅ ｓｌｏｔ）ベースのＳＴＭデータ２１を受信する一方で、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５から送出されてくるＳＴＭデータ４２〜４４をＳＴＭスイッチ１２に送出するようになっている。このＳＴＭインタフェース回路３１内のマルチプレクサ・デマルチプレクサ回路３８は、ＳＴＭスイッチ１２から受信した１ラインのＳＴＭデータ２１を速度が半分の２ライン（２回線）分のＳＴＭデータ４５、４６に分離する。また、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５からセレクタ３９を通じて入力される２ライン分のＳＴＭデータ４５、４６を、速度が２倍の１ライン（１回線）のＳＴＭデータ２１に統合する。
【００２７】
ここでセレクタ３９は、マルチプレクサ・デマルチプレクサ回路３８から入力されるＳＴＭデータ４５、４６を、運用系としての第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のみに対して送出するようになっている。また、セレクタ３９はこれら運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４から送られてくるＳＴＭデータ４２、４３を受信してマルチプレクサ・デマルチプレクサ回路３８に送出するようになっている。
【００２８】
このように本実施例のＩＷＦ１４は、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５が２＋１重化されたシステムとなっている。予備系の第３のＡＡＬ１ＣＬＡＤ回路３５は、運用系である第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４に対して１つの回路で対応している。
【００２９】
運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４に障害が発生して予備系の第３のＡＡＬ１ＣＬＡＤ回路３５に切り替わった場合、セレクタ３９はＳＴＭインタフェース回路３１と第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５の間における図示しないＰＣＭ（ｐｕｌｓｅ ｃｏｄｅ ｍｏｄｕｌａｔｉｏｎ：パルス符号変調）インタフェースの１２５μ秒周期のフレームパルス（Ｆｒａｍｅ Ｐｕｌｓｅ）に同期して、ＰＣＭインタフェースを切り替えるようになっている。
【００３０】
一方、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５はＳＴＭインタフェース回路３１から入力されるＳＴＭデータ４２〜４４をセル化してＡＴＭセル４７〜４９としてＡＴＭインタフェース回路３２に送出するようになっている。また、ＡＴＭインタフェース回路３２から受信したＡＴＭセル４７〜４９をＳＴＭデータのタイムスロットにマッピングするようになっている。
【００３１】
ところで、すでに説明したように予備系の第３のＡＡＬ１ＣＬＡＤ回路３５は、運用系である第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４に１つの回路で対応している。このため、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のいずれかにパス情報の変更があるたびにこのパス情報を予備系の第３のＡＡＬ１ＣＬＡＤ回路３５にコピーする必要がある。
【００３２】
図３は、第３のＡＡＬ１ＣＬＡＤ回路の具体的な回路構成を表わしたものである。第３のＡＡＬ１ＣＬＡＤ回路３５は、図２に示したＳＴＭインタフェース回路３１との間でＳＴＭデータ５１の入出力を行うＡＡＬ１ＳＡＲ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）５２と、このＡＡＬ１ＳＡＲ５２に接続されたコントロールメモリ５３を備えている。
【００３３】
ＡＡＬ１ＳＡＲ５２は、図２に示したＳＴＭインタフェース回路３１から受信したＳＴＭデータ４４をコントロールメモリ５３に一旦蓄積する。そしてＡＴＭセルに変換した後、コントロールメモリ５３からセルを引き取る。そしてこの引き取ったＡＴＭセル４９を図２に示したＡＴＭインタフェース回路３２に送出するようになっている。また、ＡＴＭインタフェース回路３２から受信したＡＴＭセル４９をコントロールメモリ５３に一旦蓄積する。そしてコントロールメモリ５３の設定に基づいて、このＡＴＭセル４９をタイムスロットにマッピングし、これにより得られたＳＴＭデータ４４を図２に示すＳＴＭインタフェース回路３１に送出するようになっている。
【００３４】
第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４も第３のＡＡＬ１ＣＬＡＤ回路３５と回路構成は同一である。したがって、コントロールメモリ５３がＳＴＭデータ４２、４３をコントロールメモリ５３に一旦蓄積する点およびＡＴＭセル４７、４８として送出する点、ならびにこの逆にＡＴＭセル４７、４８をコントロールメモリ５３に一旦蓄積してタイムスロットにマッピングし、ＳＴＭデータ４２、４３をＳＴＭインタフェース回路３１に送出する点は変わりない。
【００３５】
しかしながら、第３のＡＡＬ１ＣＬＡＤ回路３５の場合には、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４の障害に対応させる必要がある。そこで第３のＡＡＬ１ＣＬＡＤ回路３５ではコントロールメモリ５３のパス情報設定エリアを２面に区切っており、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４の双方のデータをコントロールメモリ５３に格納できるようにしている。
【００３６】
図４は、第３のＡＡＬ１ＣＬＡＤ回路におけるコントロールメモリのパス情報設定エリアを示したものである。コントロールメモリ５３は、それぞれのアドレス（ａｄｄｒｅｓｓ）６１とデータ（ｄａｔａ）６２が対応付けられて格納されるようになっている。この図で示した第３のＡＡＬ１ＣＬＡＤ回路のパス情報設定エリアは、第１のパス設定領域７１と第２のパス設定領域７２の２つのパス設定領域に分けられている。これは、第１〜第３のＡＡＬ１ＣＬＡＤ回路３３〜３５が２＋１重化されたシステムとなっている関係で、図２に示した第１のＡＡＬ１ＣＬＡＤ回路３３用と第２のＡＡＬ１ＣＬＡＤ回路３４用のパス設定領域７１、７２を必要とするからである。第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４用のコントロールメモリの場合には、１つのパス設定領域があればよい。
【００３７】
それぞれのパス設定領域７１、７２は、チャネル数分だけエリアが区切られている。図では第１のチャネルＣＨ1、第２のチャネルＣＨ2、……を示している。チャネルＣＨ1、ＣＨ2、……の数は、図３に示したＡＡＬ１ＳＡＲ５２のタイムスロットにより一意的に決定される。それぞれの区切られたエリアの先頭は、ＳＴＭスイッチ１２側のタイムスロットナンバ（TS Number）から決定される。例えば、タイムスロット“ＴＳ0”がアドレス“０”に対応し、タイムスロット“ＴＳ1”がアドレス“１”に対応するといった具合である。
【００３８】
各チャネルＣＨ１、ＣＨ２、……は、コントロールフィールド（Ｃｏｎｔｒｏｌ ｆｉｅｌｄ）、ＡＴＭヘッダ（ＡＴＭ Ｈｅａｄｅｒ）およびペイロードバッファ（Ｐａｙｌｏａｄ Ｂｕｆｆｅｒ）から構成されている。このうちのコントロールフィールドは、“Ｖａｌｉｄ”、“Ｄａｔａ ｓｉｚｅ”、“Ｖａｌｉｄ ＴＳ”、および“ｐａｙｌｏａｄ ｓｉｚｅ”から構成されている。ここで“Ｖａｌｉｄ”は該当するチャネルが有効であるか無効であるかを示している。“Ｄａｔａ ｓｉｚｅ”は、６４Ｋｂｐｓ、３８４Ｋｂｐｓ等のようなデータ速度を示している。“Ｖａｌｉｄ ＴＳ”は、ラインに対する有効なタイムスロット番号を示している。たとえば、第２のタイムスロットを使用して６４Ｋｂｐｓのデータを処理するとすると、“Ｖａｌｉｄ ＴＳ”には“４”（２進数で“１００”）が設定される。
【００３９】
“ｐａｙｌｏａｄ ｓｉｚｅ”は、ＡＴＭセルのペイロードにデータが何バイト詰め込まれるかを示す。ＡＴＭセルは５バイトのヘッダと４８バイトのペイロードからなる合計５３バイトのセルであるが、ＡＡＬ１ヘッダを除いて、ペイロード部は４７バイトになる。ただし、パーシャル・フィル・セル（Ｐａｒｔｉａｌ ｆｉｌｌ ｃｅｌｌ）を使用する場合には、４６バイト以下の値が設定される。そこでペイロードの残りは合計で５３バイトとなるようにパディングされるようになっている。
【００４０】
ＡＴＭヘッダは、ＳＴＭデータのセル化に付加される情報である。タイムスロットとＡＴＭヘッダとの関連づけをこのフィールドで行っている。ペイロードバッファは、ＳＴＭスイッチ１２側からＡＴＭスイッチ１３の方向では、１セルに達するまでデータを格納するためのバッファとなっている。ＳＴＭスイッチ１２側からは１２５μｓ周期で１バイト（ｂｙｔｅ）ずつデータが入力される。ＡＴＭスイッチ１３側にセルとして送出する場合は４７バイト必要になる。ＡＴＭスイッチ１３側からＳＴＭスイッチ１２側の場合には、ＡＴＭ側から到着したセルを一時的に格納するためのバッファとなる。ＡＴＭ側からは４７バイト単位にデータが入力されるが、ＳＴＭ側は１２５μｓ周期で１バイトしかこれを送出できないためである。
【００４１】
コントロールメモリ５３のチャネルごとのベースアドレスは、タイムスロットから決定されるようになっている。たとえば、タイムスロットが“１”の場合、チャネル番号も“１”である。そのチャネルの先頭アドレスＡＤＤＨは、次の式で表わすことができる。
ＡＤＤＨ＝１×（コントロールフィールド＋ＡＴＭセルの領域）
【００４２】
ところで第３のＡＡＬ１ＣＬＡＤ回路３５用のコントロールメモリ５３は第１および第２のパス設定領域７１、７２を備えているが、ＡＡＬ１ＳＡＲ５２の動作時にこれらの領域が常に参照されるものではない。ＡＡＬ１ＳＡＲ５２内にはＡＡＬ１ＣＬＡＤ領域選択レジスタ７３が配置されており、これが第１および第２のパス設定領域７１、７２の参照する領域を選択するようになっている。
【００４３】
ＡＡＬ１ＣＬＡＤ領域選択レジスタ７３で第１のパス設定領域７１を選択した場合、第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＳＡＲ５２は第１のパス設定領域７１をアクセスする。そしてそのコントロールフィールドの情報に従ってセル化を開始する。これに対してＡＡＬ１ＣＬＡＤ領域選択レジスタ７３で第２のパス設定領域７２を選択した場合、ＡＡＬ１ＳＡＲ５２は第２のパス設定領域７２をアクセスする。そしてそのコントロールフィールドの情報に従ってセル化を開始することになる。ＡＡＬ１ＣＬＡＤ領域選択レジスタ７３で選択が行われない場合、ＡＡＬ１ＳＡＲ５２はセル化を開始しない。
【００４４】
コントロールメモリ５３に新しいチャネルを追加する場合には、このコントロールメモリ５３を更新した後にＡＡＬ１ＣＬＡＤ領域選択レジスタ７３を選択することで行う。
【００４５】
運用系の第１あるいは第２のＡＡＬ１ＣＬＡＤ回路３３、３４のパスに変化が生じると、すなわちパスが追加されたり削除されると、予備系の第３のＡＡＬ１ＣＬＡＤ回路３５に対してもこれと同一のパス設定が行われる。これ以外の通常運用時には、第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３は第１および第２のパス設定領域７１、７２のいずれも選択しないようになっている。
【００４６】
図５は、このような運用系のＡＡＬ１ＣＬＡＤ回路にパスの変化が生じた場合の制御部の制御の様子を表わしたものである。図２に示した制御部３７は、パスの追加または削除があると（ステップＳ８１：Ｙ）、運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のうちの該当する方のコントロールメモリ５３のパス設定領域（図４のパス設定領域７１、７２に対応する領域。）にそのパス情報を設定する（ステップＳ８２）。そして次に制御部３７は予備系としての第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２のうちの対応する領域に同一のパス情報を設定する（ステップＳ８３）。このようにして、運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のコントロールメモリ５３のパス設定領域に設定されるパス情報と全く同じものが第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２に設定されていくことになる。
【００４７】
一方、運用系の第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のいずれかに障害が発生すると、その障害が発生した方のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３はそのパス設定領域に対する選択を停止する。この時点で第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３は障害の発生した方のパス設定領域７１、７２を選択する。またＳＴＭインタフェース回路３１はセレクタ３９を障害の発生した側から第３のＡＡＬ１ＣＬＡＤ回路３５側に切り替える。ＡＴＭインタフェース回路３２でもＡＴＭスイッチ４１が第３のＡＡＬ１ＣＬＡＤ回路３５側への切り替えを行う。したがって、これ以後は第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のうちの障害の発生した回路の機能を第３のＡＡＬ１ＣＬＡＤ回路３５が代行することになる。
【００４８】
図６は、障害発生時の制御部によるＡＡＬ１ＣＬＡＤ領域選択レジスタの制御の様子を表わしたものである。図２に示した制御部３７は、第１および第２のＡＡＬ１ＣＬＡＤ回路３３、３４のいずれに障害が発生するかを監視している（ステップＳ９１、Ｓ９２）。第１のＡＡＬ１ＣＬＡＤ回路３３に障害が発生した場合には（ステップＳ９１：Ｙ）、この第１のＡＡＬ１ＣＬＡＤ回路３３のＡＡＬ１ＳＡＲ５２（図３参照）内に配置されたＡＡＬ１ＣＬＡＤ領域選択レジスタ（図３のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３と実質的に同一。）での選択を停止する（ステップＳ９３）。そして代わって第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３における第１のパス設定領域７１に対応する領域を選択する（ステップＳ９４）。そして、セレクタ３９の対応する経路およびＡＴＭスイッチ４１の切り替えを行う（ステップＳ９５）。
【００４９】
第２のＡＡＬ１ＣＬＡＤ回路３４に障害が発生した場合には（ステップＳ９２：Ｙ）、この第２のＡＡＬ１ＣＬＡＤ回路３４のＡＡＬ１ＳＡＲ５２（図３参照）内に配置されたＡＡＬ１ＣＬＡＤ領域選択レジスタ（図３のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３と実質的に同一。）での選択を停止する（ステップＳ９６）。そして代わって第３のＡＡＬ１ＣＬＡＤ回路３５のＡＡＬ１ＣＬＡＤ領域選択レジスタ７３における第２のパス設定領域７２に対応する領域を選択する（ステップＳ９７）。そして、セレクタ３９の対応する経路およびＡＴＭスイッチ４１の切り替えを行うことになる（ステップＳ９８）。
【００５０】
図７は、障害発生時のパス情報の設定制御の様子を表わしたものである。図２に示した制御部３７は、パスの追加または削除があると（ステップＳ１０１：Ｙ）、その図示しないＲＡＭ（ランダム・アクセス・メモリ）内に割り当てられた運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４の障害時用のパス設定領域にそのパス情報を設定する（ステップＳ１０２）。そして次に制御部３７は予備系としての第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２のうちの対応する領域に同一のパス情報を設定する（ステップＳ１０３）。このようにして、障害発生時には制御部３７と第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３のパス設定領域７１、７２に同一のパス情報が設定される。
【００５１】
第３のＡＡＬ１ＣＬＡＤ回路３５は、これら設定されたパス情報を基にして、障害の発生した第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４が行っていた機能を実行する。すなわち第３のＡＡＬ１ＣＬＡＤ回路３５のコントロールメモリ５３がＳＴＭデータ４２、４３をコントロールメモリ５３に一旦蓄積しＡＴＭセル４７、４８として送出したり、この逆にＡＴＭセル４７、４８をコントロールメモリ５３に一旦蓄積してタイムスロットにマッピングし、ＳＴＭデータ４２、４３をＳＴＭインタフェース回路３１に送出することは言うまでもない。
【００５２】
図８は、運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路の障害が復旧した場合の制御部の処理の様子を表わしたものである。運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４の障害が復旧すると、制御部３７の前記したＲＡＭの障害時用のパス設定領域に格納していたパス設定情報を、障害が復旧したそのＡＡＬ１ＣＬＡＤ回路のパス設定領域にコピーする（ステップＳ１１１）。コピーが完了したら、所定のタイミングでＲＡＭの障害時用のパス設定領域の内容は、次の障害発生時に備えてクリアする。
【００５３】
障害が復旧したそのＡＡＬ１ＣＬＡＤ回路のパス設定領域にパス設定情報をコピーしたら、その復旧した第１または第２のＡＡＬ１ＣＬＡＤ回路３３、３４の前記したＡＡＬ１ＣＬＡＤ領域選択レジスタの選択を再開させる（ステップＳ１１２）。そして、ステップＳ９５あるいはステップＳ９８（図６参照）で行ったセレクタ３９の対応する経路およびＡＴＭスイッチ４１の切り替えを元に復旧させることになる（ステップＳ１１３）。
【００５４】
なお、以上説明した実施例では２つの運用系のＡＡＬ１ＣＬＡＤ回路３３、３４と１つの予備系のＡＡＬ１ＣＬＡＤ回路３５を対応させた２＋１重化されたシステムを例に挙げたが、一般にＮ＋１重化（Ｎは正の整数）されたシステムに対して本発明を適用することができる。数値Ｎが“１”の場合にも本発明を適用可能であることは当然である。
【００５５】
また以上説明した実施例では、障害が復旧したとき予備系から現用系に系を再び切り替えたが、このような切り替えを行わず、復旧した現用系を予備系として待機させるようにしてもよい。この場合には新たに予備系となる系のコントロールメモリに現用系として使用する系ごとの面を備えさせ、これらについてのパス情報のうち格納されていないものを順次コピーするようにすればよい。
【００５６】
【発明の効果】
以上説明したように請求項１〜請求項６記載の発明によれば、複数の現用系信号変換手段と１つの予備系信号変換手段を用いてＮ＋１重化を実現したので、データ変換のためのシステムの簡素化を図ることができる。また、予備系パス情報記憶手段を複数の現用系にそれぞれ対応した領域に分けてそれぞれのパス情報を記憶することにしたので、複数の現用系が存在してもこれらのパス情報を同期して記憶することができ、しかも現用系予備系切替装置のハードウェアを効率的に活用することができ、現用系から予備系に切り替わるときの時間の短縮化と装置のコストダウンに寄与することができる。
【００５７】
また請求項２記載の発明によれば、複数の現用系信号変換手段と予備系信号変換手段に対応してこれらの変換の可否を指示する領域選択レジスタがそれぞれ配置されており、かつ予備系信号変換手段にはそれぞれの現用系信号変換手段に対応するレジスタ領域が配置されていて、対応する現用系あるいは予備系の一方が変換を可とするとき他方が否とするように制御されるので、パス情報の記憶とその利用の調整を図ることができる。
【００５８】
更に請求項３記載の発明によれば、障害時で本来の現用系パス情報記憶手段でパス情報の記憶ができないとき、予備系パス情報記憶手段と併せて他の所定の記憶領域にこれを記憶することにしたので、パス情報の信頼性の確保と現用系の復旧時の対処を容易化することができる。また、前記した複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成となっているので、たとえば障害の復旧した現用系を予備系として待機させることが可能になる。
【００５９】
また請求項４記載の発明によれば、請求項３記載の発明でいう他の所定の記憶領域が系切替手段の切り替えを制御する制御系の作業領域として使用される領域の一部を割り当ているので、特別の記憶手段を用意することなくパス情報の信頼性の確保等を実現することができる。
【００６０】
更に請求項５記載の発明によれば、請求項３記載の現用系予備系切替装置で、他の所定の記憶領域に記憶したパス情報を障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段にコピーすることで処理の容易化を図ることができる。
【００６１】
また請求項６記載の発明によれば、二重化した装置で領域選択レジスタを用意したので、パス情報を現用系と予備系の双方に同期して書き込むことによる不具合の発生を回避しつつ、現用系から予備系に切り替わるときの時間の短縮化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における現用系予備系切替装置の全体的な構成を表わしたシステム構成図である。
【図２】本実施例のＩＷＦを具体的に表わしたブロック図である。
【図３】本実施例における第３のＡＡＬ１ＣＬＡＤ回路の回路構成を表わしたブロック図である。
【図４】本実施例で第３のＡＡＬ１ＣＬＡＤ回路におけるコントロールメモリのパス情報設定エリアを示した説明図である。
【図５】本実施例で運用系のＡＡＬ１ＣＬＡＤ回路にパスの変化が生じた場合の制御部の制御の様子を表わした流れ図である。
【図６】本実施例で障害発生時の制御部によるＡＡＬ１ＣＬＡＤ領域選択レジスタの制御の様子を表わした流れ図である。
【図７】本実施例で障害発生時のパス情報の設定制御の様子を表わした流れ図である。
【図８】本実施例で運用系の第１または第２のＡＡＬ１ＣＬＡＤ回路の障害が復旧した場合の制御部の処理の様子を表わした流れ図である。
【符号の説明】
１１ 現用系予備系切替装置
１２ ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：同期転送モード）スイッチ
１３、４１ ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｍｏｄｅ：非同期転送モード）スイッチ
１４ ＩＷＦ（Ｉｎｔｅｒ−Ｗｏｒｋｉｎｇ Ｆｕｎｃｔｉｏｎ：音声帯域のデータ通信サービス）
２１ ＳＴＭデータ
２２ ＡＴＭセル
３１ ＳＴＭインタフェース回路
３２ ＡＴＭインタフェース回路
３３ 第１のＡＡＬ１ＣＬＡＤ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｃｅｌｌ Ａｓｓｅｍｂｌｅｒ／Ｄｉｓａｓｓｅｍｂｌｅｒ）
３４ 第２のＡＡＬ１ＣＬＡＤ
３５ 第３のＡＡＬ１ＣＬＡＤ
３７ 制御部
３９ セレクタ
５２ ＡＡＬ１ＳＡＲ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ １ Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）
５３ コントロールメモリ
７３ ＡＡＬ１ＣＬＡＤ領域選択レジスタ
Claims (6)
- 同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を障害の発生していない状態で行う複数の現用系信号変換手段と、
これら複数の現用系信号変換手段と個別に対応付けられ、これらの変換に必要な情報としてのパス情報を記憶する複数の現用系パス情報記憶手段と、
前記同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を前記複数の現用系信号変換手段のうちのいずれかの障害時に行う１つの予備系信号変換手段と、
この予備系信号変換手段の変換に必要な情報としてのパス情報をその変更があるたびに前記複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶する予備系パス情報記憶手段と、
前記複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を前記予備系信号変換手段に切り替える系切替手段
とを具備することを特徴とする現用系予備系切替装置。 - 前記複数の現用系信号変換手段と前記予備系信号変換手段に対応してこれらの変換の可否を指示する領域選択レジスタがそれぞれ配置されており、かつ予備系信号変換手段にはそれぞれの現用系信号変換手段に対応するレジスタ領域が配置されていて、対応する現用系あるいは予備系の一方が変換を可とするとき他方が否とするように制御されていることを特徴とする請求項１記載の現用系予備系切替装置。
- 前記複数の現用系信号変換手段と１つの予備系信号変換手段は同一の回路構成となっており、前記複数の現用系信号変換手段のうちの障害が発生した現用系信号変換手段に関するパス情報を予備系パス情報記憶手段の対応する領域に記憶すると共に、他の所定の記憶領域にこれを併せて記憶することを特徴とする請求項１記載の現用系予備系切替装置。
- 前記他の所定の記憶領域は、前記系切替手段の切り替えを制御する制御系が制御のために使用する領域の一部から構成されていることを特徴とする請求項３記載の現用系予備系切替装置。
- 障害の復旧した現用系信号変換手段に対応する現用系パス情報記憶手段に対して、前記他の所定の記憶領域に記憶したパス情報のうち必要なものをコピーする障害復旧時パス情報コピー手段を具備することを特徴とする請求項３記載の現用系予備系切替装置。
- 同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を障害の発生していない状態で行う複数の現用系信号変換手段と、
これら複数の現用系信号変換手段と個別に対応付けられ、これらの変換に必要な情報としてのパス情報を記憶する複数の現用系パス情報記憶手段と、
前記同期転送モードで送られてくる信号と非同期転送モードで送られてくる信号の変換を前記複数の現用系信号変換手段のうちのいずれかの障害時に行う１つの予備系信号変換手段と、
この予備系信号変換手段の変換に必要な情報としてのパス情報をその変更があるたびに前記複数の現用系パス情報記憶手段のそれぞれのパス情報の記憶と同期してこれら複数の現用系パス情報記憶手段に個別に対応させた領域に記憶する予備系パス情報記憶手段と、
前記複数の現用系信号変換手段のうちの少なくとも１つの現用系信号変換手段に障害が発生したとき該当する現用系信号変換手段を前記予備系信号変換手段に切り替える系切替手段と、
前記現用系信号変換手段と前記予備系信号変換手段の変換の可否を択一的に指示する領域選択レジスタ
とを具備することを特徴とする現用系予備系切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000226888A JP3578060B2 (ja) | 2000-07-27 | 2000-07-27 | 現用系予備系切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000226888A JP3578060B2 (ja) | 2000-07-27 | 2000-07-27 | 現用系予備系切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002044100A JP2002044100A (ja) | 2002-02-08 |
| JP3578060B2 true JP3578060B2 (ja) | 2004-10-20 |
Family
ID=18720428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000226888A Expired - Fee Related JP3578060B2 (ja) | 2000-07-27 | 2000-07-27 | 現用系予備系切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578060B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112327A1 (ja) * | 2003-06-11 | 2004-12-23 | Nec Corporation | ルータ装置およびネットワーク接続方式 |
| JP2006310928A (ja) * | 2005-04-26 | 2006-11-09 | Yokogawa Electric Corp | ゲートウェイシステム |
| JP4745915B2 (ja) * | 2006-08-11 | 2011-08-10 | 富士通株式会社 | 伝送装置 |
| JP2009200816A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | パケット転送装置、方法及びプログラム |
| JP5157954B2 (ja) * | 2009-02-23 | 2013-03-06 | 日本電気株式会社 | 制御装置、ネットワークシステム、方法及びプログラム |
-
2000
- 2000-07-27 JP JP2000226888A patent/JP3578060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002044100A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3434994B2 (ja) | セル組立多重化装置 | |
| JP4313971B2 (ja) | ソフトウェア更新方法及びシステム | |
| JP2906371B2 (ja) | 系の切替え方式 | |
| US5521915A (en) | Synchronous digital channel cell assembly and disassembly device, synchronous digital channel switching center, and asynchronous digital channel switching center | |
| JP3573208B2 (ja) | 広帯域通信網の電話通信呼経路の設定 | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| WO1983001549A1 (en) | Telephone switching control arrangement | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| US5712854A (en) | Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application | |
| JP3578060B2 (ja) | 現用系予備系切替装置 | |
| JP3881102B2 (ja) | 混在網における変換回路 | |
| JP3189954B2 (ja) | 非同期伝送方式セル交換システム | |
| JP3816216B2 (ja) | 低速データをビット多重するセル伝送システム | |
| JP3204081B2 (ja) | 交換機におけるａｔｍセル中継方式 | |
| JP3881716B2 (ja) | 通信信号伝送用の通信ネットワーク | |
| JP3014621B2 (ja) | ２重化ｓｔｍ／ａｔｍ変換装置の同期化方法 | |
| JP2905883B2 (ja) | Ａｔｍ―ｓｔｍ変換装置 | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| JP3608528B2 (ja) | Ａｔｍセルとｓｔｍデータの変換装置 | |
| JPH0766811A (ja) | Ａｔｍセル化装置およびａｔｍデセル化装置 | |
| JP2842379B2 (ja) | 同期制御装置及び同期制御方法 | |
| JP3618095B2 (ja) | ショートセル分離装置 | |
| KR100259718B1 (ko) | 에이티엠교환기의 회선대행 서비스 시스템 | |
| JP3110061B2 (ja) | 回線切り替え方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |