JPH0766811A - Ａｔｍセル化装置およびａｔｍデセル化装置 - Google Patents

Ａｔｍセル化装置およびａｔｍデセル化装置

Info

Publication number
JPH0766811A
JPH0766811A JP21048493A JP21048493A JPH0766811A JP H0766811 A JPH0766811 A JP H0766811A JP 21048493 A JP21048493 A JP 21048493A JP 21048493 A JP21048493 A JP 21048493A JP H0766811 A JPH0766811 A JP H0766811A
Authority
JP
Japan
Prior art keywords
data
atm
processing
unit
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21048493A
Other languages
English (en)
Inventor
Takeshi Saito
健 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21048493A priority Critical patent/JPH0766811A/ja
Publication of JPH0766811A publication Critical patent/JPH0766811A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 ＡＴＭセル化機構における各レイヤ処理装置
やバッファ量などのハードウェアを削減したＡＴＭセル
化装置を提供すること。 【構成】 本発明に係るＡＴＭセル化装置は、外部から
入力されたデータを加工して、ＡＴＭアダプテーション
レイヤ・コンバージェンスサブレイヤ・プロトコル・デ
ータ・ユニットを生成する少なくとも一つの第１のデー
タ生成手段と、前記第１のデータ生成手段から受け取っ
たデータを一時的に蓄積する蓄積手段と、前記蓄積手段
からデータを受け取り、これにＡＴＭアダプテーション
レイヤ・セグメンテーションアンドリアセンブリサブレ
イヤ・ヘッダおよびＡＴＭセルヘッダを付与してＡＴＭ
セルを生成するＡＴＭセル生成手段とを備えたことを特
徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ通信網における
通信システム、特にＡＴＭセル化装置およびＡＴＭデセ
ル化装置に関する。
【０００２】
【従来の技術】近年、画像通信、高速データ通信などの
多様な通信の要求が高まり、効率的で柔軟性に富む通信
サービスを提供するために通信網の統合化（Ｂ−ＩＳＤ
Ｎ）が望まれている。その実現方法としてＡＴＭ交換が
有望視されている。このＡＴＭ交換では、情報をその属
性に関わらず、セルと呼ばれる固定長パケットにおさ
め、このセルを交換の単位として用いることにより、通
信サービスを実現しようというものである。
【０００３】このＡＴＭ交換を用いた通信方式（以下、
ＡＴＭ通信と言う）では、伝達される情報は、その性
質、属性に関わらず単一の伝送路上に多重される。即ち
音声、画像に代表されるリアルタイム通信データや、デ
ータ通信に代表される蓄積型データ、あるいは狭帯域デ
ータと広帯域データ、コネクションオリエンテッドデー
タとコネクションレスデータなどが単一の伝送路上にラ
ベル多重される形で通信が行なわれる。
【０００４】このＡＴＭ通信と並行して、近年マルチメ
ディア技術が脚光を浴びている。これは文字どうり、音
声、映像あるいはコンピュータデータなど多彩なメディ
アを統合する技術であり、マルチメディアパーソナルコ
ンピュータなど既にいくつかの試作品、商品が試作、販
売され始めている。
【０００５】このマルチメディア技術を利用して得られ
るマルチメディア情報を通信網を介して交換するのがい
わゆるマルチメディア通信技術である。これは物理的に
離れた端末、データベースや複数箇所の端末同士を通信
網を介して接続し、マルチメディア情報の交換、共有、
加工などを行ないつつこの情報を利用するものであり、
例えばテレビ会議システム、画像を含んだデータベース
システム、グループウェアなどはこの典型的な例であ
る。
【０００６】このマルチメディア通信を実現するために
は、種々のメディアの情報を蓄積、送受信、加工、利用
する端末において、送信側端末ではメディア情報を通信
網のインタフェースに合わせて加工して網に送出すると
ともに、受信側では網のインタフェースに合わせて受信
した情報から必要なメディア情報を抽出してこの情報を
利用する手段にわたす機能が必要である。
【０００７】このマルチメディア通信を実現する従来の
手法としては主に２つの方法が知られている。
【０００８】一つの方法は、送信側が種々のメディアの
データを送出するのに際し、それぞれのメディアに対し
て最適な通信網をそれぞれ選択してやり、メディアごと
に別個に通信を行なう手法である。例えば、図２２に見
られるように、音声、映像、データの伝達が必要な端末
９１５，９１６同士の通信において、音声、映像に関し
てはリアルタイムの通信が可能な回線交換網９１７を、
必ずしもリアルタイム性を求められないデータに関して
はパケット交換網９１８を介して通信を行なうといった
ような場合が考えられる。なお、現在のＩＳＤＮ（狭帯
域ＩＳＤＮ）もこの方法を使っているものと考えられ
る。即ち、Ｂチャネルのリアルタイム通信には既存の回
線交換網を、Ｂ／Ｎチャネルのデータ通信には既存のパ
ケット交換網を使用している形態である。
【０００９】しかしながら、このような通信形態は複数
の通信網を利用することに伴う制御および管理の複雑化
を招くこととなる。
【００１０】他の方法は、リアルタイムのメディアに要
する帯域とデータ通信を行なうメディアに要する帯域と
をあらかじめ固定予約しておき、各々のメディアはこの
与えられた帯域を利用して通信を行なう方式である。こ
の方式では例えば図２３のように、あるタイムスロット
のうち、一定量をリアルタイムメディア通信用のタイム
スロットに、他の一定量をデータメディア通信用のタイ
ムスロットに、というようにあらかじめ帯域を割り当て
ておき、送信側および受信側のノードでこの割当を認識
する。そして、各々のメディアはこの与えられたタイム
スロット内で情報のやり取りを行なう方式である。この
ような例としては、ＦＤＤＩ−２や、シンクロナスイー
サ等が知られている。なお、この方式において、各メデ
ィアの情報量の増減に対応して各メディア用のタイムス
ロット上の境界線を移動させ、より柔軟に対応する応用
が考えられる。
【００１１】しかしながらこの形態の通信方式が適用で
きるのは、例えば全てのノードが平等、同等にネットワ
ークにアクセスするリングネットワーク（全てのノード
についてタイムスロット位置が共通）やノード数の少な
い網など限られている。これは、複数のノード間でのタ
イムスロットの位置情報を特にデータ通信（パケット通
信）において共有することがむずかしく、制御がきわめ
て複雑になることが原因である。
【００１２】このように既存の通信網においてはマルチ
メディア通信を充分にサポートするには難があり、その
実現は限定的なものに留まっていたが、多彩なメディア
を柔軟に包含することのできるＡＴＭ通信網の出現は、
このマルチメディア通信を実現するための網技術として
最有力視されている。
【００１３】このＡＴＭ通信網を利用してマルチメディ
ア通信を実現するためには、送信側では音声、映像ある
いはデータなどの各々のメディアの情報をＡＴＭセルに
乗せ込んでやり、これらのセルを１本の伝送路にラベル
多重（セル多重）して送出し、受信側ではこれらのセル
多重されたセル流を各メディアごとの情報に分離し、再
生、処理する機能が必要である。
【００１４】ＡＴＭセル化装置に関して説明すると、送
信側において種々のメディアの情報をＡＴＭセルに乗せ
込み、これらを外部に送出する方法としては、以下のよ
うなものが考えられる。
【００１５】まず、図２４にあるように複数のメディア
の情報源９０１から得られる情報を各々のメディアに対
して設けられたＡＡＬ処理部９０２およびセル化部９０
３によってＡＴＭセル化する。このうち、ＡＡＬ処理部
９０２では情報源９０１からおくられてきた情報に、セ
グメンテーションなどのいわゆるＡＡＬレイヤの処理を
行ない、セル化部９０３ではＡＡＬ処理部９０２から出
力されてくる情報にＶＰＩ／ＶＣＩなどを含むＡＴＭセ
ルヘッダなどを付与し、ＵＮＩ（ユーザ・網インタフェ
ース）セルとした上でこれをセル多重化部９０４に送出
する。このセル多重化部９０４において、各々のセル化
部９０３によって生成されたＡＴＭセルを多重化する。
この多重化部９０４は論理的に加入者交換機（または構
内交換機）、加入者多重化装置（または構内多重化装
置）に存在させても良い。この多重化部は網終端装置に
相当する。このような方式でＡＴＭセル化を行なう装置
として、電子情報通信学会の研究会資料ＳＳＥ−９０−
１０３や、ＳＳＥ−９０−３０などにその例がみられ
る。
【００１６】これと同様のシステムを図２５にあるよう
な構成で実現することも考えられる。即ち、複数のメデ
ィアの情報源９１１およびレイヤ２処理部９１２に一つ
のセル化部９１３が対応している。これは、図２５のよ
うにメディア源９１１、レイヤ２処理部９１２とセル化
部９１３の間に多重化部９１４があることに対応してい
る。このような例は、例えば電子情報通信学会の研究会
資料ＳＳＥ−９０−１３３等にみられる。ただし、ＡＴ
Ｍセル化する情報のタイプは同一である。
【００１７】このように、従来のＡＴＭセル化装置では
種々のメディア情報源からの情報をＡＴＭセル化する際
に、それぞれのメディアのセルをＡＡＬ処理部、セル化
部を通してＡＴＭセル化し、ＵＮＩセルまたはＡＴＭセ
ルフォーマットとした上で網終端装置であるＡＴＭ多重
化装置において多重化する方式や、メディアごとにレイ
ヤ２処理までを行ない、この時点で多重化を行い、単一
のセル化部において情報のＡＴＭセル化を行うことによ
り、種々のメディアの情報をＡＴＭセル化する方法があ
った。
【００１８】しかしながら、これらのようなＡＴＭセル
化方法では以下に述べるような問題点が存在する。
【００１９】１）メディア源として同一のメディア、あ
るいは性質の類似しているメディアが複数個存在する場
合、例えば画像情報源が複数存在する場合などにおい
て、その各々にセル化機構を設けるとハードウェア的に
冗長になる。
【００２０】２）セル化機能の処理は、メディアが異な
っていたとしても類似した処理も多くあり、セル化機能
が完全にメディアごとに用意されているのは経済的でな
い。特に、最近ＩＴＵ−ＴＳ（旧ＣＣＩＴＴ）では、Ａ
ＡＬの処理として新しくＡＡＬタイプ５（ＳＥＡＬ；Ｓ
ｉｍｐｌｅ ａｎｄ Ｆｆｆｉｃｉｅｎｔ ＡＡＬ）が
提案・勧告化されようとしている。これは、従来のコネ
クションオリエンテッドデータ通信をサポートするＡＡ
Ｌタイプ３に代わり登場したもので、その名の通り、Ａ
ＡＬ３においてサポートされていた機能のうち、トラン
スポートレイヤ処理などと重複する処理などを省略して
その機能を大幅にシンプル化したものであり、１セルあ
たりのデータ格納可能領域が少なくとも４オクテット増
えるなど、より効率的かつ高速なデータ転送が行えるよ
うに工夫されている。このＡＡＬタイプ５の導入によ
り、大部分のデータ通信はＡＡＬタイプ５にてサポート
し、リアルタイム系のＡＡＬタイプ１（ＣＢＲリアルタ
イム通信）と合わせてＡＴＭ端末のＡＡＬ機構を構成す
ることが考えられる。しかしながら、これらのＡＡＬ機
構を別個に構成してＡＴＭセルを生成して、これを多重
するというこれまでのＡＡＬ機構にて考えられてきた構
成をそのままＡＡＬタイプ５にも適用した構成では、Ａ
ＡＬタイプ３を用いる場合と比べ、簡略化をはかること
ができるとはいえ、経済的とはいえない。
【００２１】３）複数のメディアの情報源は多様な情報
出力速度を持つと考えられ、ＡＴＭセル化を行うのに際
し、必要とされるバッファ量は各メディアごと、あるい
は通信ごとに変化があるものと考えられる。しかしなが
ら、事前にそのバッファ量の値を予測するのは困難であ
る。例えば、バースト的なデータを送信する場合や、同
一のＡＴＭセル化機構の入力ポートに対して、ある通信
機会ごとに異なるレートを有する符号化装置などがメデ
ィア情報源として接続する場合（符号化ボードを取り替
えることなどに相当）などが考えられる。このような場
合は、考え得る必要最大量のバッファをその入力ポート
各々に用意しておく必要があり、ハードウェア量、コス
トの増大を招くことになる。
【００２２】一方、ＡＴＭデセル化装置に関して説明す
ると、受信側において受信したＡＴＭセル流を種々のメ
ディアごとなどに振り分け、各々の受信情報処理装置、
例えば復号化器等に送出するいわゆるＡＴＭデセル化機
構としては、以下のようなものが考えられている。
【００２３】まず、図５０にあるように、受信したＡＴ
Ｍセル流を並列して設けられたフィルタ装置５２０１に
てセル流のフィルタリングを行い、必要なセルのみを抽
出し、以降の各処理装置、例えばＡＡＬ処理装置や、上
位レイヤ処理装置、復号化器などに渡していく方式が知
られている。上記フィルタ装置５２０１をメディアご
と、ＡＡＬのタイプごと、上位プロトコルごと等に用意
しておくことにより、各々の、ＡＴＭセル化を行うもの
である。このような方式でＡＴＭデセル化を行う装置と
して、電子情報通信学会の研究会資料ＳＳＥ９０−３
０、ＳＳＥ９０−１０３、ＳＳＥ９０−１２０等にその
例がみられる。なお、フィルタ装置５２０１は、受信し
たＡＴＭセルのＡＴＭセルヘッダを参照し、該当するヘ
ッダ値、例えばＶＰＩ（仮想パスＩＤ）値、ＶＣＩ（仮
想コネクションＩＤ）値、ＰＴ（ペイロードタイプ）値
などを有したセルのみを通過させる装置である。
【００２４】また、参照特開平３−２４９８４２にある
ように、受信側装置がデータ通信端末であり、受信する
情報が格納されているＡＡＬのタイプがＡＡＬタイプ３
／４である場合は、受信したＡＴＭセル流をＶＰＩ／Ｖ
ＣＩ／ＰＴ値ごと、あるいはＭＩＤ値ごとにセル長単位
のバッファに格納していき、このバッファをリンクして
いくことによりＶＰＩ／ＶＣＩ／ＰＴ／ＭＩＤごとのメ
ッセージを分別し、その上で上位レイヤ（ＡＴＭレイ
ヤ、ＡＡＬレイヤ、ＬＡＰＤ等のレイヤ２以上のレイ
ヤ）処理装置にデータをバッファを通して転送していく
方式が提案されている。図５１に示すように、このセル
長単位のバッファは、実体は単一の大容量バッファを単
位長ごとに区切った形で構成されており、前記のように
この単位長のバッファをリンクしてリスト構造としてい
くことにより多くの受信側処理装置ごとの情報に分け、
これを各々の受信側処理装置に振り分ける構成とするこ
とができ、この受信側処理装置のスループットと、この
受信側処理装置に到着するＡＴＭセル流の到着速度との
間のミスマッチの吸収およびＡＴＭセル流の到着揺らぎ
の吸収を行うことのできる構成となっている。
【００２５】さらに、上記の方法と類似した方法で、受
信側装置がデータ通信端末である場合、受信したＡＴＭ
セル流をＶＰＩ／ＶＣＩ／ＰＴ／ＭＩＤ値ごとに設けら
れたＰＤＵサイズ（プロトコルデータユニットサイズ、
具体的にはＳＡＲ−ＰＤＵのサイズとして考えられる最
長サイズを指す）のバッファに次々と格納していき、１
ＰＤＵの受信完了を契機に上位レイヤ処理装置に渡して
いく図５２のような方法も、電子情報通信学会研究会資
料ＳＳＥ９１−１０７などにおいて提案されている。図
５２に、その方法を示す。実際のバッファはＶＰＩ／Ｖ
ＣＩ／ＰＴ／ＭＩＤごとに設けられているのではなく、
単一のバッファを論理的に分割して構成する形をとって
いる。
【００２６】このように、従来のＡＴＭデセル化装置で
は受信したＡＴＭセル流をＶＰＩ／ＶＣＩ／ＰＴ／ＡＡ
Ｌタイプ／ＭＩＤごとにあらかじめ振り分け、その後に
ＡＴＭレイヤ処理、ＡＬＬレイヤ処理、レイヤ２以上の
処理と割り当てていく方法（以下、方法１と呼ぶ）や、
デセル化を行うメディアがデータ系のみである場合は、
バッファ装置としては全体で単一の大容量バッファを使
用し、ＶＰＩ／ＶＣＩ／ＰＴ／ＭＩＤごとにセル長、あ
るいはＳＡＲ−ＰＤＵごとの最長サイズ長のバッファを
割り当てて、セル長バッファの場合はこれをリンクして
リスト構造とすることによりＰＤＵ組み立てを契機に上
位レイヤに渡していく方法（以下、方法２と呼ぶ）があ
った。
【００２７】しかしながら、これらのようなＡＴＭデセ
ル化方法では以下に述べるような問題点が存在する。
【００２８】まず、方法１における問題点としては、以
下のものがある。
【００２９】ｉ）受信側処理装置として、同一のあるい
は性質の類似しているメディアが複数個存在する場合、
例えば画像情報源が複数存在する場合などにおいて、そ
の各々にＡＴＭデセル化機構があるとハードウェア的に
冗長である。
【００３０】ii）方法１の構成を採用したＡＴＭデセル
化装置では、各々の受信側処理装置、例えば複号化器
や、プロトコルプロセッサなどが揺らぎ吸収および速度
整合のためのバッファを必ず持つことになるが、必要と
されるバッファ量はその受信側処理装置が処理する情報
の属性、性質により多様である。これは、バースト的な
通信を行いたい場合や、ある通信機会ごとに異なるレー
トを有する符号化装置などが受信側処理装置として使用
されるような場合（符号化ボードを取り替えることなど
に相当）、考え得る必要最大量のバッファをその出力ポ
ート各々にあらかじめ用意しておく必要があり、ハード
ウェア量、コスト増大を招くことになる。
【００３１】以上のような問題点、特に問題点iiを方法
２の構成は解決する。即ち、すべての受信側処理実体間
で、揺らぎ吸収、バースト吸収のためのバッファとして
単一の大容量バッファを共有しているため、たとえ各出
力ポート間でバーストが発生しても大容量バッファ内の
出力ポートごとの論理バッファの増減の形で該バースト
を吸収することができ、受信側処理実体のスループッ
ト、属性、バースト性に対して弾力性を持つ構成とする
ことができる。また、トータルとしての受信バッファ量
の削減をもはかることが可能である。
【００３２】しかしながら、この方法２においても、以
下述べるような問題点が考えられる。 iii ）適用可能
なＡＡＬのタイプがデータ系（ＡＡＬタイプ３／４）に
限定されている。これは、そのアーキテクチャがリアル
タイム系（音声、画像など）の情報処理に適用可能なも
のになっていないことと、これまでのデータ系のＡＬＬ
（ＡＡＬタイプ３／４）とリアルタイム系のＡＡＬ（Ａ
ＡＬタイプ１、ＡＡＬタイプ２）がそのセル構成をはじ
め相違点が非常に多いことが原因と考えられる。
【００３３】iv）上記iii と関連して、デセル化機構の
処理は、メディアが異なっていたとしても類似した処理
も多くあり、デセル化機構が完全にメディアごとに用意
されているのは経済的でない。特に、前述したように、
ＡＡＬの処理として新しくＡＡＬタイプ５なるタイプが
提案・勧告化されようとしており、このＡＡＬタイプ５
の導入により、大部分のデータ通信はＡＡＬタイプ５に
てサポートし、リアルタイム系のＡＡＬタイプ１（ＣＢ
Ｒリアルタイム通信）と合わせてＡＴＭ端末のＡＡＬ機
構を構成することが考えられる。しかしながら、これら
のＡＡＬ機構を別個に構成してその各々においてＡＴＭ
セルを受信、再生するというこれまでのＡＡＬ機構にて
考えられてきた構成をそのままＡＡＬタイプ５にも適用
した構成では、ＡＡＬタイプ３を用いる場合と比べ、簡
略化をはかることはできるとはいえ、経済的とはいえな
い。
【００３４】ｖ）バッファ量が最適とはいえない。図５
１の例では、ＡＴＭセルをそのままバッファに格納して
おり、実際のＡＴＭレイヤ処理は単一バッファのさらに
先のＡＴＭレイヤ処理部にて行っている。ＡＴＭレイヤ
処理は、全ての受信側情報処理実体において同一である
ことを考えると、ハードウェア的に冗長であると考えら
れる。また、図５２の構成においては、ＰＤＵサイズの
バッファを用いているが、コンピュータの分散処理環境
におけるＲＰＣ（リモートプロシージャコール）などの
短いパケットによる通信が相当の割合となることを考え
ると、単位バッファ量が大きいことは問題と考えられ
る。
【００３５】vi）レイヤ間の切り分けが最適でない。す
なわち、バッファ前後に於けるレイヤの切り分けがあい
まいであり、あるレイヤの変更、バージョンフアップな
どに柔軟に対処することができない。
【００３６】
【発明が解決しようとする課題】上記のように従来のＡ
ＴＭセル化装置では、メディア源として同一あるいは性
質の類似しているメディアが複数個存在する場合、各々
のメディア源ごとにセル化機構を設けており、ハードウ
ェア的に冗長であった。
【００３７】また、セル化機能の処理は、メディアが異
なっていたとしても類似した処理も多くあり、セル化機
能が完全にメディアごとに用意されているのは経済的で
ない。
【００３８】さらに、複数のメディアの情報源は多様な
情報出力速度を持つことが多く、ＡＴＭセル化を行うの
に際し必要とされるバッファ量は各メディアごとあるい
は通信ごとに変化があるものと考えられるが、事前にそ
のバッファ量の値を予測するのは困難であり考え得る必
要最大量のバッファをその入力ポート各々に用意してお
く必要があることからハードウェア量、コストの増大を
招くことになる。
【００３９】また、あるレイヤの変更、バージョンフア
ップなどに柔軟に対処することができないという問題点
があった。
【００４０】本発明は、これらのことを鑑みなされたも
のであり、第１の目的は、ＡＴＭセル化機構における各
レイヤ処理装置やバッファ量などのハードウェアを削減
したＡＴＭセル化装置を提供し、また、種々のメディア
の情報に対してＡＴＭセル化機構を柔軟に構成すること
ができるＡＴＭセル化装置を提供することにある。
【００４１】一方、上記のように前述の方法１を採用し
た従来のＡＴＭデセル化装置では、受信側処理装置とし
て、同一のあるいは性質の類似しているメディアが複数
個存在する場合、各々のメディア源ごとにＡＴＭデセル
化機構を設けており、ハードウェア的に冗長であった。
また、この場合、各々の受信側処理装置に設けるバッフ
ァの容量はその受信側処理装置が処理する情報の属性、
性質により多様であるので、考え得る必要最大量のバッ
ファをその出力ポート各々にあらかじめ用意しておく必
要があり、ハードウェア量、コスト増大を招くことにな
る。
【００４２】また、前述の方法２を採用した従来の従来
のＡＴＭデセル化装置にあっても、適用可能なＡＡＬの
タイプがデータ系（ＡＡＬタイプ３／４）に限定される
点、デセル化機構の処理は、メディアが異なっていたと
しても類似した処理も多くあり、デセル化機構が完全に
メディアごとに用意されているのは経済的でない点、バ
ッファ量が最適とはいえない点、レイヤ間の切り分けが
最適ではなく、バッファ前後に於けるレイヤの切り分け
があいまいであり、あるレイヤの変更、バージョンフア
ップなどに柔軟に対処することができない点が、問題と
して指摘される。
【００４３】本発明は、これらのことを鑑みなされたも
のであり、第２の目的は、ＡＴＭデセル化機構における
各レイヤ処理装置やバッファ量などのハードウェアを削
減したＡＴＭデセル化装置を提供し、また、種々のメデ
ィアの情報に対してＡＴＭセデル化機構を柔軟に構成す
ることができるＡＴＭデセル化装置を提供することにあ
る。
【００４４】
【課題を解決するための手段】前記課題を解決し目的を
達成するために、以下のような手段を講じた。
【００４５】本発明に係る（第１の）ＡＴＭセル化装置
は、外部から入力されたデータを加工して、各種通信サ
ービスとＡＴＭとの間の整合をとるＡＴＭアダプテーシ
ョンレイヤの上位処理を行うＡＴＭアダプテーションレ
イヤ・コンバージェンスサブレイヤのプロトコル・デー
タ・ユニットを生成する少なくとも一つの第１のデータ
生成手段と、前記第１のデータ生成手段から受け取った
データを一時的に蓄積する蓄積手段と、前記蓄積手段か
らデータを受け取り、これにＡＴＭアダプテーションレ
イヤ・セグメンテーションアンドリアセンブリサブレイ
ヤ・ヘッダおよびＡＴＭセルヘッダを付与してＡＴＭセ
ルを生成するＡＴＭセル生成手段とを備えたことを特徴
とする。
【００４６】また、本発明に係る（第２の）ＡＴＭセル
化装置は、外部から入力されたデータを加工して、各種
通信サービスとＡＴＭとの間の整合をとるＡＴＭアダプ
テーションレイヤの上位処理を行うＡＴＭアダプテーシ
ョンレイヤ・コンバージェンスサブレイヤのプロトコル
・データ・ユニットを生成する少なくとも一つの第１の
データ生成手段と、前記データト生成手段からデータを
受け取り、ＡＴＭセルへの分割およびＡＴＭセルからの
組立を行うＡＴＭアダプテーションレイヤ・セグメンテ
ーションアンドリアセンブリサブレイヤのプロトコル・
データ・ユニットを生成する少なくとも一つの第２のデ
ータ生成手段と、前記第２のデータ生成手段から受け取
ったデータを一時的に蓄積する蓄積手段と、前記蓄積手
段からデータを受け取り、これにＡＴＭセルヘッダを付
与してＡＴＭセルを生成するＡＴＭセル生成手段とを備
えたことを特徴とする。
【００４７】上記の本発明に係る（第１および第２の）
ＡＴＭセル化装置において、前記蓄積手段は、入力した
データを一時的に蓄積し且つ当該データを入力した順序
で出力する論理ＦＩＦＯ（先入れ先だしバッファ）を、
その前段にあるデータ入力源となる前記データ生成手段
ごとに有している。よって、前記蓄積手段には、つごう
前記データ生成手段と同数の論理ＦＩＦＯが構成されて
いることとなり、そのそれぞれに対応した前記データ生
成手段からデータが入力されることとなっていても良
い。
【００４８】また、前記ＡＴＭセル生成手段は、セル周
期のシーケンサにて駆動され、この周期ごとに前記論理
ＦＩＦＯに格納された情報量を計測し、この値が、次に
前記論理ＦＩＦＯからデータを取り出して生成するセル
に格納する情報量以上の場合は、この条件を満たす論理
ＦＩＦＯのうちから一つを選択し、その論理ＦＩＦＯか
らデータを取り出してＡＴＭセルを生成し、これを外部
に送出し、また、これらの前記値が前記情報量以下であ
る場合は、前記蓄積手段からデータを取り出さず、その
他のセルを外部に送出するように構成しても良い。
【００４９】さらに、前記第１のデータ生成手段に入力
される情報は、それぞれＡＡＬのどのタイプでＡＴＭセ
ル化を行うかを予め決めておき、前記ＡＴＭセル生成手
段または前記第２のデータ生成手段にはこれに従って入
力源となる前記第１のデータ生成手段ごとにＡＡＬのタ
イプを選択してＡＴＭセル化を行っても良い。
【００５０】また、本発明の（第３の）ＡＴＭセル化装
置は、外部からの制御信号に応答して、ＡＴＭアダプテ
ーションレイヤ・タイプ５のコンバージェンスサブレイ
ヤ処理の内のサービスに依存せずに共通的な処理を提供
するコモンパート・コンバージェンスサブレイヤ処理を
外部から入力されたデータに対して施すこと、および前
記処理を施さずに前記データを透過させることのいずれ
かを実行する第１のデータ生成手段と、外部からの制御
信号に応答して、ＡＴＭアダプテーションレイヤ・タイ
プ１のＡＴＭセルへの分割を行うセグメンテーション処
理を除くＡＴＭセルへの分割とＡＴＭセルからの組立て
とを行うセグメンテーションアンドリアセンブリサブレ
イヤ処理およびＡＴＭアダプテーションレイヤのセグメ
ンテーション処理、ならびに前記ＡＴＭアダプテーショ
ンレイヤのセグメンテーション処理のいずれかを、前記
第１のデータ生成手段から受け取ったデータに施す第２
のデータ生成手段と、 前記第２のデータ生成手段から
受け取ったデータにＡＴＭセルヘッダを付与してＡＴＭ
セルを生成するＡＴＭセル生成手段とを備えたことを特
徴とする。
【００５１】一方、前記ＡＴＭデセル化装置に関する課
題を解決し目的を達成するために、以下のような手段を
講じた。
【００５２】本発明に係る（第１の）ＡＴＭデセル化装
置は、物理レイヤ処理およびＡＴＭレイヤ処理を実行す
るＡＴＭ処理手段と、外部からの制御信号に応答して、
ＡＴＭアダプテーションレイヤ・タイプ１のＡＴＭセル
からの組立てを行うリアセンブリ処理を除くＡＴＭセル
への分割とＡＴＭセルからの組立てとを行うセグメンテ
ーションアンドリアセンブリサブレイヤ処理およびＡＴ
Ｍアダプテーションレイヤのリアセンブリ処理、ならび
に前記ＡＴＭアダプテーションレイヤのリアセンブリ処
理のいずれかを、前記ＡＴＭ処理手段から受け取ったデ
ータに施す少なくとも１つの第１の処理手段と、外部か
らの制御信号に応答して、ＡＴＭアダプテーションレイ
ヤ・タイプ５のコンバージェンスサブレイヤ処理の内の
サービスに依存せずに共通的な処理を提供するコモンパ
ート・コンバージェンスサブレイヤ処理を前記第１の処
理手段から受け取ったデータに対して施すこと、および
前記処理を施さずに前記データを透過させることのいず
れかを実行する少なくとも１つの第２の処理手段とを備
えたことを特徴とする。
【００５３】また、本発明に係る（第２の）ＡＴＭデセ
ル化装置は、外部から入力されたデータに対し、物理レ
イヤ処理およびＡＴＭレイヤ処理を施すＡＴＭ処理手段
と、前記ＡＴＭ処理手段から受け取ったデータを一時的
に蓄積する蓄積手段と、前記蓄積手段からデータを受け
取り、ＡＴＭセルへの分割およびＡＴＭセルからの組立
を行うセグメンテーションアンドリアセンブリサブレイ
ヤ処理を実行する少なくとも１つの第１の処理手段と、
前記第１の処理手段からデータを受け取り、サービスに
依存せずに共通的な処理を提供するコンバージェンスサ
ブレイヤ処理を実行する少なくとも１つの第２の処理手
段とを備えたことを特徴とする。
【００５４】また、本発明の（第３の）ＡＴＭデセル化
装置は、外部から入力されたデータに対し、物理レイヤ
処理およびＡＴＭレイヤ処理を施すＡＴＭ処理手段と、
前記ＡＴＭ処理手段からデータを受け取り、ＡＴＭセル
への分割およびＡＴＭセルからの組立てを行うセグメン
テーションアンドリアセンブリサブレイヤ処理を実行す
る第１の処理手段と、前記第１の処理手段から受け取っ
たデータを一時的に蓄積する蓄積手段と、前記蓄積手段
からデータを受け取り、サービスに依存せずに共通的な
処理を提供するコンバージェンスサブレイヤ処理を実行
する少なくとも１つの第２の処理手段とを備えたことを
特徴とする。
【００５５】また、本発明の（第４の）ＡＴＭデセル化
装置は、外部から入力されたセルから所定のデータを抽
出し、且つ前記セルの抜けを検知し、このセルの抜けに
関する情報を生成するバッファ入力手段と、前記バッフ
ァ入力手段から受け取ったデータを一時的に蓄積する蓄
積手段と、前記蓄積手段からデータを取り出すととも
に、前記情報がセルの抜けの発生を示す場合には予め前
記セルの抜けを補償するための所定の処理を実行するバ
ッファ出力手段とを備えたことを特徴とする。
【００５６】
【作用】上記各手段を講じた結果、次のような各作用が
生じる。
【００５７】本発明の（第１の）ＡＴＭセル化装置で
は、各々の前記第１のデータ生成手段は、外部（上位レ
イヤ）から入力されたデータ（ＡＡＬ−ＳＤＵ、ＡＴＭ
アダプテーションレイヤ・サービス・データ・ユニッ
ト）を加工し、ＣＳ−ＰＤＵ（ＡＴＭアダプテーション
レイヤ・コンバージェンスサプレイヤ・プロトコル・デ
ータ・ユニット）を生成し、これを前記蓄積手段に送出
する。前記蓄積手段は、Ｎ入力１出力（Ｎは前記第１の
データ生成手段の数）のバッファ機能を有し、各々の前
記第１のデータ生成手段から受け取ったデータ（ＣＳ−
ＰＤＵ）を一時的に蓄積し、これを前記ＡＴＭセル生成
手段に送出する。前記ＡＴＭセル生成手段は、前記蓄積
手段から受け取ったデータにＡＡＬ・ＳＡＲヘッダ、Ａ
ＴＭセルヘッダを付与してＡＴＭセルを生成し、これを
外部に送出する。
【００５８】このように、本発明の（第１の）ＡＴＭセ
ル化装置においては、少なくとも一つの第１のデータ生
成手段、一つの蓄積手段、一つのＡＴＭセル生成手段を
備えたことにより、各情報源ごとに入力されてきたＡＡ
Ｌ−ＳＤＵに対して、ＡＴＭアダプテーションレイヤ処
理・ＡＴＭセル化処理を行い、その後これを多重して外
部に送出するＡＴＭセル化装置、およびレイヤ２処理を
行い、その後これを多重してＡＴＭセル化処理を行うＡ
ＴＭセル化装置のいずれと比較しても、ＡＴＭアダプテ
ーションレイヤの下位サブレイヤ（ＳＡＲサブレイヤ）
とＡＴＭレイヤ、物理レイヤ処理を共用している分、ハ
ードウェア量を削減することが可能となる。
【００５９】また、本発明の（第２の）ＡＴＭセル化装
置では、前記第１のデータ生成手段は、外部（上位レイ
ヤ）から入力されたデータ（ＡＡＬ−ＳＤＵ、ＡＴＭア
ダプテーションレイヤ・サービス・データ・ユニット）
を加工し、ＣＳ−ＰＤＵ（ＡＴＭアダプテーションレイ
ヤ・コンパージェンスサブレイヤ・プロトコル・データ
・ユニット）を生成し、これを前記第２のデータ生成手
段に送出する。前記第１のデータ生成手段ごとに、その
後段に設けられた前記第２のデータ生成手段は、前記第
１のデータ生成手段から受け取ったデータ（ＣＳ−ＰＤ
Ｕ）を加工し、ＳＡＲ−ＰＤＵ（ＡＴＭアダプテーショ
ンレイヤ・セグメンテーション・アンド・リアッセンブ
リ・サブレイヤ・プロトコル・データ・ユニット）を生
成し、これを前記蓄積手段に送出する。
【００６０】前記蓄積手段は、Ｎ入力１出力のバッファ
機能を有し、各々の前記第２のデータ生成手段から受け
取ったデータ（ＳＡＲ−ＰＤＵ）を一時的に蓄積し、こ
れを前記ＡＴＭセル生成手段に送出する。前記ＡＴＭセ
ル生成手段は、前記蓄積手段から受け取ったデータにＡ
ＡＬ・ＳＡＲヘッダ、ＡＴＭセルヘッダを付与してＡＴ
Ｍセルを生成し、これを外部に送出する。
【００６１】このように、本発明の（第２の）ＡＴＭセ
ル化装置においては、少なくとも一つの第１のデータ生
成手段、少なくとも一つの第２のデータ生成手段、一つ
の蓄積手段、一つのＡＴＭセル生成手段を備えたことに
より、各情報源ごとに入力されてきたＡＡＬ−ＳＤＵに
対して、ＡＴＭレイヤ、物理レイヤ処理を共用している
分、ハードウェア量の削減がはかれる。
【００６２】また、これと共に、第１のデータ生成手段
とＡＴＭセル生成手段の間に、各入力源ごとにバッファ
を用意するのではなく、共通のバッファすなわち前記蓄
積手段を用意することにより、各々の入力源から入力さ
れる情報のバースト性に対して弾力性を持つこととな
る。即ち、各入力源からのバースト流をこの前記蓄積手
段により束ねることにより、全体的にトラヒックの平滑
化が図れることとなり、大幅なバッファ量の削減が実現
できる。
【００６３】また、例えば音声と画像、バーストデータ
などというように、多様な速度を有する入力情報源に対
し、それぞれ個別にバッファを用意した場合、入力源と
して考えられるものの中で、最大限に必要なバッファ量
をあらかじめ準備しておく必要がある。これは、このバ
ッファ量で規定される以上の情報出力速度を有する情報
源を接続した場合、情報のバッファあふれを生じてしま
い、ＡＴＭセル化を行えなくなるからである。これに対
し、全入力源に対して共通のバッファを用意することに
より、情報源の速度のひろがりの点に関しても弾力性を
持つことができる。すなわち、全入力ポートごとに大容
量のバッファを用意することなく、共通バッファ部の総
バッファ量にて各情報源の出力速度の和が規定されるこ
とになり、この点でもバッファ量の削減をはかることが
できる。
【００６４】また、本発明の（第１および第２の）ＡＴ
Ｍセル化装置において、前記蓄積手段がその内部に、前
記第１のデータ生成手段あるいは前記第２のデータ生成
手段ごとに前記論理ＦＩＦＯを構成し、さらに前記ＡＴ
Ｍセル生成手段がセル周期ごとに前記論理ＦＩＦＯに格
納された情報量を計測し、前記論理ＦＩＦＯ内にセルを
生成するに十分な量の情報が格納されている場合はこの
条件を満たす論理ＦＩＦＯのうちから一つを選択してこ
こから情報を取り出し、ＡＴＭセル化を行い、この条件
を満たす論理ＦＩＦＯがない場合はその他のセルを送出
することにより、この時点で各入力源から入力されたセ
ル化が可能な情報の多重化、およびセル化が行われ、さ
らに共通バッファから取り出されてＡＴＭセル化された
ＡＴＭセル流は、各入力情報源についてＡＴＭ多重され
ていることとなり、統計多重効果が期待できる。
【００６５】また、本発明の（第１の）ＡＴＭセル化装
置において、前記第１のデータ生成手段に入力される情
報ごとにＡＡＬタイプを登録しておき、前記ＡＴＭセル
生成手段がこれに従ってＡＴＭセル化を行うことによ
り、いろいろな属性を有した情報源からの情報のセル化
を単一のＡＴＭセル生成手段により行うことができる。
【００６６】また、本発明の（第３の）ＡＴＭセル化装
置は、第１のデータ生成手段、第２のデータ生成手段お
よびＡＴＭセル生成手段を備える。前記第１のデータ生
成手段に対して、ＡＡＬタイプ５のＣＳレイヤ処理の内
のＣＰＣＳ（コモンパートＣＳ）レイヤ処理（第１の処
理という）を実行させることと、前記第１の処理を実行
させず、入力されたデータを透過させることのいずれか
を、外部からの指定により切り替える。前記第１のデー
タ生成手段は、外部（上位レイヤ）から入力されたデー
タに対して上記のように指定された処理を施して、送出
する。前記第２のデータ生成手段に対して、ＡＡＬのセ
グメンテーション処理（第２の処理という）およびＡＡ
Ｌタイプ１の上記第２の処理以外のＳＡＲレイヤ処理
（第３の処理という）の双方の処理を実行させること
と、前記第２の処理のみを実行させることのいずれか
を、外部からの指定により切り替える。前記第２のデー
タ生成手段は、前記第１のデータ生成手段から入力され
たデータに対して上記のように指定された処理を施し
て、送出する。前記ＡＴＭセル生成手段は、前記第２の
データ生成手段から入力されたデータにＡＴＭセルヘッ
ダを付与してＡＴＭセルを生成し、これを外部に送出す
る。
【００６７】このように、本発明の（第３の）ＡＴＭセ
ル化装置においては、前記第１のデータ生成手段がＡＡ
Ｌタイプ５のＣＳレイヤ処理の内、少なくとも前記第１
の処理を実行する機能を有しており、外部からの指定に
よりこの処理を実行させることも、入力データを透過さ
せることも可能であること、また、前記第２のデータ生
成手段が、少なくとも前記第２の処理および前記第３の
処理を実行する機能を有しており、外部からの指定によ
り双方の処理を実行させることもセグメンテーション処
理のみ実行させることも可能であることから、以下の要
領でＡＴＭセル化を行うことができる。
【００６８】上位レイヤから入力されてきたデータをＡ
ＡＬタイプ１にてＡＴＭセル化を行う場合は、前記第１
のデータ生成手段を透過させ、前記第１のデータ生成手
段にてＡＡＬタイプ１のＳＡＲレイヤ処理を行い、その
後ＡＴＭセル生成手段にてＡＴＭセルを生成するという
形でＡＴＭセル化を行い、ＡＡＬタイプ５にてＡＴＭセ
ル化を行う場合は、前記第１のデータ生成手段にてデー
タのＣＳレイヤ処理を行ってＣＳ−ＰＤＵを生成し、そ
の後前記第２のデータ生成手段にてこれらＣＳ−ＰＤＵ
のセグメンテーションのみを行って前記ＡＴＭセル生成
手段にこれを渡し、前記ＡＴＭセル生成手段にて最終的
なＡＴＭセルを生成するという形でＡＴＭセル化を行う
ことができ、同一の機構において簡単な切り替えを行う
のみで入力データのＡＴＭセル化をＡＡＬタイプ１、タ
イプ５双方において行うことができる。
【００６９】ＡＡＬタイプ１と、ＡＡＬタイプ５は、そ
の構造において、ＡＡＬタイプ５においてＣＰＣＳヘッ
ダ、トレイラ処理を行うこと、およびＡＡＬタイプ１に
おいてＳＡＲヘッダ処理を行うことにその相違点を見い
だすことができるが、本発明のような構造とすることに
より両ＡＡＬ処理を単一の機構にて行うことができる。
このような構成とすることで、ＡＡＬタイプ１にてＡＡ
Ｌ処理を行うリアルタイム系情報源と、ＡＡＬタイプ５
にてＡＡＬ処理を行うデータ系情報源を入力源として情
報送信を行うＡＴＭセル化装置を構成する場合、その入
力源の属性（リアルタイム系であるか、データ系である
か）、性質（速度など）、組み合わせを自由に選択、あ
るいは組替えが行えることとなり、ＡＴＭセル化機構の
統合化、効率化、柔軟化をはかることが可能になる。
【００７０】一方、本発明の（第１の）ＡＴＭデセル化
装置は、ＡＴＭ処理手段、第１の処理手段および第２の
処理手段を備える。前記ＡＴＭ処理手段は、外部から入
力されたデータに対し、物理レイヤ処理およびＡＴＭレ
イヤ処理を実行する。第１の処理手段に対して、ＡＡＬ
（ＡＴＭアダプテーションレイヤ）のリアセンブリ処理
（第４の処理という）と、ＡＡＬタイプ１の前記第４の
処理以外の処理（第５の処理という）の双方を実行させ
ることと、前記第４の処理のみ実行させることのいずれ
かを、外部からの指定により切り替える。前記第１の処
理手段は、前記ＡＴＭ処理手段から入力されたデータに
対して上記のように指定された処理を施して、送出す
る。前記第２の処理手段に対して、ＡＡＬタイプ５のＣ
Ｓレイヤ処理のうちのＣＰＣＳ（コモンパートＣＳ）レ
イヤ処理（第６の処理）を実行させることと、前記第６
の処理を実行させず、入力されたデータを透過させるこ
とのいずれかを、外部からの指定により切り替える。前
記第２の処理手段は、前記第１の処理手段から入力され
たデータに対して上記のように指定された処理を施し
て、送出する。
【００７１】このように、本発明の（第１の）ＡＴＭデ
セル化装置においては、前記第１の処理手段がＡＡＬの
リアセンブリ処理と、ＡＡＬタイプ１の（リアセンブリ
以外の）その他の処理を実行する機能を有しており、外
部からの指定により双方の処理を実行させることもリア
センブリ処理のみ実行させることも可能であること、ま
た、前記第２の処理手段がＡＡＬタイプ５のＣＳレイヤ
処理のうち、少なくともＣＰＣＳレイヤ処理を実行する
機能を有しており、外部からの指定によりこの処理を実
行させることも、入力データを透過させることも可能で
あることから、以下の要領でＡＴＭデセル化を行うこと
ができる。
【００７２】まず、ＡＡＬタイプ１にてＡＴＭデセル化
を行う場合は、前記ＡＴＭ処理手段から入力されてきた
データを前記第１の処理手段にてＡＡＬタイプ１のＳＡ
Ｒレイヤ処理を行い、その後前記第２の処理手段を透過
させるという形でこれを行うことができる。また、ＡＡ
Ｌタイプ５にてＡＴＭデセル化を行う場合は、ＡＴＭ処
理手段から入力されてきたデータを前記第１の処理手段
にてＣＳ−ＰＤＵのリアセンブリのみを行って前記第２
の処理手段にこれを渡し、前記第２の処理手段ではデー
タのＣＳレイヤ処理を行ってＡＡＬ−ＳＤＵを生成する
という形でこれを行うことができる。つまり、同一の機
構において簡単な切り替えを行うのみで、入力データの
ＡＴＭデセル化をＡＡＬタイプ１、ＡＡＬタイプ５の双
方において行うことができる。
【００７３】ＡＡＬタイプ１と、ＡＡＬタイプ５は、そ
の構造において、ＡＡＬタイプ５においてＣＳヘッダ、
トレイラ処理を行うこと、およびＡＡＬタイプ１におい
てＳＡＲヘッダ処理を行うことにその相違点を見出だす
ことができるが、本発明のような構造とすることにより
両ＡＡＬ処理を単一の機構にて行うことができる。この
ような構成とすることで、ＡＡＬタイプ１にてＡＡＬ処
理を行うリアルタイム系情報処理機構と、ＡＡＬタイプ
５にてＡＡＬ処理を行うデータ系情報処理機構を出力先
として情報処理を行うＡＴＭデセル化装置を構成する場
合、その扱う情報の属性（リアルタイム系であるか、デ
ータ系であるか）、性質（速度など）、組み合わせを自
由に選択、あるいは組替えが行えることとなり、ＡＴＭ
デセル化機構の統合化、効率化、柔軟化をはかることが
可能になる。
【００７４】また、本発明の（第２の）ＡＴＭデセル化
装置では、前記ＡＴＭ処理手段は、外部から入力された
データに対し、物理レイヤ処理およびＡＴＭレイヤ処理
を行い、これを前記蓄積手段に送出する。前記蓄積手段
は、１入力Ｎ（Ｎは前記第１の処理手段の数）出力のバ
ッファ機能を有し、前記ＡＴＭ処理手段から受け取った
データを一時的に蓄積し、これを前記第１の処理手段に
送出する。前記第１の処理手段は、前記蓄積手段から受
け取ったデータを加工し、ＣＳ−ＰＤＵ（ＡＴＭアダプ
テーションレイヤ・コンバージェンス・サブレイヤ・プ
ロトコル・データ・ユニット）を生成し、それぞれこれ
を後段の前記第２の処理手段に送出する。前記第１の処
理手段ごとにその後段に設けられた前記第２の処理手段
は、前記第１の処理手段から受け取ったデータ（ＣＳ−
ＰＤＵ）を加工し、ＣＳ−ＳＤＵ（ＡＴＭアダプテーシ
ョンレイヤ・コンバージェンス・サブレイヤ・サービス
・データ・ユニット）を生成し、これを外部に送出す
る。
【００７５】このように、本発明の（第２の）ＡＴＭデ
セル化装置においては、一つのＡＴＭ処理手段、一つの
蓄積手段、少なくとも一つの第１の処理手段、少なくと
も一つの第２の処理手段を備えたことにより、各受信情
報処理機構間で、前記ＡＴＭ処理手段においてＡＴＭセ
ルの物理レイヤ処理およびＡＴＭレイヤ処理の共用をは
かることができ、ハードウェア量の削減をはかることが
できる。
【００７６】また、本発明の（第３の）ＡＴＭデセル化
装置では、前記ＡＴＭ処理手段から入力されたデータに
対し、物理レイヤ処理およびＡＴＭレイヤ処理を行い、
これを前記第１の処理手段に送出する。前記第１の処理
手段は、前記ＡＴＭ処理手段から受け取ったデータに対
し、ＳＡＲレイヤの処理を行い、これを前記蓄積手段に
送出する。前記蓄積手段は、１入力Ｎ（Ｎは前記第２の
処理手段の数）出力のバッファ機能を有し、前記第１の
処理手段から受け取ったデータを一時的に蓄積し、これ
を前記第２の処理手段に送出する。前記第２の処理手段
は、前記蓄積手段から受け取ったデータを加工し、ＣＳ
−ＳＤＵを生成し、これを外部に送出する。
【００７７】このように、本発明の（第３の）ＡＴＭデ
セル化装置においては、一つのＡＴＭ処理手段、一つの
第１の処理手段、一つの蓄積手段、少なくとも一つの第
２の処理手段を設けたことにより、各受信情報処理機構
間で、前記ＡＴＭ処理手段においてＡＴＭセルの物理レ
イヤ処理およびＡＴＭレイヤ処理、前記第１の処理手段
においてＡＡＬ・ＳＡＲレイヤ処理の共用をはかること
ができ、ハードウェア量の削減をはかることができる。
【００７８】また、上述の本発明の（第２および第３）
のＡＴＭデセル化装置において、前記蓄積手段を用いる
ことにより、以下に述べるような効果を得ることができ
る。
【００７９】まず、前記蓄積手段を揺らぎ吸収用バッフ
ァとして用いることにより、ＡＴＭ通信に特有のＡＴＭ
セルの到着揺らぎの吸収をこのモジュールを用いて行う
ことが可能である。
【００８０】また、前記蓄積手段の各出力ポートにはこ
のＡＴＭデセル化装置を搭載しているＡＴＭ端末装置が
扱う各々のメディア、属性、性質に応じた受信情報処理
機構が（複数個）接続されることになるが、従来は、こ
れらの受信情報処理機構のそれぞれに、その最大スルー
プット、または（受信情報処理機構の組み合わせによ
る）バッファに溜まり得るデータ量の最大量に応じた容
量のバッファ手段を設けていたため、必要以上に大きな
容量のバッファを必要とし、かつ受信情報処理機構の変
更に柔軟に対応することができなかった。これに対し、
このように前記蓄積手段を各出力ポート間で共通で用い
ることにより、これら受信情報処理機構のスループット
のばらつきが平滑化され、弾力性に富んだ構成にするこ
とができるとともに、大幅なハードウェア量の削減をは
かることが可能となる。
【００８１】また、従来の各出力ポートごとに設けられ
ていたバッファ手段は、該ポートへの情報（セル）の到
着のバースト性を吸収するようとに用いられており、こ
の観点からも各ポートごとに設けられていたバッファ手
段は想定される最大バーストに対応したバッファ容量を
準備しておく必要があった。これに対し、各出力ポート
間で前記蓄積手段を用いることにより、一部の出力ポー
トへのバーストを吸収して平滑化することができること
から、バースト吸収の観点からも弾力性を持つ構成とい
える。
【００８２】また、これら本発明の（第２および第３
の）ＡＴＭデセル化装置の構成は、明確にレイヤ間の切
り分けがなされており、各レイヤ処理の変更や改良（た
とえばハード処理からソフト処理への変更、あるいはそ
の逆、プロトコルの変更など）に柔軟に対処することが
可能である。
【００８３】さらに、これら本発明の（第２および第３
の）ＡＴＭデセル化装置の構成ではメディアを問わない
構成となっており、リアルタイム系、データ系を問わず
自由な構成、組み合わせのＡＴＭデセル化装置を構成す
ることができる。
【００８４】また、本発明の（第４の）ＡＴＭデセル化
装置は、バッファ入力手段と、蓄積手段と、バッファ出
力手段を少なくとも構成要素としている。前記バッファ
入力手段は、外部から入力されてきたデータを一時的に
格納しておく。前記バッファ出力手段は必要に応じてバ
ッファからデータを取り出す。ここで、前記バッファ入
力手段は、外部から入力されてきたセルの抜けを検知す
る手段を内部に有し、該検知手段によって得られたセル
の抜けに関する情報を前記バッファ出力手段に通知す
る。
【００８５】このように、本発明の（第４の）ＡＴＭデ
セル化装置においては、前記バッファ入力手段が前記バ
ッファ出力手段に対してセルの抜けに関する情報を送出
しており、前記バッファ出力手段はセルの抜けがあると
判断される場合は前記蓄積手段からデータを取り出すこ
とをせず、前記バッファ出力手段内部にて抜けたセル数
分のデータの補償を適当な形で行い、適当な補償を行っ
た後に前記蓄積手段からデータを取り出すことにより前
記バッファ出力手段の後段にて必要なデータを抜けデー
タ無しの状態で提供することができる。
【００８６】
【実施例】以下に、図面を参照しながら本発明について
説明する。
【００８７】まず、本発明に係るＡＴＭセル化装置につ
いて説明する。
【００８８】図１に、本発明の第１の実施例に係るＡＴ
Ｍセル化装置の概略構成を示す。このＡＴＭセル化装置
は、入力情報源として音声、画像などのリアルタイムデ
ータ源と、計算機ファイルデータなどのデータ情報源
（バースト情報源）を持ち、これらの属性の異なる多様
なメディアを多重化、ＡＴＭセル化して、外部に送出す
るものである。ここで、音声、画像のリアルタイムデー
タ源はＡＡＬタイプ１にて、バーストデータはＡＡＬタ
イプ５にてそれぞれＡＴＭセル化されるものとする。
【００８９】図１に示すように、本実施例のＡＴＭセル
化装置は、音声情報源１０１、画像情報源１０２、デー
タ情報源１０３、１０４、ＣＳ−ＰＤＵ生成部１１１〜
１１４、共通バッファ部１２１、ＡＴＭセル生成部１３
１を備える。
【００９０】音声情報源１０１は、音声をＰＣＭ符号化
したものを例えば６４ｋｂｐｓのレートで定常的に送出
するモジュールであり、符号化された情報はＣＳ−ＰＤ
Ｕ生成部１１１に渡される。
【００９１】ＣＳ−ＰＤＵ生成部１１１は、音声情報源
１０１から入力された情報をそのまま透過的に共通バッ
ファ１２１に格納する。これは、本装置において音声を
ＡＴＭセル化する場合、ＡＡＬタイプ１を用いて行うた
め、コンバージェンスサブレイヤ（ＣＳレイヤ）の機能
がヌルであることによるものである。
【００９２】画像情報源１０２は、画像情報を例えば５
Ｍｂｐｓ、あるいは１０Ｍｂｐｓ、４０Ｍｂｐｓの定符
号化速度で送出するモジュールであり、符号化された情
報はＣＳ−ＰＤＵ生成部１１２に渡される。この符号化
は画像符号化の標準であるＭＰＥＧ、またはＪＰＥＧ、
Ｈ．２６１等により行われるものであり、定ビットレー
トで符号化情報が出力される。
【００９３】ＣＳ−ＰＤＵ生成部１１２は、画像情報源
１０２から入力された情報をそのまま共通バッファ１２
１に格納する。これも、ＣＳ−ＰＤＵ生成部１１１と同
様に、本装置において画像をＡＴＭセル化する場合、Ａ
ＡＬタイプ１を用いて行うため、ＣＳレイヤの機能がヌ
ルであることによるものである。
【００９４】データ情報源１０３は、バイナリデータの
ファイル転送などに代表されるバーストデータの情報源
となるモジュールである。このデータ情報源１０３から
のデータの生成・送出はバースト的であり、生成された
データはＣＳ−ＰＤＵ生成部１１３に渡される。このデ
ータ情報源１０３におけるデータの生成は、ＯＳＩプロ
トコルスタックのレイヤ５以上の処理はソフトウェアに
よって、レイヤ４からレイヤ３の処理はＸＴＰプロトコ
ルによってハードウェア論理により、レイヤ２処理はヌ
ルにて行われる。ここに、データ情報源１０３と、ＣＳ
−ＰＤＵ生成部１１３との間のデータの受け渡しは、デ
ータストリームの形でも良いし、データをメモリに格納
した上でのポインタ渡しの形でも良い。本実施例では、
データストリームの形でデータが送られてくる場合を考
える。
【００９５】ＣＳ−ＰＤＵ生成部１１３は、バーストデ
ータのＡＴＭセル化をＡＡＬタイプ５にて行うことに伴
い、データ情報源１０３から受け取った情報に対し、Ｃ
Ｓレイヤの情報を生成し、これを該情報に付加してＣＳ
−ＰＤＵを作成し、この上で共通バッファ部１２１に格
納する。また、ＣＳ−ＰＤＵ生成部１１３は、データ情
報源、あるいはさらに上位のレイヤから、現在処理中の
情報が、どのトランスポートレイヤサービスアクセスポ
イント（以下、レイヤ４ＳＡＰと略記する）同士、ある
いはアプリケーションプログラム同士の通信であるのか
に関する番号情報（以下、メッセージ番号と言う）を通
知され、これを共通バッファ部１２１、あるいはＡＴＭ
セル生成部１３１に通知する機能をも有する。
【００９６】データ情報源１０４およびＣＳ−ＰＤＵ生
成部１１４の機能は、データ情報源１０３およびＣＳ−
ＰＤＵ生成部１１３と、それぞれ同様であるが、ＯＳＩ
プロトコルスタックのレイヤ３処理以上は全てソフトウ
ェア処理によって行われ、内部構成はデータ情報源１０
３とは異なるものとなっている。
【００９７】共通バッファ部１２１は、Ｎ入力１出力
（Ｎは１以上の正の整数、例えばＮ＝８）のメモリであ
り、前段に接続されたＣＳ−ＰＤＵ生成部から入力され
てきた有意情報（ＣＳ−ＰＤＵ）を全入力ポートについ
て共通に使用するメモリ（共通メモリ）に一時的に格納
する。出力側では、ＡＴＭセル生成部１３１でのＡＴＭ
セル生成タイミングに合わせて情報を該メモリから取り
出し、ＡＴＭセル生成部１３１に渡す。
【００９８】ＡＴＭセル生成部１３１は、共通バッファ
部１２１から情報を受け取り、これにＡＡＬ・ＳＡＲレ
イヤヘッダ、ＡＴＭレイヤヘッダを付与してＡＴＭセル
を生成し、外部に送出する。
【００９９】図２は、ＣＳ−ＰＤＵ生成部１１１〜１１
４の内部構成とその周辺回路の一例を示す図である。Ｃ
Ｓ−ＰＤＵ生成部の構成を示す部分を図中４００とす
る。この図では、データ情報源としてＣＰＵ４３０、メ
モリ４３１、ＸＴＰハードウェア４３２が実装されてい
る場合を例として示してある。
【０１００】図２のように、ＣＳ−ＰＤＵ生成部４００
は、カウンタ４０１、ＰＡＤ挿入回路４０２、ＡＬ挿入
回路４０３、Ｌｅｎｇｔｈ挿入回路４０４、ＣＲＣ演算
回路４０５、メッセージ番号レジスタ４０６を備える。
【０１０１】カウンタ４０１は、外部あるいは上位レイ
ヤからもらう情報（ＣＳ−ＳＤＵ、ＡＴＭアダプテーシ
ョンレイヤ・サービス・データ・ユニット）の先頭、デ
ータ信号線上のデータの有無・無意に関する情報などを
解析し、該データの長さを測定すると共に、該データの
終了をＰＡＤ挿入回路４０２、ＡＬ挿入回路４０３に通
知して、ＰＡＤ情報、後述するＡＬ情報の挿入を促し、
Ｌｅｎｇｔｈ挿入回路４０４に外部から受信した有意情
報の長さを通知して、この値の挿入を促し、ＣＲＣ演算
回路４０５にＣＲＣ演算の開始、終了と、ＣＲＣ値の挿
入を促し、また、ＣＳ−ＰＤＵの最後尾を示す後尾信号
を生成し、次段に通知する。
【０１０２】ＰＡＤ挿入回路４０２は、カウンタ４０１
からの有意情報の終了の通知を受け、ＣＳ−ＰＤＵのオ
クテット長が４８オクテットの倍数となるように、値
“０”を適当な値だけ上記有意情報の後に挿入する。こ
のような目的で挿入される領域はＰＡＤと呼ばれ、ＡＡ
Ｌタイプ５にて定義されている。挿入されるＰＡＤの長
さは０ないし４７オクテットとなる。
【０１０３】ＡＬ挿入回路４０３は、ＰＡＤの挿入に続
く２オクテットの間、値“０”を挿入する。
【０１０４】Ｌｅｎｇｔｈ挿入回路４０４は、外部ある
いは上位レイヤから受信したＣＳ−ＳＤＵの長さをカウ
ンタ４０１から通知され、この値をＡＬ領域に続いて挿
入する。
【０１０５】ＣＲＣ演算回路４０５は、これまでに受
信、生成したＣＳ−ＳＤＵ、ＰＡＤ、ＡＬ、Ｌｅｎｇｔ
ｈについて、ＣＲＣをあらかじめ決められた多項式に従
って演算し、これをＬｅｎｇｔｈに続いて挿入し、ＣＳ
−ＰＤＵを完成させる。
【０１０６】メッセージ番号レジスタ４０６は、現在処
理中のパケットがどのメッセージ番号に属するかを示す
番号であるメッセージ番号を格納するレジスタである。
この値は外部、例えばＣＰＵや、ＸＴＰ処理部などによ
り設定される。
【０１０７】メッセージ番号とは、処理中の該データ
が、どのレイヤ４ＳＡＰ、あるいはアプリケーションプ
ログラムによる通信であるのかをＡＴＭセル化装置にて
一意に認識するための番号であり、この番号を基に該メ
ッセージが属するコネクション、ＡＴＭヘッダ値、ＡＡ
Ｌのタイプ、属性などが認識される。
【０１０８】図３に、ＡＡＬタイプ５のパケット（ＣＳ
−ＰＤＵ）のパケットフォーマットを示す。図３におい
て、ＣＳトレイラとあるのは、実際はＣＰＣＳ（コモン
パートＣＳ）トレイラである。
【０１０９】図２のような構成のＣＳ−ＰＤＵ生成部
は、外部から入力されたＣＳ−ＳＤＵをパイプライン的
にＣＳ−ＰＤＵ化するものとなっている。
【０１１０】このようなＣＳ−ＰＤＵ生成部において
は、ＡＡＬタイプ５のＣＳ−ＰＤＵ生成の機構を提供す
るものであるが、入力されるデータがリアルタイムデー
タである場合も考えられる。この場合は、ＡＡＬタイプ
１にてＡＡＬ処理を行う必要があると考えられるが、こ
の場合は、本モジュールを入力データは透過的に通過す
ることとなる。
【０１１１】次に、図４にＣＳ−ＰＤＵ生成部１１１〜
１１４までの内部構成とその周辺回路の別の一例を示
す。ＣＳ−ＰＤＵ生成部の構成を示す部分を図中４１０
とする。この図では、データ情報源としてＣＰＵ４３
０、メモリ４３１が実装され、システムバスを通してＣ
Ｓ−ＳＤＵが得られる場合を例として示してある。この
場合、ＣＰＵは、メモリ上にＣＳ−ＳＤＵを配置し、こ
のアドレス、長さ、メッセージ番号等をＣＳ−ＰＤＵ生
成部４１０に通知した上で制御をＣＳ−ＰＤＵ生成部４
１０に渡し（すなわちシステムバス制御権を明け渡
し）、ＣＳ−ＰＤＵ生成部４１０はシステムバスを通し
てメモリ内に格納されたＣＳ−ＳＤＵに対してＣＳ−Ｐ
ＤＵ生成の処理を行う。図４に示すように、ＣＳ−ＰＤ
Ｕ生成部４１０は、トリガレジスタ４１１、ポインタレ
ジスタ４１２、長さレジスタ４１３、メッセージ番号レ
ジスタ４１４、カウンタ４１５、比較器４１６、ＰＡＤ
挿入回路４１７、ＡＬ挿入回路４１８、Ｌｅｎｇｔｈ挿
入回路４１９、ＣＲＣ演算回路４２０、パラレル・シリ
アル変換回路４２１を備える。
【０１１２】トリガレジスタ４１１は、外部、例えばＣ
ＰＵ等からＣＳ−ＰＤＵの生成開始を促すためのトリガ
を受信する回路である。通常、このトリガレジスタ４１
１には、後述するポインタレジスタ、長さレジスタ、メ
ッセージ番号レジスタ等への値の格納の終了後にトリガ
が与えられる。このトリガを受け取ると、ＣＳ−ＰＤＵ
生成部４１０はシステムバスへのアクセス権を獲得した
ことになり、メモリにアクセスしてＣＳ−ＳＤＵを取り
に行くことができる。なお、外部の回路、例えばＣＰＵ
は、現在このモジュールがＣＳ−ＰＤＵの生成中である
か否かをこのレジスタを通して知ることができるように
なっていても良い。
【０１１３】ポインタレジスタ４１２には、メモリ上に
格納されたＣＳ−ＳＤＵが、該メモリ上のどの番地にあ
るかを示す情報が、外部、例えばＣＰＵ等から格納され
る。ＣＳ−ＰＤＵ生成部４１０はこのレジスタの値によ
って、生成すべきＣＳ−ＰＤＵの基となるＣＳ−ＳＤＵ
がメモリ上のどこに格納されているのかを知る。
【０１１４】長さレジスタ４１３には、メモリ上に格納
されたＣＳ−ＳＤＵの長さが、外部、例えばＣＰＵ等か
ら格納される。ＣＳ−ＰＤＵ生成部４１０はこのレジス
タの値によってＣＳ−ＳＤＵの長さを知る。
【０１１５】メッセージ番号レジスタ４１４は、現在処
理中のデータのメッセージ番号を格納するレジスタであ
り、メッセージ番号レジスタ４０６と同様の機能を持つ
ものである。
【０１１６】カウンタ４１５は、トリガレジスタ４１１
からの指令を受け、ＣＳ−ＳＤＵ読みだしのためのメモ
リの番地の下位ビットを作成すると共に、読み出し中の
ＣＳ−ＳＤＵの長さを計測して比較器４１６に通知し、
ＰＡＤ挿入回路４１７に対してＣＳ−ＰＤＵの長さが４
８オクテットの整数倍となるように働きかけ、また、同
期信号（たとえばＣＳ−ＰＤＵの先頭や後尾を示す信
号）や外部（共通バッファ部１２１）に送出中の信号が
ＣＳ−ＰＤＵであるか否かを示す有意・無意信号等を生
成し、外部に送出する。
【０１１７】比較器４１６は、カウンタ４１５の値と長
さレジスタ４１３に格納された値とを比較し、メモリか
ら読みだした情報の量が長さレジスタ４１３にあらかじ
め格納されていたＣＳ−ＳＤＵ長の値と等しくなったこ
とを検出し、メモリ上に格納されたＣＳ−ＰＤＵの取り
出しが終了したことを確認し、さらにＰＡＤ挿入回路４
１７にＰＡＤの挿入を促す。
【０１１８】ＰＡＤ挿入回路４１７は、比較器４１６か
らの通知を受け、生成するＣＳ−ＰＤＵの長さのオクテ
ット長が４８の整数倍になるようにＰＡＤを挿入し、さ
らに挿入の終了をＡＬ挿入回路４１８、Ｌｅｎｇｔｈ挿
入回路４１９、ＣＲＣ演算回路４２０に通知して、それ
ぞれの値の挿入を決められたタイミングで促す。
【０１１９】ＡＬ挿入回路４１８は、ＰＡＤ挿入回路４
１７からの通知を受け、ＡＬフィールドの挿入を行う。
【０１２０】Ｌｅｎｇｔｈ挿入回路４１９は、ＰＡＤ挿
入回路４１７からの通知を受け、Ｌｅｎｇｔｈフィール
ドの挿入を行う。ここで、Ｌｅｎｇｔｈの値は長さレジ
スタ４１３から得るが、この長さの値はデータバスのバ
ス幅を１ワードとしたワード長で書かれている場合があ
るので、このような場合はこれをオクテット数に置き換
える処理も行う。
【０１２１】なお、Ｌｅｎｇｔｈ挿入回路４１９は、Ａ
ＡＬタイプ５のＣＰＣＳヘッダ（コモンパートＣＳヘッ
ダ）にＢＡサイズ（バッファロケーションサイズ）が必
要な場合は、ＣＳ−ＰＤＵの先頭に挿入する。挿入のタ
イミングは、カウンタ４１５から通知される。
【０１２２】ＣＲＣ演算回路４２０は、これまでに受
信、生成したＣＳ−ＳＤＵ、ＰＡＤ、ＡＬ、Ｌｅｎｇｔ
ｈについて、ＣＲＣをあらかじめ決められた多項式に従
って演算し、これをＬｅｎｇｔｈフィールドに続いて挿
入し、ＣＳ−ＰＤＵを完成させる。
【０１２３】パラレル・シリアル変換回路４２１は、デ
ータバスから入力されるデータ信号をＣＳ−ＰＤＵ生成
部４１０の内部でのデータ幅に変換する回路である。本
装置では、データバスのバス幅がＣＳ−ＰＤＵ生成部内
部のデータバス幅よりも大きいため、パラレル・シリア
ル変換となる。
【０１２４】このような構成のＣＳ−ＰＤＵ生成部は、
外部から入力されてくるＣＳ−ＳＤＵをメッセージモー
ド的に処理し、ＣＳ−ＰＤＵ化するものとなっている。
【０１２５】このＣＳ−ＰＤＵ生成部４１０において
も、ＣＳ−ＰＤＵ生成部４００と同様に、ＡＡＬタイプ
５のＣＳ−ＰＤＵ生成の機構を提供するものであるが、
入力されるデータがリアルタイムデータである場合も考
えられる。この場合も、ＡＡＬタイプ１にてＡＡＬ処理
を行う必要があると考えられるが、やはり本モジュール
を入力データは透過的に通過することとなる。
【０１２６】図５は、図１に示す共通バッファ部１２１
の内部構成の一例を示す図である。このように共通バッ
ファ部１２１は、入力ポート部２０１、共通メモリ２０
２、出力ポート部２０３、空ペイロードスロットアドレ
スキュー（以下、場合によって空ＰＳキューまたは空キ
ューと略記する）２０４、格納終了ペイロードスロット
アドレスキュー（以下、場合によって格納終了ＰＳキュ
ーとも略記する）２０５からなる。
【０１２７】共通バッファ部１２１は、例えば８つの入
力ポートと１つの出力ポートを持ち、各々の入力ポート
はそれぞれＣＳ−ＰＤＵ生成部と結合してＣＳ−ＰＤＵ
を受け取り、出力ポートはＡＴＭセル生成部１３１と結
合する。
【０１２８】入力ポート部２０１は、空ＰＳスキュー２
０４から空ペイロードスロット（共通メモリ２０２内
の、１セルペイロード分のデータを格納する区切られた
領域）の先頭番地を捕捉し、これを基にＣＳ−ＰＤＵ生
成部１１１などから受信したデータ（具体的にはＣＳ−
ＰＤＵ）、メッセージ番号などを共通メモリ２０２に格
納する機能を有する。
【０１２９】図６に、入力ポート部２０１の内部構成図
を示す。このように入力ポート部は入力ポート制御部６
１１、空ペイロードスロット捕捉レジスタ（以下、場合
によって空ＰＳ捕捉レジスタと略記する）６１２、カウ
ンタ６１３、シリアル・パラレル変換部６１４、同期判
断部６１５を備える。
【０１３０】入力ポート制御部６１１は、初期状態にお
いてＣＳ−ＰＤＵ生成部から有意情報（ＣＳ−ＰＤＵ）
が入力されてきた場合、空ＰＳキュー２０４から空ペイ
ロードスロットを捕捉してこれを空ＰＳ捕捉レジスタ６
１２に格納して、ＣＳ−ＰＤＵの共通メモリ２０２への
格納に備えると共に、所定の量のデータを該ペイロード
スロットに格納終了した場合は、該ペイロードスロット
の先頭番地、即ち空ＰＳ捕捉レジスタ６１２の値を格納
終了ＰＳキュー２０５に格納する。また、カウンタ６１
３からペイロードスロットへのデータ格納タイミングを
受け取り、受信データの共通メモリ２０２への格納を行
うと共に、このタイミングを同期判断部６１５に通知す
る機能も有する。
【０１３１】空ＰＳ捕捉レジスタ６１２は、入力ポート
制御部６１１が空ＰＳキュー２０４から捕捉したペイロ
ードスロットの先頭アドレスを格納しておき、該入力ポ
ート部２０１が共通メモリ２０２にデータを格納する番
地のベースアドレスとする機能を有する。
【０１３２】カウンタ６１３は、空ＰＳ捕捉レジスタ６
１２をベースアドレスとして、ペイロードスロットごと
に共通メモリ２０２の書き込み番地を決めるための共通
メモリ２０２への書き込み番地の下位番地を計算して与
えると共に、該ペイロードスロットに規定の量のデータ
が格納された場合これを入力ポート制御部６１１に通知
し、次のペイロードスロットに移ることを促す。
【０１３３】シリアル・パラレル変換部６１４は、ＣＳ
−ＰＤＵ生成部から入力されてきたデータの内、有意で
あるものを選択し、これを後述する理由によりパラレル
展開して、共通メモリ２０２の書き込みインタフェース
に合わせる。
【０１３４】なお、図４にあるパラレル・シリアル変換
回路４２１と本パラレル・シリアル変換回路６１４を直
列に設置することは、場合によって機能が冗長となるこ
ともあるため、本機能をはぶく場合もあり得る。
【０１３５】同期判断部６１５は、ＣＳ−ＰＤＵ生成部
から入力されるＣＳ−ＰＤＵ先頭信号と、入力ポート制
御部６１１から通知される入力ポート部２０１の共通メ
モリ２０２へのデータ格納タイミングを比較し、両タイ
ミング間の同期がとれているか否かを判断し、同期がと
れていない場合はこれを外部に通知するとともに、現在
処理中のＣＳ−ＰＤＵについては同期がはずれているこ
ととなることから、ＣＳ−ＰＤＵトレイラのＣＲＣフィ
ールドを反転させるなどして、受信側で該ＣＳ−ＰＤＵ
を無効とする処理を行い、さらに再同期の確立をはか
り、およびＣＳ−ＰＤＵ生成部から送られてくる後尾信
号に対し、該後尾信号にて示されるＣＳ−ＰＤＵの最後
尾を含むことになるペイロードスロットにこの旨を通
知、格納する。
【０１３６】共通メモリ２０２は、複数（ここでは、８
つとする）の入力ポート部２０１から入力されるデータ
を入力ポートの別なく一括して格納するバッファであ
る。メモリ内は、ＡＴＭセルのペイロード長、具体的に
は４８オクテットごとに区切られている。以下、このひ
と区切りのことをペイロードスロットと呼ぶ。このペイ
ロードスロットの各先頭番地が、空ＰＳキュー２０４ま
たは格納終了ＰＳキュー２０５等に格納されることにな
る。なお、このメモリは大容量メモリである。
【０１３７】この共通メモリ２０２には、図７にあるよ
うにペイロードに入る情報を格納する領域のほかに、メ
ッセージ番号を格納する領域、後尾指示領域も設けられ
ている。これらの領域は、各々のペイロードスロットと
１対１に対応している。メッセージ番号格納領域は、各
入力ポート２０１から格納される情報がどのメッセージ
番号に属するものなのかを示すために入力ポート部２０
１が共通メモリ２０２に与える該番号を保存しておくた
めの領域である。出力ポート部２０３およびＡＴＭセル
生成部１３１は、このメッセージ番号を基に生成するＡ
ＴＭセルのヘッダ値を決定する。後尾指示領域は、該ペ
イロードスロットに格納されているデータが、ＣＳ−Ｐ
ＤＵの最後尾を含むデータであることを示す場合にセッ
トされる（例えば“１”が立つ）領域であり、後尾であ
るか否かの通知は各入力ポート２０１からの後尾信号を
通して送られる。
【０１３８】出力ポート部２０３は、ＡＴＭセル生成部
１３１から情報の取り出し依頼トリガを受け取ると、共
通メモリ２０２内に送出可能なデータが存在する場合は
これを取り出してＡＴＭセル生成部１３１に送出し、送
出可能なデータが存在しない場合はこの旨をＡＴＭセル
生成部１３１に通知する。
【０１３９】図８に、出力ポート部２０３の内部構成図
を示す。このように出力ポート部２０３は、取り出し制
御部６３１、格納終了ペイロードスロット捕捉レジスタ
（格納終了ＰＳ捕捉レジスタ）６３２、カウンタ６３３
を備える。
【０１４０】取り出し制御部６３１は、ＡＴＭセル生成
部１３１から情報の取り出し依頼のトリガを受信する
と、格納終了ＰＳキュー２０５を調べにいく。後述する
ように格納終了スロットキュー２０５には、共通メモリ
２０２において、ペイロード情報を格納し終わったペイ
ロードスロットの先頭番地が格納される。よって、共通
メモリ２０２内に既に全ての情報の格納が終了したペイ
ロードスロットがあるか否かを該スロットの先頭アドレ
スがこのキューに格納されているか否かで判断できる。
先頭アドレスが格納されている場合は、ＡＴＭセル化す
ることができる情報が共通メモリ２０２内に存在すると
解釈し、このキューの先頭に格納されているアドレスを
取り出し、これを格納終了ＰＳ捕捉レジスタ６３２に格
納する。もしキュー内にアドレスが格納されていない場
合は、その時点でＡＴＭセル化することができる情報が
共通メモリ２０２内には存在しないものと解釈し、その
旨を有意・無意信号線を通してＡＴＭセル生成部１３１
に通知する。
【０１４１】格納終了ペイロードスロット捕捉レジスタ
６３２は、格納終了ＰＳキュー２０５より取り出された
共通メモリ２０２のペイロードスロットの先頭番地を格
納しておくためのレジスタである。出力ポート部２０３
は該取り出し手順中ではこのレジスタ６３２に格納され
た先頭番地にて指定されるペイロードスロットに格納さ
れているデータを取り出すこととなる。実際には、出力
ポート部２０３は、このバッファ６３２と、カウンタ６
３３の値の和を共通メモリ２０２の読みだしアドレスと
して参照するため、このレジスタに格納された値は共通
メモリ２０２の読みだし番地のベースアドレスとなるこ
ととなる。
【０１４２】カウンタ６３３は、出力ポート部２０３が
ＡＴＭセル生成部１３１からのデータ取り出し依頼トリ
ガを受信し、かつ格納終了ＰＳキュー２０５にデータの
格納が終了したペイロードスロットの先頭番地が格納さ
れている場合にとり出し制御部６３１から起動をかけら
れ、格納終了ＰＳ捕捉レジスタ６３２によって指定され
る共通メモリ２０２の該ペイロードスロットからデータ
の読みだしを完了するまで、その示す値は該ペイロード
スロットからのデータ取り出しに伴いインクリメントさ
れる。この共通メモリ２０２からの１ペイロードスロッ
ト中のデータの読みだしは、ＡＴＭセル生成部１３１の
セル生成周期と同期して行われ、この１周期の内に１ペ
イロードスロットから読み出す形で行われる。前述した
ように、格納終了ＰＳ捕捉レジスタ６３２の値とカウン
タ６３３の値の和が共通メモリ２０２の読みだし番地と
なる。
【０１４３】このようにして生成された共通メモリ２０
２の読みだしアドレスにより、各ペイロードスロット中
のデータが読み出され、ＡＴＭセル生成部１３１に順次
送られる。ここで、共通メモリ２０２の各ペイロードス
ロット対応に格納されていたメッセージ番号およびＣＳ
−ＰＤＵの最後尾に関する情報もこれと平行してＡＴＭ
セル生成部１３１に送られる。
【０１４４】以上、図５の共通バッファ部１２１の内部
構成に従ってその詳細な構成について述べてきたが、こ
の共通バッファ部１２１は図９のような構成も可能であ
る。以下、図９のような構成に従って場合の、共通バッ
ファ部１２１の別の構成の詳細について述べる。
【０１４５】図９は、共通バッファ部１２１の内部構成
の他の例を示す図である。この例ででは、共通バッファ
部１２１は、入力ポート部２０１、共通メモリ２０２、
出力ポート部２０６、空ペイロードスロットアドレスキ
ュー（空ＰＳキューとも呼ぶ）２０４、格納終了ペイロ
ードスロットアドレスストア（格納終了ＰＳストアとも
呼ぶ）２０７を備える。この中で、図５の共通バッファ
部１２１と異なる主な点は、後述するように出力ポート
部２０６と、格納終了ＰＳストア２０７にある。
【０１４６】入力ポート部２０１、共通メモリ２０２お
よび空ＰＳキュー２０４は、図５にある同モジュールと
同様の構成、動作であるので、ここでの説明は省略す
る。
【０１４７】図１０に、出力ポート部２０６の内部構成
図を示す。
【０１４８】出力ポート部２０６は、前述した出力ポー
ト部２０３と同様に、ＡＴＭセル生成部１３１から情報
の取りだし依頼トリガを受け取ると、共通メモリ２０２
内に送出可能なデータが存在する場合はこれを取り出し
てＡＴＭセル生成部１３１に送出し、送出可能なデータ
が存在しない場合はこの旨をＡＴＭセル生成部１３１に
通知する。この内部構成において、選択制御部６６４を
有している部分が出力ポート部２０３と異なる点であ
る。
【０１４９】このように出力ポート部２０６は、取りだ
し制御部６６１、格納終了ペイロードスロット捕捉レジ
スタ（以下、場合によっては格納終了ＰＳ捕捉レジスタ
と略記する）６６２、カウンタ６６３、選択制御部６６
４を備える。
【０１５０】取り出し制御部６６１は、ＡＴＭセル生成
部１３１から情報の取り出し依頼のトリガを受信する
と、選択制御部６６４に働きかけて格納終了ＰＳストア
２０７にＡＴＭセル化すべき情報の格納を終了したペイ
ロードスロットの有無を調べに行かせる。
【０１５１】選択制御部６６４は、取り出し制御部６６
１からの、格納終了ＰＳストア２０７への調査の依頼を
受け取ると、同ストア２０７に情報格納の終了したペイ
ロードスロットの有無を調べに行く。ここで、情報格納
の終了したペイロードスロットが存在する場合は、この
中から適当なペイロードスロットを選択して、この先頭
アドレスを取り出し、取り出し制御部６６１を経由して
格納終了ＰＳ捕捉レジスタ６６２にこの値を格納する。
なお、後述するように、実際はポートごと、あるいはメ
ッセージ番号ごとに準備されている格納終了ＰＳキュー
６７１、格納終了フラグ６７２から１つを選択すること
になる。ここで、選択制御部６６４は、格納が終了した
ペイロードスロットがいくつかある場合は、この中から
後述するような選択方法によって適当なものを選択して
先頭アドレスを取り出す。
【０１５２】格納終了ペイロードスロット捕捉レジスタ
６６２およびカウンタ６６３については、図８の出力ポ
ート部２０３における格納終了ペイロードスロット捕捉
レジスタ６３２、カウンタ６３３と同様の機能を有する
ものであり、共通メモリ２０２の読みだしアドレスを合
わせて生成する。そして、このアドレスを基に各ペイロ
ードスロット対応に格納されていたデータ、メッセージ
番号が読み出され、ＡＴＭセル生成部１３１に送られ
る。
【０１５３】格納終了ペイロードスロットアドレススト
ア２０７は、その内部に入力ポートごと、ＣＳ−ＰＤＵ
生成部ごと、あるいはメッセージ番号ごとのアドレスキ
ューを有しており、出力ポート部２０６からアドレス取
り出し依頼があった場合は、選択制御部６６４が選択し
たキューから、その先頭に格納されている共通メモリ２
０２中のペイロードスロットの先頭アドレスが取り出さ
れて、出力ポート部２０６に渡される。
【０１５４】図１１は、格納終了ペイロードスロットア
ドレスストア２０７の内部構成図である。このように、
格納終了ＰＳストア２０７は、複数の格納終了ペイロー
ドスロットアドレスキュー（以下、場合によっては格納
終了ＰＳキューあるいはアドレスキューと略記する）６
７１と、格納終了フラグ６７２を備える。この複数のア
ドレスキュー６７１と格納終了フラグ６７２とは、それ
ぞれ１対１に対応しており、その各々がポートごと、Ｃ
Ｓ−ＰＤＵ生成部、あるいはメッセージ番号ごとに対応
している。即ち、あるポート、ＣＳ−ＰＤＵ生成部、あ
るいはメッセージ番号に属するデータが格納されたペイ
ロードスロットの先頭アドレスは、そのペイロードスロ
ット内部への格納が全て終了すると、そのポート、ＣＳ
−ＰＤＵ生成部、あるいはメッセージ番号ごとに割り振
られたアドレスキュー６７１に格納される。
【０１５５】このアドレスキュー６７１は、夫々先入れ
先出しキューで、物理的、あるいは論理的に複数個が格
納終了ＰＳストア２０７内に構成されている。格納終了
フラグ６７２は、それぞれに対応するアドレスキュー６
７１内に、ペイロードスロットの先頭アドレスが格納さ
れている場合に立つフラグであり、該先頭アドレスが一
つも格納されていないときは立たない。出力ポート部２
０６内の選択制御部６６４は、これらのフラグ６７２を
参照してアドレスキュー６７１内にアドレスが格納され
ているか判断する。
【０１５６】なお、上記格納終了ＰＳストア２０７中に
おける、ポート、ＣＳ−ＰＤＵ生成部、あるいはメッセ
ージ番号ごとの複数のアドレスキュー６７１をも単一の
メモリ上に展開し、アドレスキュー６７１の長さのバー
スト性に柔軟に対応することも可能である。この場合
は、例えば、各キューごとに先頭番地、最後尾番地を示
すポインタをポート、ＣＳ−ＰＤＵ生成部、あるいはメ
ッセージ番号ごとに用意し、先頭のペイロードスロット
に続く２番目以降のペイロードスロットのアドレスは、
リストでつないでいく構造をとる形で構成できる。
【０１５７】以上のような機構を通して生成された共通
メモリ２０２の読みだしアドレスにより、各ペイロード
スロット中のデータが読み出され、ＡＴＭセル生成部１
３１に順次送られる。
【０１５８】なお、共通バッファ部１２１の入力ポート
の内、ＣＳ−ＰＤＵ生成部が接続されていないポート、
またはＣＳ−ＰＤＵ生成部がＣＳ−ＰＤＵを生成、ある
いは送出していないポートについては、該入力ポート部
の動作はマスクされて、共通メモリ２０２への書き込み
アクセスは行われない。
【０１５９】図１２は、図１に示すＡＴＭセル生成部１
３１の内部構成の一例を示す図である。このようにＡＴ
Ｍセル生成部１３１は、シーケンサ回路３０１、トリガ
生成回路部３０２、メッセージ番号解析部３０３、ＳＡ
ＲＨ（ＡＴＭアダプテーションレイヤセグメンテーショ
ンアンドリアセンブリサブレイヤヘッダ）付与部３０
４、ＡＴＭＨ（ＡＴＭセルヘッダ）付与部３０５、有意
・無意解析部３０６、無効セル生成部３０７、セレクタ
３０８、制御部３０９を備える。
【０１６０】シーケンサ３０１は、ＡＴＭセル生成部１
３１がセルを生成し、外部に送出する周期でシーケンシ
ャル操作を行うハードウェアシーケンサであり、トリガ
生成回路部３０２などのＡＴＭセル生成部１３１のほか
の構成要素の動作を制御している。前記周期は、具体的
にはこのシーケンサ３０１が５３バイトのＡＴＭセルを
８ビットパラレルの内部回路にて処理を行うため、５３
クロック周期である。
【０１６１】トリガ生成回路部３０２は、シーケンサ３
０１からのタイミングに従い、共通バッファ部１２１の
出力ポート部２０３、または２０６に対してデータ送出
を促すデータ送出依頼トリガを生成して、これを共通バ
ッファ部１２１に送出する。共通バッファ部１２１から
のデータの取り出しを必要としない場合などはトリガの
生成を行わない。
【０１６２】メッセージ番号解析部３０３は、前記取り
出し依頼トリガに従って共通バッファ部１２１から送出
されたデータおよびメッセージ番号のうち、メッセージ
番号を抽出してこれを解析し、該送出データがどのＡＡ
ＬタイプにてＡＴＭセル化が行われているのか、どのＳ
ＡＲＨ（ＳＡＲヘッダ）を付与すればよいのか、どのＡ
ＴＭセルヘッダを付与すればよいのか等を解析し、これ
をＳＡＲＨ付与部３０４、ＡＴＭＨ付与部３０５に通知
する機能を有する。
【０１６３】ＳＡＲＨ付与部３０４、ＡＴＭＨ付与部３
０５は、それぞれメッセージ番号解析部３０３からの通
知により、ヘッダを付与するかしないか、また、どの様
なヘッダを付与するのかの判断を行うこととなる。メッ
セージ番号解析部３０３は、メッセージ番号からこの番
号に対応するデータのＡＡＬタイプ、付与すべきＳＡＲ
Ｈ、ＡＴＭＨを記してある図１３のようなテーブルをそ
の内部に有している。このテーブルの各アドレスがメッ
セージ番号に対応している。この中でＡＡＬタイプの欄
には、本装置がＡＡＬタイプ１かＡＡＬタイプ５にてＡ
ＴＭセル化を行うため、この２つの値のどちらかが記入
される。このテーブルで、ＡＡＬのタイプがタイプ１で
ある場合は、ＳＡＲＨ付与の依頼と、付与すべきＳＡＲ
ＨをＳＡＲＨ付与部３０４に通知すると共に、該メッセ
ージ番号に対応する次のセルのＳＡＲＨを用意すべく、
ＳＡＲＨのＳＮ（シーケンス番号）をインクリメント
し、そのＣＲＣ、パリティ演算を行い、再び上記テーブ
ルに保管する。ＡＡＬのタイプがタイプ５である場合に
は、ＳＡＲＨの付与は不要であるため、この旨をＳＡＲ
Ｈ付与部３０４に通知する。なお、このモジュールは、
有意・無意解析部３０６から、送られてきているメッセ
ージ番号が無意味であると知らされている場合は、共通
バッファ部１２１から送られてきているデータのＡＴＭ
セル化は行われないわけであるから、以上のようなテー
ブル参照は行わなくても良い。
【０１６４】ＳＡＲＨ付与部３０４では、メッセージ番
号解析部３０３から送られてくる指示に従い、共通バッ
ファ部１２１から送られてくるデータと、メッセージ番
号解析部３０３から送られてくるＳＡＲＨをシーケンサ
３０１からのタイミングに同期してマージさせ、ＡＴＭ
セルペイロードを完成させる。ここで、共通バッファ部
１２１から送られてくるデータは、トリガ生成回路部３
０２が生成するトリガ信号に同期して送られてくるた
め、結果的にシーケンサ３０１に同期して送られてくる
が、共通バッファ部１２１からＡＴＭセル生成部１３１
に送られてくる際、図１４にあるようにＡＴＭセルヘッ
ダの入るべき領域は空の状態で送られてくる。なお、取
り出し依頼トリガとデータの送出の間は、一定の間隔が
空いていても良い。
【０１６５】よって、ＳＡＲＨ付与部は、ＡＡＬのタイ
プがタイプ５である場合は、このデータをそのままスル
ーしてＡＴＭＨ付与部３０５に送出し、タイプ１である
場合は、ＡＡＬタイプ１のＳＡＲＨをペイロード領域の
１オクテット目に挿入した上で、続くデータを１クロッ
クづつ遅延させてＡＴＭＨ付与部に送出する。むろん、
ＡＡＬタイプ１である場合は、共通バッファ部１２１内
の各々のペイロードスロットには、４７オクテット分し
かデータの格納は行われないので、ＡＴＭセルペイロー
ドに丁度納まる分量のデータが送られてくることとな
る。
【０１６６】このようにして、ＳＡＲＨ付与部３０４で
は、簡単な機構によりＡＡＬタイプ１、ＡＡＬタイプ５
の双方への対処を可能にしている。
【０１６７】図１５に、ＳＡＲＨ付与部３０４とＡＴＭ
Ｈ付与部３０５との間のデータ信号線上のデータの様子
を示す。ＡＴＭＨ付与部３０６は、シーケンサ３０１か
ら送られてくるタイミングに同期して、メッセージ番号
解析部３０３から送られてくるＡＴＭヘッダをデータ信
号にマージして、ＡＴＭセルのフォーマットを完成さ
せ、セレクタ３０８に送出する。また、ペイロードタイ
プ（ＰＴ）フィールドの上位ユーザ間表示のビットにつ
いて、共通バッファ部１２１から送られてくる後尾信号
の指示に従って、該セルのペイロードに格納されるデー
タがＡＡＬのタイプ５にて処理されるＣＳ−ＰＤＵの最
後尾である場合には値“１”を立て、そうでないときは
“０”を立てる機能も有している。なお、ＡＡＬタイプ
１の時は、この後尾信号は使われなくて良い。ここで、
ＡＴＭセルヘッダのＨＥＣ（ヘッダ誤り制御）フィール
ドおよびＧＦＣ（Generic Flow Control）の値の計算、
付与はこのＡＴＭＨ付与部３０５あるいはそれ以降で行
うこととしても良い。
【０１６８】有意・無意解析部３０６は、共通バッファ
部１２１から送られてくる有意・無意信号を解析する。
この有意・無意信号は平行して送られてくるデータ信号
上を流れている信号が有意であるか無意であるかを示す
信号線である。この信号線が無意を示すのは、トリガ生
成回路部３０２から共通バッファ部１２１に対してデー
タ送出のトリガがかからない場合と、同トリガがかかっ
たにも関わらず、共通バッファ部１２１内にＡＴＭセル
化して送出するべき（準備の完了している）情報が存在
しない場合である。たとえば、Ｈレベルの場合は有意、
Ｌレベルの場合は無意などと意味付けをしておく。この
解析結果は、セレクタ３０８と、メッセージ番号解析部
３０３に送られ、共通バッファ部１２１から送られてき
ているデータ、およびメッセージ番号の有意・無意をこ
れらのモジュールに通知する。
【０１６９】無効セル生成部３０７は、シーケンサ３０
１に同期して、無効セル（空セル）を生成するモジュー
ルであり、その生成位相は、ＡＴＭＨ付与部３０５から
送出されるＡＴＭＨ流の位相と一致するようになってい
る。このモジュールは、ＡＴＭセル生成部１３１が外部
に空セルを送出する場合に、この空セルを生成するため
のものである。
【０１７０】セレクタ３０８は、ＡＴＭＨ付与部３０５
から送られてくるＡＴＭセル、無効セル生成部３０７か
ら送られてくる空セル、および制御部３０９から送られ
てくる制御用セル（シグナリングセル、ＯＡＭセル）の
内、適当なものを選択して外部に送出させる機能を有す
るモジュールである。この選択は、有意・無意解析部３
０６、および制御部３０９により行われる。即ち、共通
バッファ部１２１から送られてくるデータが有意である
場合は、ＡＴＭＨ付与部３０５により完全にＡＴＭセル
化が完了した形でセルが送出されており、これを選択し
て外部に送出する。一方、共通バッファ部１２１から送
られてきているデータが無意である場合は、ここから送
られてきているデータを外部に送出するのはまったく無
意味であるため、無効セル生成部３０７にて生成してい
る無効セルを外部に送出する。制御部３０９が外部に送
出すべきセルを有している場合は、トリガ生成回路部３
０２にデータ送出トリガの送出を行わないように要請す
ると共に、制御部３０９が直接該セルを生成して、これ
をセレクタ３０８を通して外部に送出する。
【０１７１】制御部３０９は、ＡＴＭセル生成部１３１
の各構成要素を制御する機能を有すると共に、シグナリ
ングやＯＡＭなどについての責任を持つ。
【０１７２】なお、図面上では省略したが、セレクタ３
０８の出力以降にＡＴＭ出力インタフェースとして、パ
ラレル・シリアル変換回路、電気・光変換回路などを有
していても良い。また、ＡＴＭＨ付与部３０５に該計算
機能がない場合は、セレクタ３０８以降にＨＥＣ、ＧＦ
Ｃの各計算回路が接続されていても良い。
【０１７３】なお、共通バッファ部１２１と、ＡＴＭセ
ル生成部１３１の間の有意・無意信号線は、メッセージ
番号の内のある番号、例えば０番を「無意の信号を伝送
中」等と意味付けを行ってやれば、省略することも可能
である。
【０１７４】また、ＣＳ−ＰＤＵ生成部１１３、１１４
と共通バッファ部１２１間の後尾信号に関しては、共通
バッファ部においてＣＳ−ＰＤＵ生成部から送られてく
るＣＳ−ＰＤＵ先頭信号を観測し、その１タイミング前
に送られてくるデータをＣＳ−ＰＤＵの最後尾であると
判断することによって、省略することも可能である。
【０１７５】次に、このような構成のもとに、本実施例
の装置においてＡＴＭセル化を行った場合の流れを概説
する。
【０１７６】本装置において、呼設定が行われる以前
は、本装置からは無効セル生成部３０７において生成さ
れている空セルが外部伝送路に向けて送出されている。
【０１７７】また、呼設定が行われる場合、制御部３０
９を通してシグナリングのやり取りが行われる。即ち、
制御部３０９においてシグナリングセルが生成され、
網、および相手側端末とシグナリングのやり取りを行
う。このシグナリングセルの挿入は制御部３０９がセレ
クタ３０８を制御することにより行われる。
【０１７８】なお、このシグナリングセルの生成、やり
取りにおいては、このシグナリングに関してのみ、他と
異なるＡＡＬタイプ（例えば、ＡＡＬタイプ３）が使用
される可能性があること、および、シグナリングに関し
ては定形的なセルのやり取りが行われると考えられるこ
と、即ちシグナリングの際に用いるセルのフォーマット
はあらかじめ決まっており、このフォーマット中の細か
な変数を変更するのみでシグナリングを完結させること
ができると考えられることなどから、シグナリングセル
生成機能をＣＰＵ等によるソフトウェア論理ではなく、
ＲＯＭ等のハードウェア・ファームウェア論理によりあ
らかじめ格納しておき、変数の部分（例えば、ＶＣＩ
値）のみをその都度変数として変更して使用するような
構成としても良い。
【０１７９】このシグナリングのやり取りは、例えばユ
ーザ側の端末および必要であればグラフィックユーザイ
ンタフェースを通して行われれる。図１６にあるよう
に、ディスプレイ３２０上に表示されたメディアのうち
通信したいメディアをマウス３２３（またはペン型入力
デバイスやタッチパネル）で指定し、あらかじめ登録さ
れた可能相手先の番号をプッシュボタン３２６（または
キーボード）から入力するのみで通信の開始が可能なよ
うになっている。ユーザは、呼設定時のトラヒック属性
の指定や、相手先との通信の細かなプロトコルの指定な
どを行う必要はなく、標準的な通信方法（例えばＭＰＥ
Ｇを用いたテレビ電話など）はあらかじめ登録をされて
おり、通信方法と相手先の番号（あるいは名前、住所、
ホスト名、ユーザ名、メイルアドレスなど）を入力すれ
ば通信を開始できるようになっている。なお、ユーザが
これらの登録をカスタマイズすることも可能である。
【０１８０】このシグナリングのやり取りの際に、制御
部３０９およびシステム全体の制御部（例えば図２およ
び図４のＣＰＵ）は、どの情報源を用いる通信か、その
使用プロトコルは何か、ＡＴＭセル化のＡＡＬタイプは
タイプ１か、あるいはタイプ５か、これに対応するメッ
セージ番号、付与すべきＡＴＭセルヘッダの、諸々の値
（ＶＰＩ・ＶＣＩ等）等をきめ、メッセージ番号解析部
３０３内のテーブルの設定など、装置各所の初期設定を
行う。なお、メッセージ番号の決定は、ハードウェア化
の簡単化のために、ＡＡＬのタイプごとにある範囲の番
号を専用に割り当ててメッセージ番号を用いる様にして
も良い。また、メッセージ番号はＶＰＩ／ＶＣＩ値と１
対１に対応するものとしても良い。その際、メッセージ
番号は、ＡＴＭセル生成部１３１にて共用しているた
め、各入力ポート間で重なりが起こらないように割り振
る必要がある。
【０１８１】上記でも述べたように、情報のＡＴＭセル
化はＡＡＬのタイプ１、もしくはタイプ５を用いて行わ
れる（ただし、シグナリング、ＯＡＭはこの限りではな
い）。即ち、音声、画像などリアルタイムデータの通信
ではＡＡＬタイプ１を、バーストデータの通信（データ
通信）ではＡＡＬタイプ５を用いて行われる。これは、
ＡＡＬ機構の単純化と、ＡＴＭセル化の高速化をねらっ
て、ＡＡＬ機構の統合化をはかったものである。即ち、
このような方針で情報のＡＴＭセル化を行うことによ
り、リアルタイム情報とバーストデータのＡＴＭセル化
を本装置ではほぼ同一の機構で行うことができ、大幅な
ハードウェア規模の削減と柔軟性の確保をはかることが
可能となる。
【０１８２】なお、ＡＡＬのタイプとしてタイプ３を用
いる場合は、ＳＡＲレイヤの処理が重く、本実施例のよ
うな構成でＡＴＭセル化を行うのは不可能ではないが、
ＳＡＲレイヤの処理を行う部分の複雑化を招くことにな
り、コスト高になる。ただしこの場合も、ハードウェア
規模の削減は可能である。また、メッセージ番号はＭＩ
Ｄ（メッセージＩＤ）と１対１に対応することとしても
よく、メッセージ番号解析部３０３内のテーブルにてＭ
ＩＤ値も参照されることとなる。
【０１８３】また、これらのシグナリングのやり取り
は、その他の通信がすでに行われている最中においても
行うことができる。例えば、音声通信中に画像通信を加
えることやリアルタイム通信中にデータの転送を行うこ
となどができる。即ち、コネクションの追加、削除およ
び属性の変更などを動的に行うことができる。
【０１８４】以下の例では、図１において、全ての情報
源が稼働している状態、即ち６４ｋｂｐｓの音声と１０
Ｍｂｐｓの画像（ともにＣＢＲ）がリアルタイム通信と
して（ＡＡＬタイプ１にて）稼働しており、また、デー
タ情報源１０３、１０４はＡＡＬタイプ５にて稼働して
おり、バーストデータを不定期に送出しているような状
態であると仮定して説明を行う。
【０１８５】音声情報源１０１および画像情報源１０２
につながるＣＳ−ＰＤＵ生成部は、図２にあるＣＳ−Ｐ
ＤＵ生成部４００である。この場合、メッセージ番号レ
ジスタ４０６には呼設定時に定められた値、またはデフ
ォルト値として定められた値が常駐し、さらにＰＡＤ挿
入回路４０２、ＡＬ挿入回路４０３、Ｌｅｎｇｔｈ挿入
回路４０４、ＣＲＣ演算回路４０５は、ＡＡＬタイプ１
にてＡＴＭセル化が行われるため、動作を行わず、外部
から入力されてきたデータ（即ち音声、画像符号化信
号）はこのＣＳ−ＰＤＵ生成部４００をスルーで通り抜
ける。ただし、音声、画像のクロックからＡＴＭ伝送路
側のクロックに乗り換える必要があることから、ＣＳ−
ＰＤＵ生成部４００においてクロックの乗換を行う。こ
のため、有効・無効信号については送出の際は無効を、
有効信号（音声、画像信号）出力の際は有効をそれぞれ
示すこととなる。
【０１８６】ここで、クロック乗換に伴い、音声や画像
の伝送周波数の方がＡＴＭ伝送路側の周波数よりも小さ
いため、ＣＳ−ＰＤＵ生成部４００の出力においては、
音声、画像データの送出だけでなく、ＡＴＭ伝送路側の
クロックに乗換を行う場合のクロック差による無意味デ
ータの挿入・送出も行われる。この無意味データをダミ
ーパターンという。このクロック乗換を行うため、ＣＳ
−ＰＤＵ生成部４００内には、これにクロック乗換機能
を加えるためデュアルポートメモリが内部に実装される
（図２において図示せず）。先頭信号については、音声
情報源１０１、画像情報源１０２と、共通バッファ部１
２１との同期をとるために一定周期にて同期信号が入力
されてくる構成でもよい。
【０１８７】図１のデータ情報源として、上位レイヤか
らレイヤ３までの処理をハードウェアで行い、バースト
データ通信を行う場合は図２のようにＣＳ−ＰＤＵ生成
部４００が用いられる。ここでは、上記ハードウェアと
してＸＴＰ４３２を適用され、ＸＴＰハードウェアから
データがパイプライン的にデータの先頭信号および有効
・無効信号、例えば平行して流れてくるデータが有効デ
ータのときのＨレベルとなる信号などがＣＳ−ＰＤＵ生
成部４００に入力されるような場合について述べる。
【０１８８】ＸＴＰ４３２は、ＣＳ−ＰＤＵ生成部４０
０に対してパイプライン的にデータを送出する。具体的
には図１７のように先頭信号、データ信号、有効・無効
信号が平行してＣＳ−ＰＤＵ生成部４００に対して入力
される。先頭信号は、ＸＴＰから入力されるレイヤ３パ
ケットの先頭を示す信号である。有効・無効信号が有効
を示している間、例えばＨレベルの間、がＸＴＰから送
出されるレイヤ３パケットであると解釈されるものとす
る。ここで、ＸＴＰへの上位レイヤからのデータの入力
は、ＣＰＵがメモリ上に送出データの格納を終了し、シ
ステムバスの制御権をＸＴＰに明け渡すことにより行わ
れる。ＸＴＰがメモリに格納されたデータをダイレクト
にフェッチし、レイヤ４およびレイヤ３処理をハードウ
ェア的に行う。ＸＴＰ４３２はＡＴＭ伝送路側のクロッ
クにより駆動されることから、上位レイヤ側クロックと
ＡＴＭ伝送路側クロックとのクロック乗換はこのシステ
ムバスの制御権切り替えにより行われることとなり、ク
ロック乗換点はＸＴＰ４３２の部分となる。
【０１８９】なお、ここで、ＸＴＰ４３２はＣＰＵ４３
０のシステムバスの使用状況を観測し、使用していない
場合にシステムバスを通してメモリ４３１にアクセスす
るいわゆるサイクルスチールを行っても良い。
【０１９０】なお、ＸＴＰは、プロトコル処理専用に割
り当てられた（汎用）プロセッサであっても良い。
【０１９１】ＣＳ−ＰＤＵ生成部４００のメッセージ番
号レジスタ４０６は、ＸＴＰを通してのデータ送出時に
例えばＣＰＵやＸＴＰなどによりシステムバスを通して
設定される。この値が共通バッファ部１２１、ＡＴＭセ
ル生成部１３１に対するＣＳ−ＰＤＵに関する情報とし
て使われることとなる。
【０１９２】これらＸＴＰから先頭信号、有効・無効信
号、データを受信したＣＳ−ＰＤＵ生成部４００は、先
頭信号を受信すると、カウンタ４０１が起動し、これが
シーケンサの役割を果たし、適当なタイミングでＰＡＤ
挿入回路４０２、ＡＬ挿入回路４０３、Ｌｅｎｇｔｈ挿
入回路４０４、ＣＳＣ演算回路４０５を駆動して、ＡＡ
Ｌタイプ５のＣＳ−ＰＤＵの生成を行う。また、共通バ
ッファ部１２１に向かう有意・無意信号は、ＣＳ−ＰＤ
Ｕを送出している間は有意を示すものとしては（例えば
Ｈレベルとするものとしては）、タイミングの修正をは
かった上で送出される。また、ＸＴＰ４３２から送られ
てくる先頭信号はそのまま共通バッファ部１２１に送出
され、共通バッファ部１２１に送出されるＣＳ−ＰＤＵ
の先頭信号として使用される。また、ＣＳ−ＰＤＵの最
後尾を示す後尾信号も生成され、これも共通バッファ部
１２１に通知される。
【０１９３】これに対して、図１のデータ情報源とし
て、上位レイヤからレイヤ３までの処理がソフトウェア
によって行われ、ＣＳ−ＳＤＵがメモリのポインタ渡し
によってＣＳ−ＰＤＵ生成部に渡される場合について説
明する。この場合、ＣＳ−ＰＤＵ生成部は図４のように
構成され、前述のようにメモリ上にＣＳ−ＳＤＵを生成
したＣＰＵが、ＣＳ−ＰＤＵ生成部４１０にＣＳ−ＳＤ
Ｕのアドレス、長さ、メッセージ番号などを通知し、さ
らにトリガレジスタ４１１をセットすることにより、シ
ステムバス制御権をＣＳ−ＰＤＵ生成部４１０に明け渡
す。システムバス制御権を得たＣＳ−ＰＤＵ生成部４１
０は、カウンタ４１５の制御によりメモリから順次デー
タを取り出してＡＡＬタイプ５のＣＳ−ＰＤＵを生成
し、メッセージ番号、先頭信号、後尾信号、有意・無意
信号と共にＣＳ−ＰＤＵをデータ信号に乗せて共通バッ
ファ部１２１に向けて送出する。
【０１９４】ここでも、ＣＳ−ＰＤＵ生成部４１０はＡ
ＴＭ伝送路側のクロックにて駆動される。よって、シス
テムバスの制御権を得てからのメモリからのデータ取り
出し、ＣＳ−ＰＤＵ生成の過程において上位レイヤ側の
クロックからＡＴＭ伝送路側のクロックへの乗換が行わ
れることとなる。
【０１９５】なお、ここで、ＣＳ−ＰＤＵ生成部４１０
はＣＰＵ４３０のシステムバスの使用状況を観測し、使
用していない場合にシステムバスを通してメモリ４３１
にアクセスするいわゆるサイクルスチールを行っても良
い。
【０１９６】次に、共通バッファ部１２１内でのデータ
の流れを説明する。上記のような処理を受けた後に、そ
れぞれのデータは共通バッファ部１２１に入力される
が、各入力ポートから入力されたＣＳ−ＰＤＵは、入力
ポート部２０１においてパラレル展開される。これは、
複数の入力ポート部２０１が単一の共通メモリ２０２に
対して書き込みアクセスをするため、全入力ポートから
共通メモリ２０２への書き込みデータが存在し、これら
がぶつかった際にも書き込み落としが発生しないよう
に、入力されたデータのパラレル度数を入力ポート数倍
以上、具体的には８倍以上に入力ポート部２０１にてパ
ラレル展開する。共通メモリ２０２への書き込みは、各
入力ポート部２０１ごとに時間的にずらして、各入力ポ
ートからの共通メモリへの書き込みが時間的に重ならな
いように行われる。この様子を図１８に示す。
【０１９７】なお、共通メモリ２０２がデュアル・ポー
ト・メモリで構成されていない場合、書込みと読出しを
交互に行う必要から、パラレル度数はさらに２倍とする
必要がある。
【０１９８】共通メモリ２０２は、図７のように、その
内部がＡＴＭセルのペイロード長、具体的には４８オク
テットごとにペイロードスロットと呼ばれる領域に区切
られており、その各々の先頭番地の内の内部が空のも
の、または出力ポート部２０３により読みだし済みのも
のが空ＰＳキュー２０４に格納される。空ＰＳキュー２
０４は、先入れ先出しのアドレスキューであり、初期設
定時には共通メモリ２０２の全ペイロードスロットの先
頭番地が格納されることになる。
【０１９９】この共通メモリ２０２へのデータの書き込
みは、入力ポート部２０１が各々、空ＰＳキュー２０４
から空スロットの先頭番地を獲得し、以降、該スロット
にこの先頭番地で示される番地から順次ＣＳ−ＰＤＵを
格納していく。格納するデータのＡＡＬのタイプがタイ
プ５ならば４８オクテット、タイプ１ならば４７オクテ
ットをそれぞれペイロードスロットに格納する。各ペイ
ロードスロットへの最後のデータ格納が終了するのにと
もない、後尾信号にて検出した結果、それがＣＳ−ＰＤ
Ｕの最後のデータである場合は、該ペイロードスロット
に格納されているデータがＣＳ−ＰＤＵの最後のデータ
である旨を共通メモリ２０２に格納する。通常この動作
は、ＡＡＬタイプ５のみにて行われるが、ＡＡＬタイプ
１の８ｋＨｚフレーム伝送のように、後段（ＳＡＲレイ
ヤ処理を行う部分）との同期をとる必要がある場合に
も、共通メモリの後尾指示領域を使用できる。ペイロー
ドスロットへのデータの格納が終了した時点で該スロッ
トの先頭番地を格納終了ＰＳキュー２０５、または格納
終了ＰＳストア２０７に渡す。この格納終了ＰＳキュー
２０５も先入れ先出しのアドレスキューであり、また、
格納終了ＰＳストア２０７も、内部が物理的、あるいは
論理的に複数のキューに分かれているとはいえ、全体的
にはキューを構成しているといえる。ここで、この格納
終了ＰＳキュー２０５、あるいは格納終了ＰＳストア２
０７へのスロット先頭番地のキューイングも、各入力ポ
ート部２０１間で重ならないように、各入力ポートがこ
の格納終了ＰＳキュー２０５、または格納終了ＰＳスト
ア２０７に先頭番地を書き込める時間が決まっており、
その各々は時間的にずれたものである。なお、初期設定
時における格納終了ＰＳキュー２０５、あるいは格納終
了ＰＳストア内にはスロットの先頭アドレスは一つも格
納されていない。
【０２００】出力ポート部２０３、あるいは２０６は、
ＡＴＭセル生成部１３１から情報の取り出し依頼トリガ
を受け取ると、格納終了ＰＳキュー２０５、あるいは格
納終了ＰＳストア２０７を調べる。このキュー２０５、
あるいはストア２０７内に先頭アドレスが格納されてい
る場合、すなわち共通メモリ２０２内に有意データの格
納を終了したペイロードスロットが存在する場合には、
以下のような動作を行う。
【０２０１】まず、格納終了ＰＳキュー２０５の場合に
はそのキューの先頭のアドレスを捕捉し、該アドレスが
示すペイロードスロットのデータを共通メモリ２０２か
ら取り出し、これをＡＴＭセル生成部１３１に送出す
る。格納終了ＰＳキュー２０５に格納された先頭アドレ
スがない場合は、共通メモリ２０２内に送出すべき情報
無しと判断し、その旨を有意・無意信号線を通じてＡＴ
Ｍセル生成部１３１に通知する。
【０２０２】これに対し、格納終了ＰＳストア２０７の
場合には、ポート、ＣＳ−ＰＤＵ生成部、あるいはメッ
セージ番号ごとに格納終了ＰＳキュー６７１と、格納終
了フラグ６７２が用意されている。各格納終了フラグ６
７２は、対応する格納終了ＰＳキュー６７１に共通メモ
リ２０２のペイロードスロットの先頭アドレスが一つで
も格納されている場合にセットされるものである。出力
ポート部２０６が取り出し依頼トリガを受け取ると、出
力ポート部２０６の選択制御部６６４は格納終了ＰＳス
トア２０７に設けられた格納終了フラグ６７２を参照し
にいく。この格納終了フラグ６７２のうち、ひとつでも
セットされているものがある場合は、この中から一つを
選択して対応する格納終了ＰＳキュー６７１の先頭に格
納されている共通メモリ２０２のペイロードスロットの
先頭アドレスを捕捉し、該アドレスが示すペイロードス
ロットのデータを取り出し、これをＡＴＭセル生成部１
３１に送出する。格納終了フラグ６７２が一つも立って
いない場合、格納終了ＰＳストア２０７内に一切のペイ
ロードスロットの先頭アドレスがないものと解釈し、送
出すべき情報無しということで、その旨をＡＴＭセル生
成部１３１に通知する。
【０２０３】ここで、前記格納終了フラグ６７２が複数
個立っている場合、選択制御部６６４はこの中の一つを
選択して先頭アドレスを取り出す必要がある。それゆ
え、選択制御部６６４は、このようにＡＴＭセル化を行
うべき複数の情報の中から該周期においてＡＴＭセル化
を行う情報を一つを選択する機能を有する必要がある。
この選択方法の例を以下に列挙する。 方法ｉ）送出すべき情報がもっとも蓄積されたバッファ
（またはキュー）を選択して、ここからデータを取り出
し、ＡＴＭセル化を行う。例えば格納終了ＰＳキュー６
７１に格納されている先頭アドレス数がもっとも多いも
のを選択する。 方法ii）送出すべき情報を蓄積するバッファについて、
最も大きな移動平均を有した情報入力速度を有したバッ
ファを選択して、ここからデータを取り出しＡＴＭセル
化を行う。 方法iii ）送出すべき情報を蓄積するバッファの内、リ
アルタイム情報（音声、画像など）を蓄積するバッファ
を優先してデータを取り出し、ＡＴＭセル化を行う。例
えば、格納終了ＰＳキュー６７１において、リアルタイ
ム情報を格納しているポート、ＣＳ−ＰＤＵ生成部、あ
るいはメッセージ番号に対応するキューを優先的に選択
する。 方法iv）事前に送出すべき情報を蓄積するバッファ間で
の優先順位を決めておき、以降この優先順位に従って情
報を取り出す。例えば、格納終了ＰＳキュー６７１ごと
に優先順位を決めておく。 方法ｖ）送出すべき情報を蓄積するバッファを一定の順
序に従って順番に選択していく。もし、該バッファ内に
送出すべき情報がない（または足りない）場合は、該バ
ッファは飛ばして、次のバッファを調べるような手順で
もよい。例えば、格納終了ＰＳキュー６７１を端から順
に選択していくものである。また、先頭アドレスの入っ
ていないキュー（格納終了フラグ６７２の立っていない
キュー）については飛ばすようにしても良い。 方法vi）送出すべき情報の属性や性質の組み合わせに従
って、情報を蓄積するバッファからの取り出し順序を決
めておき、これに従ってバッファから情報を取り出して
いく。例えば、送信情報の組み合わせごとに、格納終了
ＰＳキュー６７１の選択順序を定めたテーブルを別に用
意し、これに従ってキューを選択していく。なお、取り
出し順序は、あらかじめ決めておいても良いし、その都
度算出しても良い。また、その算出結果を保存してお
き、次回に同様の組み合わせが生じた場合は再びこれを
用いるという学習機能を組み合わせても良い。
【０２０４】以上のような方法のほかに、上記の方法を
ハイブリッドに複数個用いた方法を用いることも可能で
ある。例えば、通常は上記方法ｖのように順番に情報を
取り出し、あるバッファの内容量が一定値を越えた場合
は上記方法ｉのように該バッファを優先的に選択する方
法などである。
【０２０５】また、「特定のポート、ＣＳ−ＰＤＵ生成
部、あるいはメッセージ番号のキューについては、一定
時間（秒）につき１回しか選択しない」などのルールを
設け、格納終了フラグ６７２が立っている場合でもこれ
を選択しないなどのルールを適用することも考えられ
る。
【０２０６】また、上記の方法に、網に対してのセル流
送出時に送信端末が守るべきトライック特性（ＵＰＣ；
Usage Parameter Control ）を各バッファが遵守すべ
く、例えばスライディングウインドウなどのアルゴリズ
ムを用いて、送出すべき情報を蓄積するバッファからの
情報取り出しを行う方法を加えるものあるいはこれを単
独で行うものも考えられる。
【０２０７】また、あるＣＳ−ＰＤＵに属するセルをひ
とたび選択したならば、該ＣＳ−ＰＤＵの送出を完了す
るまでそのＣＳ−ＰＤＵが格納されているキューを選択
し続けるといった方法も考えられる。例えば、後尾指示
領域に信号がセットされているのを観測するまでは同一
のメッセージ番号を選択し続ける方法が考えられる。
【０２０８】また、キューのいくつかをまとめてグルー
プ化し、キューの選択制御を初めはグループ単位にて行
い、続けてそのグループ内にて改めて選択制御を行うと
いった階層的制御を行う方法も考えられる。
【０２０９】また、このキュー、または共通メモリ２０
２がオーバーフローを起こしたとき、あるいは起こしそ
うな時は、ＣＳ−ＰＤＵ生成部や入力情報源に向かって
データの入力を抑制するようにフロー制御をかける構成
も考えられる。
【０２１０】なお、以上のようなメディア多重、ＡＴＭ
セル化の方法については、本実施例のようなＣＳ−ＰＤ
Ｕ生成部（あるいはＳＡＲ−ＰＤＵ生成部）に共通バッ
ファ部、ＡＴＭセル生成部が接続されているような形態
に限らず、一般の形態、すなわち複数の情報源、メディ
ア源を単一、あるいは複数の通信伝送路上に多重する場
合、例えば各メディアごとに個別のバッファ部を有して
いる場合や、図２４、図２５のような場合、あるいは複
数の情報源が各々ＡＴＭセル化を行い、これを単一、あ
るいは複数のＡＴＭ伝送路上に多重する場合などにも適
用することが可能である。
【０２１１】ＡＴＭセル生成部１３１に入力されるデー
タは図１４のようなタイミングで共通バッファ部１２１
から送られてくる。ＡＴＭセル生成部１３１は、このデ
ータにＡＴＭセルヘッダおよびＳＡＲヘッダを挿入して
ＡＴＭセル化を行い、外部に送出する。その際、共通バ
ッファ部１２１からデータと平行に送られてくるメッセ
ージ番号を参照し、送られているデータがどのコネクシ
ョンに属するものなのか、ＡＡＬのタイプはいくつなの
かなどの情報を解析した上でＳＡＲＨ、ＡＴＭＨの選
択、挿入を行い、ＡＴＭセル化を行うこととなる。
【０２１２】なお、共通バッファ部１２１に送出すべき
情報が存在しない場合は、有意・無意信号線を通じてこ
れが通知され、ＡＴＭセル生成部１３１は外部に無効セ
ル生成部３０７にて生成している無効セルを送出する。
【０２１３】以上述べてきた例では、情報源（例えば音
声、画像源）のクロックから、ＡＴＭ伝送路側のクロッ
クへの乗換をＣＳ−ＰＤＵ生成部４００内のデュアルポ
ートメモリにて行っていたが、このクロック乗換機能を
共通バッファ部１２１の入力ポート部に割り当て、任意
の速度の入力情報源を共通バッファ部１２１に直接接続
することもできる。
【０２１４】図１９に、この場合の共通バッファ部１２
１内の入力ポート部２１１を示す。
【０２１５】このように、クロック乗換機能を有する場
合の入力ポート部２１１は、入力ポート制御部７１１、
空ＰＳ捕捉レジスタ７１２、カウンタ７１３、シリアル
・パラレル変換部７１４、同期判断部７１５、データ整
列確認回路７１６、ラッチ回路７１７を備えてなる。
【０２１６】入力ポート部７１１は、前述した入力ポー
ト部２０１とほぼ同様のものであるが、シリアル・パラ
レル変換回路７１４にデータが整列し終わったことをデ
ータ整列確認回路７１６から通知を受け、該データをラ
ッチ回路７１７にて一度バッファリングし、その上で共
通メモリ２０２に書き込む機能が加わることになる。
【０２１７】空ＰＳ捕捉レジスタ７１２、カウンタ７１
３、同期判断部７１５については、空ＰＳ捕捉レジスタ
６１２、カウンタ６１３、同期判断部６１５と同様の構
成である。
【０２１８】シリアル・パラレル変換部７１４は、外部
から入力されてくるデータのうち、有意であるものを選
択し、これをパラレル展開する機能は同変換部６１４と
同じであるが、この部分で外部の情報源側のクロックと
ＡＴＭ伝送路側のクロック乗換も行う。即ち、このシリ
アル・パラレル変換回路７１４には、データが情報源側
のクロックに従って入力されてくる。ここで、データ整
列確認回路７１６は、シリアル・パラレル変換回路７１
４内にデータが溜っていく状態を常時観測しており、デ
ータがシリアル・パラレル変換回路７１４の展開パラレ
ル度数分だけ情報源側から入力されてきたということを
確認した場合、これを入力ポート制御部７１１に通知す
る。このデータ整列確認回路７１６の確認動作はＡＴＭ
伝送路側のクロックに従って行われる。前述のように入
力ポート制御部７１１は、このパラレル度数分だけ揃っ
たデータをラッチ回路７１７にラッチする。このラッチ
に関してはＡＴＭ伝送路側のクロック速度で行われるた
め、この時点でクロックの乗換が行われたことになる。
このようなクロック乗換は、ＡＴＭ伝送路側のクロック
が、情報源側のクロックよりも早いと考えられるので、
パラレル度数を工夫することにより、ＡＴＭ伝送路側の
クロックによりシリアル・パラレル変換回路７１４のパ
ラレル度数の計測が可能になることを利用したものであ
る。なお、ＡＴＭ伝送路側のクロックは、情報源側のク
ロックに比較して、少なくとも５３／４８倍以上の早さ
である。これは、フルＡＴＭ流内の全セル内のペイロー
ド一杯に情報源からの情報が格納されている場合に相当
する。実際は、ヘッダ処理などによるオーバヘッドのた
め、通常、ＡＴＭ伝送路側のクロックは情報源側のクロ
ックよりもさらに早い。
【０２１９】このような構成とすることにより、任意の
速度で入力された情報のＡＴＭ伝送路側クロックへの乗
換が可能となる。ただし、この速度は、（ＡＴＭ伝送路
速度）×４８／５３よりも小さくする必要がある。
【０２２０】入力ポート部２１１に上記のような構成を
採用した場合、この入力ポート部２１１を構成要素とす
る共通バッファ部１２１は入力速度フリーとなり、ＡＡ
Ｌタイプ１にて音声、画像などの符号化情報のＡＴＭセ
ル化を行う場合、ＣＳ−ＰＤＵ生成部などの接続をも行
わず、符号化ボード等の共通バッファ部１２１への直接
接続も可能となり、ＡＴＭセル化装置の構成の更なる柔
軟化をはかることができる。なお、入力ポート部２１１
を共通バッファ部が構成要素としている場合は、ＣＳ−
ＰＤＵ生成部は、内部にクロック乗換のためのデュアル
ポートメモリを必ずしも有している必要はない。
【０２２１】また、これまでの例では共通バッファ部１
２１の共通メモリ２０２内にメッセージ番号の格納を行
ってきたが、メッセージ番号の格納を共通メモリ２０２
内ではなく、格納終了ＰＳキュー２０５、６７１にペイ
ロードスロットの先頭番地とし並行して格納することも
可能である。
【０２２２】また、同様に後尾指示信号の格納を共通メ
モリ２０２内ではなく、格納終了ＰＳキュー２０５、６
７１にペイロードスロットの先頭番地と並行して格納す
ることも可能である。
【０２２３】これらの場合は、共通メモリ２０２内に
は、純粋にＣＳ−ＰＤＵのみが格納されることになり、
出力ポート部２０３、２０６は、メッセージ番号、後尾
指示信号を取り出すために格納終了ＰＳキュー２０５、
６７１にアクセスすることになる。
【０２２４】以上のＡＴＭセル化装置では、音声情報
源、画像情報源、データ情報源、ＣＳ−ＰＤＵ生成部の
動的な組み合わせの変更、活線挿抜が可能なものとなっ
ている。
【０２２５】ここで、各情報源、ＣＳ−ＰＤＵ生成部な
どは、活線挿抜が可能であることや、組み合わせが自由
であることから、その組み合わせ、属性等を、ＣＰＵな
どのＡＴＭセル化装置を制御するモジュールに通知する
場合がある。これは、例えばボードが挿入されたときな
どに行われる。この場合は、オペレータが直接これを入
力する方法の他に、レベル線や、専用のパケットにて該
制御モジュールに通知する方法が考えられる。なお、こ
の組み合わせは、ボードを挿入して行われる場合や、コ
ネクタを介して行われる場合などが考えられるが、この
インタフェースはあらかじめ標準化されたもの、例えば
ＲＳ−２３２Ｃ等であっても良い。
【０２２６】このような、各情報源の自由な変更、組み
合わせが可能であるのは、本装置のＡＡＬ機構がＡＡＬ
のタイプによらず統合されていること、および内部のバ
ッファを共通化していることに基づくものである。上記
の情報源、ＣＳ−ＰＤＵ生成部等の組み合わせは、共通
バッファ部のバッファ量の総量のみで左右される。すな
わち、共通バッファ部を用いない場合は、情報源の組み
合わせ以前に、各入力ポートごとのバッファ量でその入
力ポートに接続される情報源が制限される。またＣＳ−
ＰＤＵ処理、ＳＡＲ−ＰＤＵ処理を行うモジュールの属
性が情報源の属性を制限する。
【０２２７】なお、パソコン等の各種端末の機能の急激
な進歩、あるいはＣＰＵの処理能力の急激な進展によ
り、音声や画像などのリアルタイム情報の処理をも、Ｃ
ＰＵ４３０にて行うような構成の場合について説明す
る。
【０２２８】この場合、データ情報源１０３、あるいは
データ情報源１０４がそのまま音声・画像などのリアル
タイム情報の情報源ともなり、システムバス上にデータ
情報の他にリアルタイム情報も流れるような構成とな
る。この場合は、音声、あるいは画像などに割り当てら
れたメッセージ番号をＣＳ−ＰＤＵ生成部が認識した場
合は、該情報を透過させて共通バッファ部１２１に格納
し、データに割り当てられたメッセージ番号をＣＳ−Ｐ
ＤＵ生成部が認識した場合は、ＣＳレイヤ処理を行った
のちに共通バッファ部１２１に格納するような形とすれ
ば良い。
【０２２９】以上は、複数の情報源およびＣＳ−ＰＤＵ
を生成するＣＳ−ＰＤＵ生成部と、これらを入力源とし
て、各々の入力ポートから入力されたＣＳ−ＰＤＵを単
一のメモリにて格納し、ＳＡＲレイヤ処理、ＡＴＭレイ
ヤ処理、物理レイヤ処理を施し、ＡＴＭセル化を行う単
一の共通バッファ部、ＡＴＭセル生成部により構成され
るＡＴＭセル化装置であった。
【０２３０】以上、本発明の第１の実施例に係るＡＴＭ
セル化装置について説明してきたが、続けて、本発明の
第２の実施例に係るＡＴＭセル化装置について説明す
る。なお、本実施例に係るＡＴＭセル化装置の構成およ
び動作は、上記第１の実施例と同様の部分が多いので、
ここでは、第２の実施例が第１の実施例と異なる点を主
として説明する。
【０２３１】図２０に、本発明の第２の実施例に係るＡ
ＴＭセル化装置の構成を示す。本実施例に係るＡＴＭセ
ル化装置も、前述した第１の実施例と同様に、リアルタ
イム情報源、バースト情報源双方を持ち、これら属性の
異なるメディアを多重化、ＡＴＭセル化して外部に送出
するものである。
【０２３２】図２０のように、このＡＴＭセル化装置
は、音声情報源５０１、画像情報源５０２、データ情報
源５０３、５０４、ＣＳ−ＰＤＵ生成部５１１〜５１
４、ＳＡＲ−ＰＤＵ生成部５２１〜５３４、共通バッフ
ァ部５３１、ＡＴＭセル生成部５４１を備える。第１の
実施例のＡＴＭセル化装置と本実施例のＡＴＭセル化装
置との違いは、第１の実施例ではＳＡＲレイヤの処理を
ＡＴＭセル生成部１３１によって行っていたのを、第２
の実施例ではＳＡＲ−ＰＤＵ生成部５２１〜５３４によ
って行う点である。
【０２３３】音声情報源５０１、画像情報源５０２、デ
ータ情報源５０３、５０４については、前記音声情報源
１０１、前記画像情報源１０２、前記データ情報源１０
３、１０４と同様の構成である。なお、ここでの詳細な
説明は省略する。
【０２３４】また、ＣＳ−ＰＤＵ生成部５１１〜５１４
は、前記ＣＳ−ＰＤＵ生成部１１１〜１１４とほぼ同様
の機能を有するが、生成したＣＳ−ＰＤＵを共通バッフ
ァ部ではなく、ＳＡＲ−ＰＤＵ生成部５２１〜５２４に
格納する点と、クロック乗換のためのデュアルポートＲ
ＡＭを実装していない点が異なる。なお、ここでの詳細
な説明は省略する。
【０２３５】ＳＡＲ−ＰＤＵ生成部５２１〜５２４は、
ＣＳ−ＰＤＵ生成部５１１〜５１４から上位レイヤの情
報（ＣＳ−ＰＤＵ）を受け取り、これにＳＡＲレイヤの
情報を付加してＳＡＲ−ＰＤＵを作成し、共通バッファ
部５３１に格納する機能を有する。ＳＡＲ−ＰＤＵ生成
部５２１〜５２４は、いずれのＡＡＬタイプの処理も行
うが、あらかじめ呼設定の段階で、ＡＡＬのタイプ１で
処理させるのかあるいはタイプ５で処理させるのかを指
定しておく。
【０２３６】図２１にＳＡＲ−ＰＤＵ生成部５２１〜５
２４の内部構成の一例を示す。このようにＳＡＲ−ＰＤ
Ｕ生成部は、ＳＡＲバッファ部８０１、ＳＡＲＨ演算部
８０２、ＳＡＲＨ挿入部８０３、ＳＡＲ制御部８０４を
備える。
【０２３７】ＳＡＲバッファ部８０１は、上位レイヤか
ら送られてくる情報の内、必要なものを抽出し、さらに
情報源側のクロックとＡＴＭ伝送路側との間のクロック
の乗換を行うモジュールであり、内部にデュアルポート
ＲＡＭを有している。このデュアルポートＲＡＭには、
外部から入力される有意・無意信号を参照して、有意情
報のみが格納され、この有意情報がＡＴＭ伝送路側のク
ロックにより読み出されることにより、クロック乗換が
行われる。
【０２３８】ＳＡＲＨ演算部８０２は、本モジュールが
ＡＡＬのタイプ１で動作する際の、ＳＡＲヘッダ（ＳＡ
ＲＨ）を演算するモジュールであり、演算した結果（Ｓ
ＡＲＨ）はＳＡＲＨ挿入部８０３に渡される。シーケン
ス番号のインクリメントなどのＳＡＲＨの演算のタイミ
ングは、ＳＡＲ制御部８０４により指示される。
【０２３９】ＳＡＲＨ挿入部８０３は、ＳＡＲＧ演算部
８０２より渡されたＳＡＲＨをＳＡＲ制御部８０４によ
り指定されたタイミングでデータ信号に挿入してＳＡＲ
−ＰＤＵを生成し、外部に送出する。
【０２４０】ＳＡＲ制御部８０４は、ＳＡＲ−ＰＤＵ生
成部の各構成部分を制御する機能を有し、ＳＡＲバッフ
ァ部８０１からのデータのＡＴＭ伝送路側クロックでの
読みだし、ＳＡＲＨ演算部８０２へのＳＡＲＨ演算の指
示、ＳＡＲバッファ部８０１からのデータ読みだしと同
期したＳＡＲＨ挿入部８０３へのＳＡＲＨ挿入指示、お
よびＳＡＲ−ＰＤＵ作成、共通バッファ部５３１に送出
する有意・無意信号、ＳＡＲ−ＰＤＵ先頭信号の生成、
メッセージ番号、後尾信号の受信、及び共通バッファ部
５３１への送信等を行う。
【０２４１】ＳＡＲ−ＰＤＵ生成部は、ＡＡＬタイプ１
処理を行う場合は、ＳＡＲ制御部８０４により各モジュ
ールが制御され、ＳＡＲＨが挿入されてＳＡＲ−ＰＤＵ
が生成され、共通バッファ部５３１に送出される。ＡＡ
Ｌタイプ５処理を行う場合は、ＣＳ−ＰＤＵの分割動作
以外には実質的にＳＡＲレイヤの作業はないため、ＳＡ
Ｒ制御部８０４と、ＳＡＲバッファ部８０１によるクロ
ック乗換動作以外の機能はマスクされる。
【０２４２】なお、このＳＡＲ−ＰＤＵ生成部には、複
数の（メッセージ番号の異なる）ＣＳ−ＰＤＵが同時に
入力され、その各々についてＳＡＲ−ＰＤＵを生成する
べく、複数個のＳＡＲヘッダを用意し、この中から適当
なものを選択してＳＡＲ−ＰＤＵを生成できるような構
成になっていても良い。
【０２４３】共通バッファ部５３１は、前記共通バッフ
ァ部１２１とほぼ同一の構成であるが、ＳＡＲ−ＰＤＵ
の生成がＳＡＲ−ＰＤＵ生成部により行われるため、そ
の各々の入力ポートにＳＡＲ−ＰＤＵ生成部が接続され
る点と、共通メモリ２０２内のひとつのペイロードスロ
ットに格納されるデータがＡＡＬのタイプに関わらず４
８オクテットとなる点が異なる。
【０２４４】ＡＴＭセル生成部５４１は、前記ＡＴＭセ
ル生成部１３１とほぼ同様の構成であるが、ＳＡＲレイ
ヤ処理をＳＡＲ−ＰＤＵ生成部が行わうため、制御部３
０９がＳＡＲレイヤに関する処理を行わない点、メッセ
ージ番号解析部３０３のテーブル内にＳＡＲＨに関する
情報が格納されない点、およびＳＡＲＨ付与部３０４が
ないという点が異なる。
【０２４５】以上のような構成を有するこの第２の実施
例に係るＡＴＭセル化装置においても、ＳＡＲレイヤ処
理をＳＡＲ−ＰＤＵ生成部にて行う点を除いて、第１の
実施例におけるＡＴＭセル化装置とほぼ同様の流れでリ
アルタイム、バースト両情報のＡＴＭセル化が行われ
る。
【０２４６】また、この第２の実施例におけるＡＴＭセ
ル化装置においても、音声情報源、画像情報源、ＣＳ−
ＰＤＵ生成部、ＳＡＲ−ＰＤＵ生成部のそれぞれの動的
な組み合わせの変更、活線挿抜が可能なものとなってい
る。
【０２４７】以上、本発明の第１および第２の実施例に
係るＡＴＭセル化装置について詳細に説明してきたが、
第１の実施例においてはＳＡＲレイヤ処理、ＡＴＭレイ
ヤ処理、物理レイヤ処理を共用して行っているため、ハ
ードウェア量の削減と制御の単純化をはかることがで
き、第２の実施例においてはＡＴＭレイヤ処理、物理レ
イヤ処理を共用して行っているため、ハードウェア量の
削減と制御の単純化をはかることができる。
【０２４８】また、第１の実施例においてはＣＳ−ＰＤ
Ｕ生成部とＡＴＭセル生成部の間に、第２の実施例にお
いてはＳＡＲ−ＰＤＵ生成部とＡＴＭセル生成部の間に
各入力源ごとに個別のバッファを用意するのではなく、
共通のバッファを用意している。 ここで、通常、情報
のＡＴＭセル化を行う際には、情報源からのデータへの
ヘッダ付与など、セル化の際のオーバヘッドのための待
ち合わせ、あるいは他の情報源からのデータ送出の際の
待ち合わせのためのバッファリング機構が必須となる。
従来、このバッファリング機構を個々の情報源ごとに準
備する場合、その情報源の出し得る最高速度、または他
の情報源との組み合わせから算出される最悪時の最長待
ち合わせ時間に対応したバッファ量をそれぞれの情報源
ごとに準備しておく必要があった。また、この場合、情
報源の変更を行う必要ができたとき、例えば音声の符号
化レートをあげる際など、旧情報源に接続されていたバ
ッファ（の容量）の変更をも強いるものとなっていた。
【０２４９】これに対し、該バッファの構成を共通バッ
ファ構成とし、共通バッファ部内を各入力情報源ごとに
（あるいはＣＳ−ＰＤＵ生成部、メッセージ番号ごとな
ど）に対応した論理ＦＩＦＯとして構成することによ
り、各々の入力情報源から入力される情報のバースト性
および情報入力速度のひろがりの双方を吸収する機構を
柔軟かつ弾力性に富んだ形で提供することが可能とな
り、結果として大幅な総バッファ量の削減が可能とな
る。
【０２５０】また、本装置のＡＡＬ機構をＡＡＬタイプ
１（リアルタイム通信）とＡＡＬタイプ５（データ通
信）に統合し、これらのＡＡＬ処理を同一の機構を用い
て行えることから、その情報入力源の属性、性質、その
組み合わせを制約無しに自由に選択し、あるいは組み替
えを行うことができ、ＡＴＭセル化機構の統合化、効率
化、柔軟化をはかることが可能となる。
【０２５１】また、上記共通バッファ部が、その内部に
ＣＳ−ＰＤＵ生成部、あるいはＳＡＲ−ＰＤＵ生成部、
あるいはメッセージ番号ごとに論理的なＦＩＦＯを構成
し、更に上記ＡＴＭセル生成部がセル周期ごとに上記論
理的なＦＩＦＯに格納された情報量を計測し、該ＦＩＦ
Ｏにセルを生成するに十分な量の情報が格納されている
場合にはこの条件を満たす論理ＦＩＦＯのうちから一つ
を選択してここから情報を取り出し、ＡＴＭセル化を行
い、この条件を満たすＦＩＦＯがない場合には無効セル
を送出することにより、各情報源から入力されてきた情
報の多重化、及びＡＴＭ多重の形で行われることとな
り、統計多重効果をも期待できることになる。
【０２５２】また、上記ＣＳ−ＰＤＵ生成部に入力され
る情報ごとに呼設定時にＡＡＬタイプを設定し、ＡＴＭ
セル生成部がこのタイプに従ってＡＴＭセル化を行うこ
とにより、いろいろな属性を有した情報源からの情報の
ＡＴＭセル化を単一のＡＴＭセル生成部により行うこと
ができる。
【０２５３】本実施例においては、ＣＳ−ＰＤＵ生成部
とＳＡＲ−ＰＤＵ生成部が分離した形態での例を示した
が、ＣＳレイヤの処理と、ＳＡＲレイヤの処理を単一の
モジュールにて行い、該モジュールがＡＡＬタイプ１と
ＡＡＬタイプ５の処理を切り替えて行うような構成のＡ
ＴＭセル化装置も本発明に含まれるものである。
【０２５４】また、リアルタイム情報のＡＴＭセル化を
本実施例ではＡＡＬタイプ１にて行っているが、これを
ＡＡＬタイプ２も選択できるように本装置を構成するこ
とも可能である。すなわち、ＡＡＬタイプ２は、ＡＡＬ
タイプ１とＡＡＬタイプ５とを組み合わせたような形で
構成される可能性が高いので、本装置をＡＡＬタイプ２
にも拡張することが容易にできるわけである。
【０２５５】また、本実施例ではＡＴＭセル化を行い、
ＡＴＭセル流を送出するＡＴＭ伝送路（ＡＴＭ側出力）
は一つであるものとして説明してきたが、ＡＴＭセル生
成部を複数個持ち、ＡＴＭ側出力を複数個持つような同
様の構成のＡＴＭセル化装置も本発明に含まれるもので
ある。これは、例えば１端末が送出する情報量が大きい
とか、フォールトトレラントのため予備系の出力として
複数個のインタフェース点を持つ場合などに考えられる
構成である。この場合、ＡＴＭ側出力は、ＩＴＵ−ＴＳ
にて標準化が行われているＴＢ点、ＳＢ点であっても良
いし、その他のインタフェース、例えばＡＴＭフォーラ
ム・インターフェースや、構内網にて使用可能な独自イ
ンタフェースなどであってもよい。また、それらを組み
合わせたものでも良い。
【０２５６】以上、本発明に係るのＡＴＭセル化装置つ
いて説明してきたが、次に、本発明に係るＡＴＭデセル
化装置の各実施例ついて説明する。
【０２５７】図２６に、本発明の第３の実施例に係るＡ
ＴＭデセル化装置の構成を示す。このＡＴＭデセル化装
置は、受信情報処理装置として音声、画像の各リアルタ
イムデータの再生装置と、計算機ファイルデータなどの
データ受信装置（バースト情報受信装置）を持ち、これ
らの属性のことなる多様なメディアの情報を格納したＡ
ＴＭセルの受信、並びにＡＴＭデセル化を行い、情報の
再生を行うものである。ここで、音声、画像の各リアル
タイムデータはＡＡＬタイプ１にて、バーストデータは
ＡＡＬタイプ５にてそれぞれＡＴＭセル化されて送信さ
れてくるものとする。
【０２５８】図２６に示すように、本実施例のＡＴＭデ
セル化装置は、ＡＴＭ処理部１１０１、共通バッファ部
１１１１、ＳＡＲ処理部１１２１〜１１２４、ＣＳ処理
部１１３１〜１１３４、音制再生部１１４１、画像再生
部１１４２、データ再生部１１４３、１１４４を備え
る。
【０２５９】ＡＴＭ処理部１１０１は、外部から入力さ
れたＡＴＭセル流に対して、物理レイヤ処理およびＡＴ
Ｍレイヤ処理を行う。具体的には、入力データのセル同
期、デスクランブル、セルヘッダ値（ＶＰＩ／ＶＣＩ／
ＰＴ／ＣＬＰ値）を参照した上での共通バッファ部１１
１１へのデータの格納を行う。後述するように、共通バ
ッファ部１１１１のデータの格納は、共通バッファ部１
１１１の内部が論理的に複数のＦＩＦＯ（先入れ先出し
バッファ）を構成しており、上記のヘッダ値を参照した
上で該ヘッダ値を有したセルがどのメッセージ番号（後
述）に属しているかを判断し、このメッセージ番号に対
応した論理ＦＩＦＯにデータを格納することによって行
われる。ここで、ＡＴＭセルヘッダは、このＡＴＭ処理
部１１０１内で削除され、共通バッファ部１１１１には
ＡＴＭセルのペイロード（セル情報部）のみが格納され
る。
【０２６０】共通バッファ部１１１１は、１入力Ｎ出力
（Ｎは１以上の整数、例えばＮ＝８）のメモリであり、
ＡＴＭ処理部１１０１から出力されたデータ（ＡＴＭセ
ルペイロード）を一時的に格納し、後段に接続された１
または複数のＳＡＲ処理部にそれぞれに対応するデータ
を渡すものである。この共通バッファ部１１１１は、後
段の複数のＳＡＲ処理部間で共通に使用される。以下、
共通バッファ部の入力を入力ポート、出力を出力ポート
と呼ぶ。
【０２６１】ＳＡＲ処理部１１２１〜１１２４は、共通
バッファ部１１１１からデータを受け取り、これらのデ
ータに対しＡＴＭアダプテーションレイヤ・セグメンテ
ーション・アンド・リアセンブリ・サブレイヤ処理（以
下、ＳＡＲ処理と呼ぶ）を施し、ＡＡＬ・ＣＳプロトコ
ル・データ・ユニット（以下、ＣＳ−ＰＤＵと呼ぶ）を
生成して、ＣＳ処理部１１３１〜１１３４にそれぞれ渡
す機能（具体的にはリアセンブリの機能）およびＡＡＬ
タイプ１のリアセンブリ以外の機能の全部または一部を
有する。後述するように、これらＳＡＲ処理部１１３１
〜１１３４の内部構成は全て同一のものとなっている。
ここで、ＳＡＲ処理部１１２１，１１２２においては、
生成するＣＳ−ＰＤＵが実際には連続情報（音声情報、
画像情報）であるので、ＣＳ−ＰＤＵがパケット形式の
データとして本モジュールで再生されるわけではない
が、説明を簡略化するためにこのように呼ぶものとす
る。
【０２６２】ＣＳ処理部１１３１は、ＳＡＲ処理部１１
２１から入力された情報をそのまま透過的に音声再生部
１１４１に渡す。これは、本装置において音声のＡＴＭ
セル化、デセル化をＡＡＬタイプ１を用いて行うため、
本処理部における機能が透過的となることに基づくもの
である。ただし、このＣＳ処理部１１３１の内部構造は
他のＣＳ処理部１１３２，１１３３と同一のものであ
る。
【０２６３】音声再生部１１４１は、ＣＳ処理部１１３
１から受け取ったＰＣＭ符号化された符号（例えば６４
ｋｂｐｓ音声符号）を複号化し、音声信号として再生す
る。
【０２６４】ＣＳ処理部１１３２は、ＳＡＲ処理部１２
１２から入力された情報をそのまま透過的に音声再生部
１１４２に渡す。これは、本装置において画像のＡＴＭ
セル化、デセル化をＡＡＬタイプ１を用いて行うため、
本処理部における機能が透過的となることに基づくもの
である。このＣＳ処理部１１３２の内部構造も他のＣＳ
処理部１１３１，１１３３と同様である。
【０２６５】画像再生部１１４２は、ＣＳ処理部１１３
２から受け取った画像符号化信号を複号化し、画像信号
として再生する。ここで、画像情報の符号化は、たとえ
ば５Ｍｂｐｓ，あるいは１０Ｎｂｐｓ，４０Ｍｂｐｓな
どの定速度符号化でなされており、画像符号化の標準で
あるＭＰＥＧ，ＪＰＥＧ，Ｈ．２６１などにより行われ
るものとする。
【０２６６】ＣＳ処理部１１３３，１１３４は、ＳＡＲ
処理部１１２３，１２４１からそれぞれ受け取ったデー
タ（ＣＳ−ＰＤＵ）に対し、ＣＳレイヤ処理を行い、Ｃ
Ｓ−ＳＤＵ（ＡＡＬ−ＳＤＵ）を生成し、これをデータ
再生部１１４３，１１４４に渡す。ここで、後述するよ
うにデータ再生部１１４３，１１４４の構成が互いに異
なるため、ＣＳ処理部１１３３と同１１３４とは、機能
は上述のように同一であるが、その内部構成は互いに異
なるものとなっている。
【０２６７】データ再生部１１４３は、バイナリデータ
のファイル転送などに代表されるバーストデータを受け
取り、これを処理・再生するものであり、ＯＳＩプロト
コルスタックのレイヤ２以上の処理を行う。データ再生
部１１４３においては、受信データの再生は、ＯＳＩプ
ロトコルスタックのレイヤ２，３，４の処理（実際には
レイヤ２がヌルであるためレイヤ３，４の処理）はＸＴ
Ｐプロトコルによるハードウェア処理にて、レイヤ５以
上の処理は汎用プロセッサによるソフトウェア処理にて
行われる。ＣＳ処理部１１３３と、データ再生部１１４
３間のデータの受け渡しはデータストリームの形でも、
データをメモリに格納した上でのポインタ渡しの形でも
良いが、本実施例ではデータストリームの形でデータ受
け渡しが行われる場合を考える。
【０２６８】データ再生部１１４４は、データ再生部１
１４５と同様にバーストデータの処理・再生を行うもの
であるが、ＯＳＩプロトコルスタックのレイヤ２以上は
全てソフトウェア処理で行われ、内部構成はデータ再生
部１１４３とは異なるものとなっている。
【０２６９】図２７は、ＡＴＭ処理部１１０１の内部構
成を示した図である。このＡＴＭ処理部１１０１は、伝
送路インタフェース部１０１１、セル同期・デスクラン
ブル部１０１２、ヘッダ・ペイロード分離部１０１３、
ＶＣＩ／メッセージ番号変換部１０１４、制御部１０１
５を備える。
【０２７０】伝送路インタフェース部１０１１は、外部
から入力されてくる信号を、内部回路の処理形態である
フルＡＴＭセル流に変換する回路である。具体的には、
外部から入力されてくる信号が光信号である場合には、
光・電気変換を施し、電気信号とする。また、入力信号
がＳＤＨフレーム形態である場合は、ＳＤＨフレームの
検出などを行った後、ＳＤＨペイロードに格納されてい
るデータを取り出し、セル同期・デスクランブル部１０
１２に渡す。なお、このデータがフルＡＴＭセル流とな
る。
【０２７１】セル同期・デスクランブル部１０１２は、
伝送路インタフェース部１０１１から入力されてきたフ
ルＡＴＭセル流から、ＡＴＭセル同期をとり、セルの先
頭位置を次段以降のモジュールに通知するとともに、検
出したセル位相をもとにセルペイロード部についてデー
タのデスクランブルを行う機能を有する。この機能はＩ
ＴＵ−ＴＳ勧告Ｉ．４３２に準拠したものとなっていて
も良いし、独自インタフェースとしても良い。
【０２７２】ヘッダ・ペイロード分離部１０１３は、入
力されてきたセルデータの内、ＡＴＭセルヘッダについ
てはＶＣＩ／メッセージ番号変換部１０１４に渡し、該
到着セルの属するメッセージ番号等を検索させるととも
に、セルペイロードについては、これを共通バッファ部
１１１１に格納すべくペイロード先頭信号とともに共通
バッファ部１１１１に送出する。
【０２７３】ＶＣＩ／メッセージ番号変換部１０１４
は、ヘッダ・ペイロード分離部１０１３から渡されるＡ
ＴＭセルヘッダを解析し、このセルの属するメッセージ
番号等を検索して、この情報も次段以降に通知する。ま
た、ＰＴフィールドの上位ユーザ間表示ビットが立って
いる場合、すなわちＨレベルとなっている場合は、これ
も後尾信号として次段以降に通知する。これはＡＡＬタ
イプ５において、ＰＴフィールドの上位ユーザ間表示ビ
ットが、ＣＳ−ＰＤＵの最後尾を含むセルに付与されて
いるため、これを後段の回路に通知する必要があるため
のものである。
【０２７４】ここで、メッセージ番号とは、現在処理中
の情報がどのトランスポートレイヤサヘビスアクセスポ
イント（レイヤ４ＳＡＰと呼ぶ）同士、あるいはアプリ
ケーションプログラム同士の通信であるのかに関する番
号情報である。より具体的には、処理中の該データが、
どのレイヤ４ＳＡＰ、あるいはアプリケーションプログ
ラムによる通信であるのかをＡＴＭデセル化装置にて一
意に認識するための番号であり、この番号を基に該セル
（メッセージ）が属するコネクション、ＡＴＭヘッダ
値、ＡＡＬのタイプ、属性、レイヤ４ＳＡＰ、アプリケ
ーョンなどが対応付けされる。このメッセージ番号の付
与の仕方については後述する。
【０２７５】このメッセージ番号を受診したセルのヘッ
ダ値から検索するために、ＶＣＩ／メッセージ番号変換
部１０１４内には、ＶＣＩ／メッセージ番号変換テーブ
ルがある。図２８に、このＶＣＩ／メッセージ番号変換
テーブルの構成を示す。このようにＶＣＩ／メッセージ
番号変換テーブルでは、入力されたＡＴＭセルヘッダか
らポート番号メッセージ番号が検索される。なお、この
ポート番号は、共通バッファ部１１１１の出力ポート番
号に相当する。
【０２７６】ここで、理想的には入力されるＶＰＩ／Ｖ
ＣＩ／ＰＴ／ＣＬＰ値から一意にメッセージ番号・ポー
ト番号値が得られるように、ＶＰＩ／ＶＣＩ／ＰＴ／Ｃ
ＬＰ値をアドレスとしたメモリ空間をＶＣＩ／メッセー
ジ番号変換テーブル（以下テーブルという）を構築し、
表引きを簡単にするのが理想であるが、現実にはＶＰＩ
／ＶＣＩ／ＰＴ／ＣＬＰはＵＮＩの場合総計２８ビット
もあり、テーブルとして２の２８乗のアドレス空間をあ
らかじめ準備しておくことは現実的でない。そもそも、
このアドレス空間の中で実際に、同時に使用されるヘッ
ダ値は２の２８乗に比べれば極めて小さな値であり、ア
ドレス空間の無駄となるわけである。
【０２７７】そこで、本実施例では、このＡＴＭセルヘ
ッダ値（ＶＰＩ／ＶＣＩ／ＰＴ／ＣＬＰ値）に対してハ
ッシングを行い、テーブルの検索アドレスへの写像を行
っている。具体的には、ヘッダ値をあるハッシュ関数を
通すことにより、より小さなアドレス空間にマッピング
を行う。このハッシュ関数を通した後のアドレス空間の
大きさが、本実施例におけるＡＴＭデセル化装置の収容
メッセージ番号数の大きさとなる。なお、このＡＴＭセ
ルヘッダ値と、メッセージ番号との対応を求めるに当た
って、ハッシュ関数を用いる方法のほかに連想写像を用
いる方法や、Ｂ木を用いる方法、あるいはシグナリング
時に割り当てるＡＴＭセルヘッダ値を制限し、最初から
テーブルに納まる範囲のセルヘッダ値しか与えない方法
を使用しても良い。ここに、連想写像を用いる方法とし
ては、例えば、メッセージ番号の分だけのエントリーを
持った表を用い、このエントリーにヘッダ値をいれてお
き、入力ＡＴＭセルヘッダ値と全エントリーの値をハー
ドウェア的に同時に比較し、一致したエントリーの番号
をメッセージ番号、またはメッセージ番号の一部として
用いる方法、あるいはこの方法を数段重ねて使用する方
法などが考えられる。
【０２７８】これらの方法はシグナリング時において受
信方向、即ち網から本実施例のＡＴＭデセル化装置の方
向のＡＴＭセルヘッダ値（ＶＣＩ値など）を決定する主
体が網側である場合、即ち受信側端末、あるいは本ＡＴ
Ｍデセル化装置側にヘッダ値の決定権がない場合に、特
に有効な手法である。
【０２７９】ＡＴＭセルヘッダ値を決定する権限が受信
側装置（ＡＴＭデセル化装置）側にある場合は、上記の
ような方法を用いなくても、例えば使用するＶＰＩ／Ｖ
ＣＩの値は何番から何番までと言うようにあらかじめ決
めておき、シグナリング手順時に該番号を使用してセル
を送信するように網側に通知することにより、自分（Ａ
ＴＭデセル化装置）に都合の良いＡＴＭセルヘッダ値を
設定することができる。この場合は、図２８にあるハー
ドウェア比較器、またはハッシュ関数回路の規模は前述
の例と比べ極めて小さいものとすることができる。例え
ば、ＶＰＩ／ＶＣＩ値のうち、あらかじめ決まった桁の
み見れば良いと設定する方法、あらかじめ決まった桁の
番号をＶＣＩ／メッセージ番号変換テーブルのアドレス
とする方法、どのメッセージ番号／メディア／属性／ポ
ート番号／ＡＡＬタイプ／ＭＩＤの通信で使用するＡＴ
Ｍセルヘッダ値はこの値とあらかじめ決めておき、固定
的に該テーブルを用意しておく方法、あるいはヘッダ値
のある決まった桁をメッセージ番号とする方法などが考
えられる。
【０２８０】なお、このテーブルになんら値が設定され
ていないとき、例えば値０がポート番号／メッセージ番
号値として設定されているときなどには、該入力セルは
本ＡＴＭデセル化装置で処理するセルではなく無意セル
であると判断して、有意・無意信号にこの判断を反映す
る。例えば、無意セルの時は有意・無意番号をＬレベル
とし、有意セルの時はＨレベルとすれば良い。また、こ
のテーブル中に有意であるか無意であるかを判断するビ
ットを設けても良い。なお、該メッセージ番号に該当し
ないセル、すなわち該テーブルに登録されていないセル
が入力された場合などの異常通知を行う手段を内部に有
していても良い。
【０２８１】制御部１０１５は、ＡＴＭ処理部１１０１
の各モジュールの制御を行う。
【０２８２】次に、図２９に共通バッファ部１１１１の
内部構成の一例の図を示す。このように共通バッファ部
１１１１は、入力ポート部２２０１、共通メモリ２２０
２、複数の出力ポート２２０３、空ペイロードスロット
アドレスキュー（以下、場合によって空ＰＳキューと略
記する）２２０４を備える。なお、本実施例では、出力
ポート部２２０３は８個とする。
【０２８３】入力ポート部２２０１は、ＡＴＭ処理部か
ら受け取ったデータ（後述するペイロードデータ）に対
し、並行して送られてくる有意・無意信号、ポート番
号、メッセージ番号等を参照し、該ペイロードスロット
に格納するとともに、該メッセージ番号や後尾信号を該
当する出力ポートの出力ポート部２２０３に通知する。
【０２８４】図３０に、入力ポート部２２０１の内部構
成図を示す。このように入力ポート部２２０１は、入力
ポート制御部２０１１、カウンタ２０１２、空ペイロー
ドスロット捕捉レジスタ（以下、場合によって空ＰＳ捕
捉レジスタと略記する）２０１３、ポート番号指定回路
２０１４、データラッチ２０１５を備える。
【０２８５】入力ポート制御部２０１１は、入力ポート
部２２０１を制御するものであり、特に、データラッチ
２０１５を通して有意・無意情報を受信し、入力ポート
部２２０１に入力されてきているペイロードデータを共
通メモリ２２０２に格納するか否かを判断する。そし
て、有意であれば格納し、無意であれば格納しない。格
納すると判断した場合は、空ＰＳキュー２２０４から空
ＰＳアドレスを一つフェッチし、これを空ＰＳ捕捉レジ
スタ２０１３に格納するとともに、共通メモリ２２０２
の書き込みアドレスの下位ビットを形成するカウンタ２
０１２をインクリメントすることにより共通メモリ２２
０２への書き込みアドレスを作成して、入力されてきた
ペイロードデータをこれに同期させて書き込ませ、書き
込みが終了したペイロードスロットに関しては、このペ
イロードスロットのアドレスを、該データが送出される
出力ポートにメッセージ番号、後尾信号とともに通知す
る。なお、この出力ポート番号もＡＴＭ処理部１１０１
から通知される。
【０２８６】カウンタ２０１２は、前述のように共通メ
モリ２２０２ヘ書き込みアドレスの下位ビットとなる。
この値は、セルペイロードデータの入力位相と同期し
て、該ペイロードデータの格納が終了するまでインクリ
メントされる。
【０２８７】空ペイロードスロット捕捉レジスタ（空Ｐ
Ｓ捕捉レジスタ）２０１３は、前述のように、入力ポー
ト制御部２０１１が空ＰＳキュー２２０４から捕捉した
共通メモリ２２０２のペイロードスロットアドレスを格
納しておき、該入力ポート部２２０１が共通メモリ２２
０２にデータを格納する番地のベースアドレスとする機
能を有する。
【０２８８】この空ＰＳ捕捉レジスタ２０１３の値と、
カウンタ２０１２の値の和の値が共通メモリ２２０２の
書き込みアドレスとなる。
【０２８９】ポート番号指定回路２０１４は、ＡＴＭ処
理部１１０１から受信したポート番号を解析して、該ポ
ート番号を有する出力ポート部２２０３に対して、メッ
セージ番号、後尾信号、ペイロードスロットアドレスを
通知すべく、ポートセレクト信号とともに送出される。
該出力ポート部２２０３は、この送られてきたペイロー
ドスロットアドレスなどの信号により、自ポート宛に送
られてきたペイロードデータを認識することになる。こ
のあて先、伝達内容は、ペイロードデータの周期（すな
わちセル周期）に同期して変わることとなる。ここに、
ポートセレクト信号は、対象出力ポートを指定するため
のイネーブル信号であって、出力ポート数の線が出てお
り、対象とする出力ポートにつながる線のみがＨレベル
となる。データラッチ２０１５は、ペイロードデータ、
有意・無意信号等を受信し、適当なタイミングにてこれ
らの信号を入力ポート制御部２０１１，共通メモリ２２
０２等に伝達する機能を有する。なお、後述するように
共通メモリ２２０２へのペイロードデータの書き込み
は、パラレル度数を増やした上で、具体的には本実施例
では出力ポート数が８であるので、入力データの８倍ま
たは１６倍のパラレル度数で行われるので、このデータ
ラッチ２０１５内にて適当なシリアル・パラレル変換が
行われる。
【０２９０】共通メモリ２２０２は、複数（ここでは、
８つ）の出力ポート部２２０３に対して出力されるデー
タを出力ポートの別無く一括して格納するバッファであ
る。メモリ内は、ＡＴＭセルのペイロード長、具体的に
は４８オクテットごとに区切られている。以下、このひ
と区切りのことをペイロードスロットと呼ぶ。このペイ
ロードスロットの各先頭番地が、空ＰＳキュー２２０
４、または各出力ポート部２２０３内のＦＩＦＯ２０３
２（図３２参照）等に格納されることになる。この共通
メモリ２２０２は大容量メモリである。この共通メモリ
２２０２の内部構成を図３１に示す。ただし、このメモ
リへの入出力のパラレル度数は、前述の通り本ＡＴＭデ
セル化装置の入力データのパラレル度数（８ビットパラ
レル）の８倍、すなわち６４ビットパラレル、あるいは
１６倍の１２８ビットパラレルにて行われる。これは、
後述のように、各出力ポートに対して公平にデータ送出
を行うための工夫である。
【０２９１】出力ポート部２２０３は、入力ポート部２
２０１から受け取ったペイロードスロットアドレス、メ
ッセージ番号、後尾信号などをその内部にキューにため
込み、この順にしたがって共通メモリ２２０２内に格納
された該出力ポート向けのデータを順次取り出して、こ
れを対応するＳＡＲ処理部１１２１〜１１２４に渡す。
出力ポート部２２０３は、共通バッファ部１１１１内に
おいて複数個配置されるが、その内部構成は同様のもの
である。
【０２９２】図３２は、出力ポート部２２０３の内部構
成図である。このように出力ポート部２２０３は、イネ
ーブル付きバッファ２０３１、ＦＩＦＯ２０３２、取り
出し制御部２０３３、格納終了ペイロードスロット捕捉
レジスタ２０３４、カウンタ２０３５から構成される。
【０２９３】イネーブル付きバッファ２０３１は、入力
ポート部２２０１から送られてくるペイロードスロット
アドレス、メッセージ番号、後尾信号が自出力ポート部
への信号である場合にこれを取り込むためにバッファを
イネーブルして、該信号群をＦＩＦＯ２２０２に格納さ
せる。
【０２９４】入力ポート部２２０１から、複数の出力ポ
ート部２２０３へ送られる前記信号群は（ポートセレク
ト信号をのぞいて）バス上にのせられて各出力ポート部
２２０３に放送される。ポートセレクト信号線のみは入
力ポート部２２０１と、出力ポート部２２０３間で１対
１で結ばれており、この信号線を使って入力ポート部２
２０１は、現在バスに乗せている信号群がどの出力ポー
ト部２２０３行きであのかを示す。これらの信号群は、
ＶＣＩ／メッセージ番号変換テーブルにて無意セルでな
いと判断されない限り、セル周期にていずれかの出力ポ
ート部２２０３に送られてくる。
【０２９５】ＦＩＦＯ２０３２は、イネーブル付きバッ
ファ２０３１から送られてきたペイロードスロットアド
レス、メッセージ番号、後尾信号をそれぞれ並列に格納
する先入れ先だしバッファである。ＦＩＦＯ２０３２か
らの格納データの取り出しは、取り出し制御部２０３３
により行われる。
【０２９６】取り出し制御部２０３３は、上位レイヤ
（ＡＡＬレイヤ以上）の指示に従って共通メモリ２２０
２からデータを取り出し、これを上位レイヤに渡すべ
く、必要に応じてＦＩＦＯ２０３２から格納終了ペイロ
ードスロットアドレスを取り出してこれを格納終了ペイ
ロードスロット捕捉レジスタ（以下、場合によって格納
終了ＰＳ捕捉レジスタと略記する）２０３４に格納し、
カウンタ２０３５の制御と合わせて共通メモリ２２０２
の読みだしアドレスを生成し、データの取り出し、およ
び該データを上位レイヤ（ＳＡＲ処理部１１２１〜１１
２４）に渡す。また、ＦＩＦＯ２０３２内になんらペイ
ロードスロットアドレスなどが格納されていない場合、
上位レイヤに向かって送出するべき情報が共通メモリ２
２０２内に格納されていない旨を通知する。また、該ペ
イロードスロットのデータをすべて読みだした場合、該
ペイロードスロットアドレスを空ＰＳキュー２２０４に
格納し、次の使用に備えさせる機能も有する。また、上
位レイヤにてセル抜けが検出された場合など、共通メモ
リ２２０２内のデータを一時的にためておき、後に再び
取り出すというような場合は、該動作を行うべくＦＩＦ
Ｏ２０３２の状態をデータを取り出す前の状態に保持し
ておき、さらにカウンタ２０３５の動作を行わないこと
により共通メモリ２２０２からのデータ読みだしを行わ
ないとともに、次の読みだしタイミングの際に再び同じ
情報を読み出せるようにしておく機能も有する。
【０２９７】格納終了ペイロードスロット捕捉レジスタ
２０３４は、ＦＩＦＯ２０３２より取り出された共通メ
モリ２２０２のペイロードスロットの先頭番地を格納し
ておくためのレジスタである。出力ポート部２２０３で
は、該取り出し手順中においては、このレジスタ２０３
４に格納された先頭番地にて指定されるペイロードスロ
ットに格納されているデータを取り出すこことなる。実
際には、前述のように出力ポート部２２０３は、このバ
ッファ２０３４とカウンタ２０３５の値の和を共通メモ
リ２２０２の読みだしアドレスとして参照するため、こ
のレジスタ２０３４に格納された値は共通メモリ２２０
２の読みだし番地のベーアドレスとなる。また、データ
取り出しが終了したペイロードスロットアドレスは、取
り出し制御部２０３３により空ＰＳキュー２２０３に転
送され、次の使用に備えられる。
【０２９８】カウンタ２０３５は、取り出し制御部２０
３３が対応するＳＡＲ処理部１１２１〜１１２４からの
読みだし許可信号を受信し、かつＦＩＦＯ２０３２内で
データの格納が終了したペイロードスロットの先頭番地
が格納されている場合に、取り出し制御部２０３３から
軌道をかけられ、格納終了ＰＳ捕捉レジスタ２０３４に
て指定される共通メモリ２２０２の該ペイロードスロッ
トからのデータ読みだしを完了するまでその示す値は該
ペイロードスロットからのデータ取り出しに伴いインク
リメントされる。
【０２９９】この格納終了ＰＳ捕捉レジスタ２０３４の
値とカウンタ２０３５の値の和が共通メモリ２２０２の
読みだしアドレスとなり、データがここから取り出さ
れ、ＦＩＦＯ２０３２からのメッセージ番号、後尾信
号、取り出し制御部２０３３からの有意・無意信号とと
もにＳＡＲ処理部１１２１〜１１２４に送出される。
【０３００】この共通メモリ２２０２からのデータ読み
だしの周期および読みだしクロック速度については種々
の場合が考えられる。まず、データ読みだし周期につい
ては、入力ポート２２０１の共通メモリ２２０２へのデ
ータ格納周期すなわちセル周期と同一の周期で行うこと
も可能である。その代わりに、この周期とは関係なく上
位レイヤからの読みだし許可信号を受信し、かつＦＩＦ
Ｏ２０３２内に格納終了ＰＳアドレスが格納されている
場合には無条件に、あるいはさらにいくつかの付加条件
を設けて共通メモリ２２０２内のデータを取り出す手順
を用いることも可能である。前者は制御の単純さが、後
者はスループットの向上がそれぞれ期待できる。ただ
し、後者の場合は、どこがペイロードデータの先頭であ
るかを示す先頭信号をＳＡＲ処理部側に送出する必要が
ある場合もある。また、読みだしクロックについては、
入力ポート側のクロック速度（すなわちフルＡＴＭセル
速度）にて行うことも、上位レイヤのクロック速度にて
行うことも可能である。ただし、上位レイヤのクロック
速度は必ず入力ポート側のクロック速度よりも遅いの
で、この速い側のクロックである入力ポート側のクロッ
クにて取り出し制御部２０３３を制御することにより、
このような機構を構築することは可能である。また、後
者の場合は、上位レイヤへのクロック乗換をこの部分に
て行うこととなる。ただし、制御の単純化を図るため、
出力ポート部内にデュアルポートメモリを設け、共通メ
モリ２２０２からのデータ読みだしは入力ポート側のク
ロックで行い、これを該デュアルポートメモリに格納
し、ここから上位レイヤクロックにて読み出す形でも良
い。この型式では各出力ポート部間の共通メモリ２２０
２への読みだしアクセス権の制御が容易になる。
【０３０１】次に、図３３にＳＡＲ処理部１１２１〜１
１２４の内部構成図を示す。このＳＡＲ処理部は、ＳＡ
ＲＨ演算部１２１１、ＳＡＲＨ解析部１２１２、ダミー
パターン生成部１２１３、セレクタ１２１４、ラッチ１
２１５を備える。
【０３０２】ＳＡＲＨ演算部１２１１は、該ＳＡＲ処理
部がＡＡＬタイプ１の処理モードにて動作をしている場
合に、共通バッファ部１１１１から送られてくるデータ
のうち、ＳＡＲヘッダを取り込んで、このＣＲＣ演算、
パリティ演算を行う。この結果を実際に送られてきたＳ
ＡＲヘッダと比較し、現在のモード（誤り訂正モード／
誤り検出モードの状態遷移）を決定するとともに、適当
な誤り訂正を行ってその結果をＳＡＲＨ解析部１２１２
に送出する。ＳＡＲＨの誤りの訂正ができない場合は、
その旨をＳＡＲＨ解析部１２１２に通知させて、これを
有意・無意信号に反映させる。すなわち、無意とさせる
ＳＡＲＨ解析部１２１２は、ＳＡＲＨ演算部１２１１か
ら誤り訂正後のＳＡＲＨ（シーケンス番号）を受取り、
セルの到着順序の観察、解析を行う。この解析の結果か
ら、セル抜けやセル混入することなく、正常にセルが受
信されているときは、セレクタ１２１４を制御して入力
データをそのまま対応するＣＳ処理部に送出し、一方、
セル混入が認められたときは該セルを廃棄すべく、ＣＳ
処理部に向かう有意・無意信号を無意（例えばＬレベ
ル）としてこれを通知する。セル抜けと判断されたとき
は、該抜けセルの補償を行うべくセレクタ１２１４を制
御してダミーパターンをＣＳ処理部側に送出するととも
に、共通バッファ部１１１１内に格納されているデータ
については後に改めて使用すべく、読みだし許可信号を
不許可（例えばＬレベル）としてこれを共通バッファ部
１１１１側に通知する。
【０３０３】ダミーパターン生成部１２１３は、ＳＡＲ
Ｈ解析部１２１２によってセル抜けが検出された際に、
これを補償するために挿入されるダミーパターンを生成
するためのものである。ここからは一定パターンの情報
が送出されても良いし、ここはダミーパターンであると
上位レイヤが認識できるようなパターンを送出しても良
い。また、情報抜けを適切に補償するパターン、例えば
前セルと同一のパターン、あるいは無音を示すパターン
などがあればそれを送出しても良い。
【０３０４】セレクタ１２１４は、ＳＡＲＨ解析部１２
１２からの指示に従い、共通バッファ部１１１１から送
られてくるデータと、ダミーパターン生成部１２１３か
ら送られてくるダミーパターンとを適当に選択して、こ
れを対応するＣＳ処理部側に送出する。
【０３０５】ラッチ１２１５は、共通バッファ部１１１
１から受信した有意・無意信号、メッセージ番号、後尾
信号を適切なタイミング（データの送出タイミング）に
併せて対応するＣＳ処理部側に送出させる。
【０３０６】なお、このラッチ１２１５がＡＡＬタイプ
５にて動作を行う場合には、ＳＡＲＨ演算部１２１１、
ＳＡＲＨ解析部１２１２の各機能はマスクされ、データ
はそのまま、ダミーパターンは選択されずに、対応する
ＣＳ処理部に送られることになる。この場合、リアセン
ブリの機能のみを有することとなる。
【０３０７】どちらのＡＡＬタイプにて処理を行うかの
設定は外部から行うことができる。また、ＳＡＲＨ誤り
に関する情報、混入セル数、抜けセル数などを保持し、
外部、例えば上位レイヤに通知する手段をＳＡＲ処理部
内に設けても良い。
【０３０８】なお、共通バッファ部１１１１にて上位レ
イヤ側クロックへのクロック乗換を行わない場合、デュ
アルポートメモリを装備し、クロック乗換を行っても良
い。
【０３０９】図３４は、ＣＳ処理部１１３３とその上位
のデータ再生部１１４３の内部構成の一例の図である。
前述のようにＣＳ処理部１１１３の上位のデータ再生部
１１４３が、レイヤ２からレイヤ４までの処理を担当す
るＸＴＰハードウェア１３３０、レイヤ５より上のレイ
ヤ処理およびアプリケーションプログラムを担当するＣ
ＰＵ１３３１、ならびにメモリ１３３２により構成され
ている例である。この図３３において、ＣＳ処理部１１
３３は、ＣＳヘッダ／トレイラ解析部１３１１、バッフ
ァＡ（１３１２）、バッファＢ（１３１３）、セレクタ
１３１４、メッセージ番号レジスタ１３１５を備える。
【０３１０】ＣＳヘッダ／トレイラ解析部１３１１は、
該ＣＳ処理部がＡＡＬタイプ５の処理モードにて動作を
している場合に、対応するＳＡＲ処理部から入力されて
くるデータのうち、ＣＳヘッダ・トレイラを抽出し、こ
れを解析して必要な処理を施す。具体的には、ＡＡＬタ
イプ５・ＣＰＣＳヘッダ・トレイラであるＰＡＤ，Ａ
Ｌ，Ｌｅｎｇｔｈ，ＣＲＣの各領域を参照し、上位レイ
ヤが必要とする実情報（即ちＣＳ−ＳＤＵ）を抽出し
て、これを上位レイヤに渡すべくバッファＡ（１３１
２）、バッファＢ（１３１３）、およびセレクタ１３１
４を制御する。情報の抜けがあった場合、あるいは訂正
不可能なビット誤りがあった場合などはこれを上位レイ
ヤに通知すべくＸＴＰハードウェアに向かう有効・無効
信号線を無効（例えばＬレベル）にセットする。
【０３１１】バッファＡ（１３１２）、バッファＢ（１
３１３）は、それぞれ内部にＣＳ−ＰＤＵを構築するた
めに用いられる。対応するＳＡＲ処理部から受信したデ
ータは、ＣＳヘッダ・トレイラを分離した上でバッファ
Ａ（１３１２）、またはバッファＢ（１３１３）に格納
される。この格納は、ＣＳ−ＰＤＵごとにバッファＡ
（１３１２）、バッファＢ（１３１３）で交互に行われ
る。即ち、一つのバッファで一つのＣＳ−ＰＤＵが交互
に構築される。一方のバッファに対してデータの入力が
行われている間に、他方のバッファからセレクタ１３１
４を介してＸＴＰハードウェアに対してデータ（ＣＳ−
ＰＤＵ）の送出が行われる。ＣＳ処理部においては、受
信しているデータがきちんとＣＳ−ＳＤＵを構築してい
るかどうかを最終的に判断して正常なＣＳ−ＳＤＵのみ
を上位レイヤに送出するといったことを行う場合、一度
その内部に受信したＣＳ−ＰＤＵをすべて格納し、Ｌｅ
ｎｇｔｈ調査、あるいはＣＲＣ演算（誤り検出演算）を
行う必要がある。ＣＳ処理部中にこのデータを溜めるた
めのバッファが一つしかない場合は、この蓄積を行って
いる間は該調査が終了していないために、上位レイヤに
対してはデータの送出ができない。ただし、上位レイヤ
に対して該バッファ内にためられたデータを送出してい
る間にこのバッファ内に入力データをため込んでいくこ
とは制御が複雑にはなるが可能である。
【０３１２】これに対し、本実施例のＡＴＭデセル化装
置におけるＣＳ処理部では、このようにデュアルバッフ
ァ構成となっていることにより、片方のバッファにて入
力動作、もう片方のバッファにて出力動作を交互に行う
ことができ、ＣＳレイヤ処理（ＣＰＣＳレイヤ処理）を
停止することなく連続的に行うことができ、スループッ
トの向上をはかることが可能である。
【０３１３】なお、この構成は、本実施例のＣＳ処理部
にあるＣＳ−ＰＤＵが、他のＣＳ−ＰＤＵとのＡＴＭ多
重を受けずに、順序立ててくる場合にのみ適用が可能で
ある。例えば、自装置および／または通信相手の上位レ
イヤのポート数、アプリケーション数、プロセス数、ス
レッド数が１つの場合、あるいは前段までのモジュール
でＣＳ−ＰＤＵごとの配列がなされ、ＣＳ−ＰＤＵ単位
にまとめて転送されてくるといった場合などに相当す
る。
【０３１４】後者の前段のモジュールからＣＳ−ＰＤＵ
単位にデータがまとめて転送されてくる形態を実現する
には、例えば以下のような方法がある。
【０３１５】共通バッファ部１１１１内の出力ポート部
２２０３において、各出力ポート宛のＰＳアドレスなど
の入力ポート部２２０３からのデータを、単一のＦＩＦ
Ｏ２０３２にて一括して扱うのではなく、メッセージ番
号ごとにＦＩＦＯを物理的あるいは論理的に形成する。
このメッセージ番号ごとのＦＩＦＯは、あらかじめメッ
セージ番号ごとに割り当てておいても良い。
【０３１６】また、どのＦＩＦＯがとのメッセージ番号
というような対応付けはせず、あらかじめいくつかのＦ
ＩＦＯを用意しておき、まず、ＣＳ−ＰＤＵの先頭を格
納したセルを受信する都度にＦＩＦＯを新たに割り当て
る。これは、該メッセージ番号に相当するＦＩＦＯが存
在しないことによって該出力ポート部がＣＳ−ＰＤＵの
先頭が到着したと認識し、該メッセージ番号用にＦＩＦ
Ｏを割り当てることに相当する。さらに、該ＦＩＦＯに
後尾信号が通知された場合は、ＣＳ−ＰＤＵの最後尾が
到着したことを示すフラグをＦＩＦＯ対応にもうけて、
これを立てることにより、取り出し制御部２０３３にＣ
Ｓ−ＰＤＵ全ての到着を通知し、また、該ＦＩＦＯにお
いて認識されるＣＳ−ＰＤＵの取り出しが完了するとま
たこのＦＩＦＯを解放する形でＣＳ−ＰＤＵをまとめて
出力する方法も考えられる。
【０３１７】いずれの方法にしろ、各ＦＩＦＯにてＣＳ
−ＰＤＵごとの振り分けを行い、また、全ＣＳ−ＰＤＵ
の到着を、例えば各ＦＩＦＯ対応に設けられたフラグを
通して取り出し制御部２０３３が認識し、順に該ＦＩＦ
Ｏからデータを取り出していくことにより、ＣＳ−ＰＤ
Ｕをまとめて先のモジュールへ送出する形となってい
る。この場合、同一のメッセージ番号のＣＳ−ＰＤＵに
関しては、順序の逆転の発生を回避するために、ＦＩＦ
Ｏ内でのＣＳ−ＰＤＵの完成順に先のモジュールへ送出
するのが好ましい。
【０３１８】なお、フラグが立っているＦＩＦＯが複数
個存在する場合、この内のどれかを選択することとなる
が、この場合はフラグが立った順に選択する方法、メッ
セージ番号ごとに優先順位を設ける方法、一番データが
たまっているメッセージ番号のＦＩＦＯを選択する方法
など種々のものが考えられる。なお、この構成において
も、ペイロードスロットデータの発順を入れ換えている
だけなので、レイヤ間の切り分けは保たれている。
【０３１９】なお、このＣＳ処理部にＣＳ−ＰＤＵがＡ
ＴＭ多重の形で混在して転送されてくる場合には、デュ
アルバッファを複数個設けるか、単一のバッファを複数
個設けるか、あるいはその混合の形にするなどして、Ｃ
Ｓ処理部内の並列バッファを拡張してバッファを複数個
設け、このバッファをメッセージ番号ごとに使用するこ
とによって対応することも可能である。この場合、ＣＳ
ヘッダ／トレイラ解析部１３１１はＣＳヘッダ／トレイ
ラの多重処理を行うこととなり、この並列バッファ数が
実質的にＣＳ−ＰＤＵの多重数を規定する。そのため
に、メッセージ番号ごとに現在のＣＳ−ＰＤＵの状態を
示すテーブルを持っていてもよい。なお、この場合はＸ
ＴＰハードウェアが複数個存在する形の構成とすること
も可能である。
【０３２０】セレクタ１３１４は、ＣＳヘッダ／トレイ
ラ解析部１３１１からの指示に従い、バッファＡ１３１
２／バッファＢ１３１３の適当な側のデータを上位レイ
ヤ（ＸＴＰハードウェア）に送出するとともに、その先
頭番号の作成、また、ＣＳヘッダ／トレイラ解析部１３
１１からの指示によりそのデータが有効データであるか
無効データであるかの判断信号（有効・無効信号）を生
成、送出する。また、必要であれば、ＣＳヘッダ／トレ
イラ解析部１３１１からＣＳ−ＳＤＵ（またはＣＳ−Ｐ
ＤＵ）の長さに関する情報を受信し、これを上位レイヤ
に通知する機能を有していても良い。
【０３２１】メッセージ番号レジスタ１３１５は、現在
処理中のパケットが属するメッセージ番号を格納するレ
ジスタである。この値は上位レイヤに参照される。上位
レイヤとしては、例えば、図３４ではＣＰＵ１３３１あ
るいはＸＴＰ１３３０ハードウェアなどでも良い。ま
た、このレジスタ１１０６についてもバッファＡ１３１
２／バッファＢ１３１３に格納されているパケットの
内、現在上位レイヤに向かってデータを送出している側
のパケットについてのメッセージ番号を外部に向かって
みせるために、デュアル構成にしても良い。例えば、レ
ジスタを２つ設けてこれらを外部にみせても良いし、セ
レクタで選択した上で必要な側の該メッセージ番号のみ
を見せる構成でも良い。また、バッファが複数個ある場
合は、その個数に応じたメッセージ番号値を内部に持
ち、その中から適当な値を外部に呈示する構成になって
も良い。
【０３２２】以上、図３４の例ではＣＳ処理部内では、
ＣＳ−ＳＤＵの再生を行い、再生ができないＣＳ−ＳＤ
Ｕについてはその内部にて該ＳＤＵを廃棄してしまう構
成のＣＳ処理部の実施例を示した。
【０３２３】これに対し、図３５には、ＣＳ処理部内で
は、ＣＳ−ＳＤＵの再生可／不可の判断を行い、再生不
可時の該ＳＤＵの廃棄は上位レイヤにゆだねるような構
成のＣＳ処理部の実施例を示す。この例では、入力され
たデータはそれがＣＳ−ＳＤＵを正常に構成している
か、その如何に関わらずパイプライン的に上位レイヤに
送出され、そのＣＳヘッダ／トレイラの解析の結果ＣＳ
−ＳＤＵの構成ができていない場合はその旨これと並行
に通知され、該ＣＳ−ＳＤＵの廃棄は上位レイヤにゆだ
ねられる。
【０３２４】図３５のように、本例におけるＣＳ処理部
はＣＳヘッダ／トレイラの解析部１３１６、先頭信号生
成部１３１７、メッセージ番号レジスタ１３１８、バッ
ファ１３１９を備える。
【０３２５】ＣＳヘッダ／トレイラ解析部１３１６は、
該ＣＳ処理部がＡＡＬタイプ５の処理モードにて動作を
している場合に、対応するＳＡＲ処理部から入力されて
くるデータのうち、ＣＳヘッダ・トレイラを抽出し、こ
れを解析して必要な処理を施するが、前述したＣＳ処理
部１３１１と違いは、該解析の結果、該ＣＳ−ＳＤＵが
再生できないと判断された場合は、この旨を廃棄信号を
用いて上位レイヤに通知する点にある。この信号を受信
した上位レイヤは、現在までに受信したＣＳ−ＳＤＵが
無意であることをこの信号線を通して知り、廃棄するな
どの適切な処置を施す。
【０３２６】先頭信号生成部１３１７は、対応するＳＡ
Ｒ処理部から有意・無意信号、後尾信号を受信し、これ
らから適切なタイミング（該ＣＳ処理部がＸＴＰハード
ウェアに向かってＣＳ−ＳＤＵを送出するタイミング）
に合わせて、先頭信号、後尾信号、有効・無効信号を上
位レイヤ（ＸＴＰハードウェア）に送出する。この中
で、有効・無効信号に関しては、ＣＳ処理部からＸＴＰ
ハードウェアに対して有効情報を送出している際に常に
Ｈレベルとなっている信号線であり、先頭信号、および
後尾信号にてその最前部と最後部とがＸＴＰハードウェ
アには認識される。なお、前記廃棄信号は、並行して上
位レイヤ側に通知される有効・無効信号とは独立に制御
される。これは、ＣＳ−ＳＤＵのパケットが可変長であ
り、有効・無効信号を無効側に変更することに、該パケ
ットが無意パケットであることを意味的に含ませること
ができないことに基づく。
【０３２７】メッセージ番号レジスタ１３１８は、図３
４におけるメッセージ番号レジスタ１３１５と同様の機
能を有する。ただし、デュアル構成である必要はない。
【０３２８】バッファ１３１９は、対応するＳＡＲ処理
部から入力されるデータ信号をＣＳヘッダ／トレイラ解
析部１３１６が解析する際、ＣＰＣＳトレイラのＰＡＤ
領域がどこからどこまでであるか、即ちＳＡＲ処理部か
ら入力されているデータの内、どこまでがＣＳ−ＳＤＵ
であるのかをＬｅｎｇｔｈ、ＣＲＣ両フィールドを受
信、解析するまで分かることができないことから設けら
れているものである。即ち、ＣＳ処理部内に４８オクテ
ット（あるいは＋α）のバッファ領域を設け、ＣＳヘッ
ダ／トレイラ解析部１３１６にてＣＳトレイラの解析が
終了するまでここでディレイを設け、ＣＳ−ＳＤＵがど
こまでであるかを解析した後にこれを有効・無効信号、
後尾信号に反映しつつＸＴＰハードウェアに、ＰＡＤ領
域を削除した上でＣＳ−ＳＤＵを送出するために設けら
れたものである。
【０３２９】図３５のような構成でＣＳ処理部を構成し
た場合は、対応するＳＡＲ処理部から入力されてきたデ
ータがパイプライン的にＸＴＰハードウェア側に（バッ
ファ１３１９におけるディレイはあるが）送出されるた
め、再生に失敗したＣＳ−ＳＤＵに関しては、これまで
に上位レイヤに送出下ＣＳ−ＳＤＵは、無効であるとい
う旨の信号が通知される形でその再生失敗の情報の伝達
が行われ、上位レイヤ側で該ＣＳ−ＳＤＵの廃棄は行わ
れる。
【０３３０】なお、図３５の構成を採用したＣＳ処理部
の場合も、ＣＳ−ＰＤＵが順序立ててくる場合に適用が
可能である。このＣＳ処理部にＣＳ−ＰＤＵがＡＴＭ多
重の形で混在して転送されてくる場合は、メッセージ番
号を並行してＸＴＰに流すことによりその組立を上位レ
イヤにゆだねる構成が考えられる。しかし、この場合は
ＣＳレイヤの処理（ＣＳ−ＳＤＵの再生）機能がＸＴＰ
にも分散されることになる。
【０３３１】なお、図３４あるいは図３５のような構成
のＣＳ処理部についても、共通バッファ部１１１１にて
上位レイヤ側クロックへのクロック乗換を行わない場
合、本モジュール内にてデュアルポートメモリを装備
し、クロック乗換を行っても良い。このデュアルポート
メモリとして、バッファ１３１２、１３１３、またはバ
ッファ１３１９を用いても良い。
【０３３２】なお、本モジュールがＡＡＬタイプ１にて
動作を行う場合には、ＣＳヘッダ／トレイラ解析部１３
１１または１３１６の各機能はマスクされ、データはそ
のまま対応する上位レイヤに送られることとなる。この
場合、本モジュールは入力されてきたデータを透過的に
上位レイヤ側へ送出する。
【０３３３】ただし、上位レイヤに対してＣＢＲ信号と
してデータ流を送出する必要がある場合、即ち再生部側
のクロックにてデータを送出する必要がある場合は、無
意信号、または混入セルが存在する際などのデータの抜
けを補償し、よどみないＣＢＲ流として送出するため、
前記デュアルポートメモリを使用し、クロック乗換を行
った上でデータを送出しても良い。ただし、上位レイヤ
におくられるデータは、対応するＳＡＲ処理部から送ら
れてくるデータのうちの有意情報のみである。この判断
は有意・無意信号線を通して行う。
【０３３４】どちらのＡＡＬタイプで処理を行うかの設
定は外部から行うことができる。
【０３３５】次に、図３６に、ＣＳ処理部１１３４とそ
の上位のデータ再生部１１４４の内部構成の一例を示
す。前述のようにＣＳ処理部１１３４は、その上位レイ
ヤのデータ再生部１１４４がＣＰＵ、メモリにより構成
されており、レイヤ２以上の処理がソフトウェア処理に
て行われる場合の例である。
【０３３６】この実施例においては、ＣＳ−ＳＤＵはシ
ステムバスにつながるメモリ上に構築され、構築後上位
レイヤ（例えばＣＰＵ）にその旨が通知されることによ
り上位レイヤ側にＣＳ−ＳＤＵが渡される構成となって
いる。
【０３３７】この図中で、ＣＳ処理部の構成を示す部分
を１１３４としている。このようにＣＳ処理部１１３４
は、ＣＳヘッダ／トレイラ解析部１３４１、シリアル・
パラレル変換回路１３４２、メッセージ番号レジスタ１
３４３から構成される。
【０３３８】ＣＳヘッダ／トレイラ解析部１３４１は、
該ＣＳ処理部がＡＡＬタイプ５の処理モードにて動作を
している場合に、対応するＳＡＲ処理部から入力されて
くるデータのうち、ＣＳヘッダ・トレイラを抽出し、こ
れを解析して必要な処理を施し、正常にＣＳ−ＳＤＵの
構築がシステムバスにつながるメモリ上にできた場合、
これを同じくシステムバスにつながるＣＰＵに必要な情
報とともに通知し、ＣＰＵにレイヤ２以上の処理を促
す。具体的には、ＡＡＬタイプ５・ＣＰＣＳヘッダ、ト
レイラを参照し、シリアル・パラレル変換回路１３４２
によりシステムバス上のメモリに格納されたＣＳ−ＳＤ
Ｕが正常であるか否かの解析を行う。正常であると判断
された場合は、上位レイヤ（本実施例ではシステムバス
上のＣＰＵ）に割り込みなどで通知し、ＣＳ−ＳＤＵの
完成を上位レイヤに知らせるとともに、上記メモリに格
納したＣＳ−ＳＤＵの先頭番地、長さ、その他の必要な
情報を上位レイヤに通知する。
【０３３９】この通知は、システムバスを通して参照す
ることのできるレジスタに格納する形で行っても良い。
また、ＣＳ−ＰＤＵがＡＴＭ多重されて送られてくる場
合は、メモリ上に並列にＣＳ−ＳＤＵを組み上げてい
き、ＣＳ−ＳＤＵの正常再生が確認されたものから順に
ＣＰＵに通知する形式でも良い。この場合、メモリをデ
ュアルポートメモリとするとスループットの向上をはか
ることができる。また、メモリを有効に利用するため、
各ＣＳ−ＳＤＵの形成をリンクドリスト方式にて行って
も良い。なお、リンクドリスト方式は、各セルペイロー
ドデータのリンクドリストの形でＣＳ−ＳＤＵを形成す
るものである。
【０３４０】また、正常な再生が行えなかった場合は、
この旨を上位レイヤに通知するとともに、エラー情報
（例えば再生できなかった原因、再生できなかったＣＳ
−ＳＤＵ数など）を上位レイヤに通知する手段を有して
いても良い。なお、ＣＳ−ＰＤＵの終わりは対応するＳ
ＡＲ処理部から送られてくる後尾信号により確認し、こ
れを契機にシリアル・パラレル変換回路１３４２を制御
してデータの格納を終了する。
【０３４１】シリアル／パラレル変換回路１３４２は、
対応するＳＡＲ処理部から送られてきたデータをシステ
ムバスを通してメモリに格納する。また、対応するＳＡ
Ｒ処理部から送られてくるデータのパラレル度数（例え
ば８ビットパラレル）と、システムバスのデータバスの
パラレル度数（例えば３２ビットパラレル）が異なるた
め、これを吸収する。なお、メモリ内に格納するデータ
は、ＳＡＲ処理部から送られてくる有意データのみであ
るが、この判断は有意・無意信号を用いて行われる。
【０３４２】メッセージ番号レジスタ１３４３は、現在
処理中のバケットが属するメッセージ番号を格納するレ
ジスタである。この値は上位レイヤ（図ではＣＰＵ）に
参照される。
【０３４３】なお、本モジュールがＡＡＬタイプ１にて
動作を行う場合には、ＣＳヘッダ／トレイラ解析部１３
４１の各機能はマスクされ、データはそのまま対応する
上位レイヤに送られることとなる。この場合、本モジュ
ールは入力されてきたデータを透過的に上位レイヤ側へ
送出する。なお、この場合は上位レイヤに対して有意・
無意信号線を用意し、有意情報の位置を知らせる機構
（図示せず）か、上位レイヤにＣＢＲデータとしてよど
みないデータ流として送出する必要がある場合は、内部
に有意情報のみを格納し、これを上位レイヤに送出する
ためのメモリ、例えばデュアルポートメモリを実装する
必要がある。
【０３４４】どちらのＡＡＬタイプ処理を行うかの設定
は外部から行うことができる。
【０３４５】また、ここまで図３６の構成のＣＳ処理部
においては、上位レイヤへのデータの転送（この場合は
システムバスにつながるメモリへのデータの格納）の際
に用いるクロックを特に規定していなかったが、ＡＴＭ
伝送路側のクロックで行っても、上位レイヤ側のクロッ
クで行っても良い。また、これを上位レイヤ側のクロッ
クで行う場合、共通バッファ部１１１１、または対応す
るＳＡＲ処理部にて上位レイヤ側のクロックへのクロッ
ク乗換が行われない場合は、本モジュール内にてデュア
ルポートメモリを装備し、クロック乗換を行っても良
い。
【０３４６】なお、ここまでの機構においては共通バッ
ファ部から取り出したデータについてこれらをパイプラ
イン的に、あるいはモジュール内外のバッファに格納し
つつＣＳヘッダ／トレイラの解析を行い、正常・異常を
判断していた。これに対し、ＣＳヘッダ／トレイラ解析
中は共通バッファ部内のデータをキャンセルせず（即
ち、空ＰＳキューに該データの入ったＰＳ先頭アドレス
を解析終了まで格納せず）解析が終了し、正常と判断さ
れた場合は再度該共通バッファ部にアクセスしてＣＳ−
ＰＤＵを取り出し直し、取り出した順に空ＰＳキューに
格納していき、異常と判断された場合は該データの格納
されたＰＳ先頭アドレスを空ＰＳキューに渡すことによ
りデータのキャンセル（廃棄）を行う方式を用いること
も可能である。このような方式を適用した場合、一度共
通バッファ部から読みだしたデータを再度アクセスする
ためにスループットが若干低下するものの、ＣＳ処理部
側にメモリを用意する必要のないことからメモリ量の削
減を図ることが可能になる利点がある。
【０３４７】このような構成のもとに、本実施例の装置
においてＡＴＭデセル化を行った場合の流れを概説す
る。
【０３４８】本装置において、呼設定が行われる以前
は、本装置には（ＯＡＭセルを除いて）なんら有効セル
は入力されてこず、よってＶＣＩ／メッセージ番号変換
テーブルにはＯＡＭセルおよびシグナリングセルの値し
か設定されていない。
【０３４９】呼設定においては、本装置が呼の設定を働
きかける場合（例えばビデオ配信サービスを起動する場
合）と、相手側端末から呼の設定を働きかけられる場合
がある。
【０３５０】まず、本装置が呼の設定を働きかける場合
について述べる。ここでは、呼設定を行う主体（信号処
理を行う主体）はデータ再生部１１４３内に存在すると
仮定する。また、シグナリング手順がＡＡＬタイプ５を
用いて行われると仮定する。
【０３５１】本装置が呼の設定を働きかける場合、呼設
定を行う主体は、シグナリング情報をＡＴＭセル化装置
（図示せず）を通してＡＴＭセル化し、ＡＴＭ伝送路／
外部伝送路を通して網、受信側端末へ向けて送出する。
この時点で、実際に該通信が始まった場合に使用するＡ
ＴＭセルヘッダ値（ＶＣＩ値など）はまだわからない場
合（例えばＡＴＭセルヘッダ値を決める主体が網側にあ
るときなど）があるが、このシグナリングセルを送出し
てから呼が成立するまでの時間を利用して、該装置内で
用いるメッセージ番号値などあらかじめ設定しておける
値の各所への設定、初期化などを行ってもよい。
【０３５２】また、本装置が呼の設定を働きかけられる
場合は、あらかじめＶＣＩ／メッセージ番号変換部１０
１４にシグナリングセルのＡＴＭセルヘッダ値が登録し
てあるため、シグナリングセルが本ＡＴＭデセル化装置
に到着すると、自動的に信号処理を行う主体に向けて該
セルが送出される設定になっている。このため、シグナ
リング情報は信号処理を行う主体に送られることにな
る。
【０３５３】網側から送られてくるシグナリングセル
は、信号処理を行う主体（本実施例ではデータ再生部１
１４３）にデセル化された上で送られてくる。ここで、
使用されるＡＴＭセルヘッダ値が決まると、信号処理を
行う主体はＶＣＩ／メッセージ番号変換部１０１４に使
用されるＡＴＭセルヘッダ値を通知する。この通知は、
信号処理を行う主体と本変換部１０１４間に設けられた
特別の信号線を用いて行われていても良いし、特別なバ
ケットを用いて行われても良いし、ＶＣＩ／メッセージ
番号変換部１０１４がシステムバスからの書き込み、読
み込みが可能な構成となっており、このシステムバスを
通して値の設定が行えるようになっていても良いし、あ
らかじめ値が設定されている、または設定されると決ま
っている値があってもよい。
【０３５４】なお、このシグナリングセルの生成、やり
取りにおいては、このシグナリングに関してのみ、他と
異なるＡＡＬタイプ、たとえばＡＡＬタイプ３が使用さ
れる可能性があること、シグナリングに関しては定形的
なセルのやり取りが行われると考えられること、即ちシ
グナリングの際に用いるセルのフォーマットはあらかじ
め決まっており、このフォーマット中の細かな変数を変
更するのみでシグナリングを完結させることができると
考えられることなどから、シグナリングセル生成機能を
ＣＰＵ等によるソフトウエア論理ではなく、ＲＯＭ等の
ハードウエア・ファームウエア論理によりあらかじめ格
納しておき、変数の部分（例えばＶＣＩ値、ＵＰＩ値）
のみをその都度変数として変更して使用するような使い
方で行っても良い。なお、この場合、変数が異なるごと
にＣＲＣの値は事なるものになると考えられるが、これ
に対しては、予めＣＲＣの演算結果をハード／ファーム
として有していても良いし、ＣＲＣを演算する回路を別
に有していても良い。
【０３５５】このシグナリングのやり取りの際に、信号
処理を行う主体は、どの再生部を用いる通信か、その使
用プロトコルは何か、ポート番号、ＡＴＭデセル化のＡ
ＡＬタイプはタイプ１か、あるいはタイプ５か、これに
対応するメッセージ番号、対応すべきＡＴＭセルヘッダ
の諸々の値（ＶＰＩ・ＶＣＩ等）等の決定、あるいは設
定を行い、ＶＣＩ／メッセージ番号変換部１０１４や対
応する再生部など装置各所の初期設定を行う。なお、メ
ッセージ番号の決定は、ハードウエア化の簡単化のため
に、ＡＡＬのタイプごと／メディアごと／ポート番号ご
と等にある範囲内でメッセージ番号を用いる様にしても
良い。例えば、何番から何番はＡＡＬタイプ１等という
ようにすることが考えられる。また、メッセージ番号は
ＶＰＩ／ＶＣＩ値と１対１に対応するものとしても良
い。その際、メッセージ番号は、ＡＴＭ処理部１１０１
にて共用しているため、各出力ポート間で重なりが起こ
らないように割り振る必要がある。このヘッダ値とメッ
セージ番号の値とに一定の関係を設けても良い。例え
ば、ヘッダ値にあらかじめ決められたマスクをかけると
メッセージ番号値になるように両値を決めるなどが考え
られる。
【０３５６】上記でも述べたように、情報のＡＴＭデセ
ル化はＡＡＬのタイプ１、もしくはタイプ５を用いて行
われる。ただし、シグナリング、ＯＡＭはこの限りでは
ない。
【０３５７】即ち、リアルタイムデータの通信（音声、
画像など）はＡＡＬタイプ１を用いて、バーストデータ
の通信（データ通信）はＡＡＬタイプ５を用いて行われ
る。これは、ＡＡＬ機構の単純化と、ＡＴＭデセル化の
高速化をねらって、ＡＡＬ機構の統合化をはかったもの
である。即ち、このような方針で情報のＡＴＭデセル化
を行うことにより、リアルタイム情報とバーストデータ
のＡＴＭデセル化を本装置ではほぼ同一の機構で行うこ
とができ、大幅なハードウエア規模の削減と柔軟性の確
保をはかることが可能となる。
【０３５８】なお、ＡＡＬのタイプとしてタイプ３ある
いはタイプ４を用いる場合は、ＳＡＲレイヤの処理が重
く、本実施例のような構成でＡＴＭデセル化を行うのは
不可能ではないが、ＳＡＲレイヤの処理を行う部分の複
雑化を招くことになり、コスト高になる。ただしこの場
合も、ハードウエア規模の削減は可能である。また、メ
ッセージ番号はＭＩＤ（メッセージＩＤ）と１対１に対
応することとしてもよく、ＶＣＩ／メッセージ番号変換
部１０１４内のテーブルにてＭＩＤ値も参照されること
となる。
【０３５９】なお、これらのシグナリングのやり取り
は、その他の通信がすでに行われている最中においても
行うことができる。例えば、音声通信中に画像通信を加
える、リアルタイム通信中にデータの転送を行うなどが
考えられる。即ち、コネクションの追加、削除および属
性の変更などを動的に行うことができる。
【０３６０】以下の例では、図２６において、すべての
再生部が稼働している状態、即ち例えば６４ｋｂｐｓの
音声と例えば１０Ｍｂｐｓの画像（ともにＣＢＲ）がリ
アルタイム通信として（ＡＡＬタイプ１にて）稼働して
おり、また、データ再生部１１４３、１１４４は、バー
ストデータを不定期に受信しているような状態（ＡＡＬ
タイプ５にて稼働）であると仮定して説明を行う。ここ
に、ＯＡＭセルについてもデータ再生部にて受信してい
るものとする。
【０３６１】なお、ＡＴＭ処理部１１０１内にシグナリ
ング機能、あるいはＯＡＭ機能の一部が存在していても
良い。
【０３６２】音声セル、画像セル、バーストデータセ
ル、ＯＡＭセルなどがそれぞれＡＴＭ多重され、あるい
はこれらがＳＤＨフレームに乗せられた形でＡＴＭ処理
部１１０１に入力される。ＡＴＭ処理部１１０１にて、
フルＡＴＭセル流に変換された後、各入力セルについて
ＡＴＭセルヘッダが抽出され、これがＶＣＩ／メッセー
ジ番号変換部１０１４にて該セルが属するメッセージ番
号／ポート番号が取り出され、以降該セル（のペイロー
ドデータ）とメッセージ番号は対となって処理をされる
こととなる。ここで、前述のようにメッセージ番号は本
実施例におけるＡＴＭデセル化装置内において該セルが
どのＡＡＬタイプ、属性、出力ポート、メディア等に属
するのかを一意に認識するための本装置において対応づ
けられた番号である。
【０３６３】取り出されたメッセージ番号／ポート番号
は、ペイロードデータ、ペイロード先頭信号、有意・無
意信号、後尾信号と共に共通バッファ部１１１１に転送
される。図３７にＡＴＭ処理部１１０１と共通バッファ
部１１１１間のデータの流れを示す。このように各信号
はＡＴＭセル周期にてお互いに周期して転送される。な
お、ペイロード先頭信号は、ペイロードの先頭位置にて
Ｈレベルとなり、共通バッファ部１１１１にペイロード
先頭位置を知らせるための信号である。なお、共通バッ
ファ部１１１１は、ペイロード長が４８オクテッドであ
ることを認識しており、ペイロードデータ４８オクテッ
トを共通メモリ２２０２に格納する。
【０３６４】次に共通バッファ部１１１１内のデータの
流れを説明する。初期設定時には、空ＰＳキュー２２０
４には全ＰＳアドレスが格納されており、入力ポート部
２２０１により取り出されるのを待っている状態となっ
ている。共通バッファ部１１１１では、ＡＴＭ処理部１
１０１から入力される有意・無意信号にて並行して入力
されるペイロードデータが有意である場合には、入力ポ
ート部２２０１が、空ＰＳキュー２２０４から空ペイロ
ードスロットアドレスを一つ取り出し、共通メモリ２２
０２内の該アドレスを先頭番号とするペイロードスロッ
トにペイロードデータを格納していく。この際、後述す
る理由によって、共通メモリ２２０２へのデータ格納は
データをパラレル展開した後に行われる。これと並行し
て、あるいは格納終了後、ポート番号で示される出力ポ
ート２２０３に対してメッセージ番号、後尾信号、ペイ
ロードスロットアドレスを転送する。
【０３６５】出力ポート部２２０３では、自ポート宛の
メッセージ番号、後尾信号、ペイロードスロットアドレ
スを受信すると、これをＦＩＦＯ２０３２に格納し、以
降この格納順に従って共通メモリ２２０２からのデータ
を取り出すこととなる。この取り出し動作は、ペイロー
ド同期という意味において、各出力ポート２２０３間で
同期して行われても良いし、非同期で行われても良い。
ここに、最大取り出し速度は各出力ポート部２２０３間
で同一である。なお、自ポート宛であるとの認識はポー
トセレクト信号ではなく、ポート番号が入力ポート部２
２０１から放送され、自ポート宛であると認識した場合
に取り込むという形でも良い。
【０３６６】なお、出力ポートからみて後段のモジュー
ル（各再生部など）が接続されていない場合、または稼
働していない場合には、対応する出力ポート部にはなん
ら情報は渡されることはない。本実施例では出力ポート
は８つであるので４つの出力ポート部２２０３になんら
情報が渡されないこととなる。
【０３６７】共通メモリ２２０２からの各出力ポート部
２２０３のデータ取り出しは、各出力ポート部２２０３
が共通メモリ２２０２を共有しており、これら各出力ポ
ート２２０３が読みだしデータが存在する。これらがぶ
つかった際にも読み出しが可能であるように、データの
パラレル度数が出力ポート倍以上、具体的には８倍以
上、書き込みと読みだしが同時に行えない場合は１６倍
以上にされており、これを時分割に、すなわち、各出力
ポートからの共通メモリからの読みだしが時間的に重な
らないように行う。入力ポートからのデータの入力は、
各出力ポートからのデータの取り出しが一巡する周期に
１回行われる。この場合、各出力ポートについて入力ポ
ートと同様のスループットが得られる。各出力ポートに
ついて入力ポートと同様のスループットが必ずしも必要
ない場合も考えられる。即ち、出力ポートの最大速度＜
入力ポートの最大速度の場合である。この場合は、書き
込み周期を短くすれば良い。なお、出力ポートの速度は
必ずしも各ポート同一である必要はない。
【０３６８】なお、共通メモリ２２０２としてマルチポ
ートメモリ、例えば１入力８で力のデータ書き込み、デ
ータ読みだしを非同期に行えるメモリを用いれば、各出
力ポートの同時読みだしが可能になるため、パラレル展
開をした上でのデータ格納は不要になり、スループット
の向上が期待できる。
【０３６９】なお、出力ポート部２２０３のデータ取り
出しは、上位レイヤからの読みだし許可信号により読み
だし許可がされている場合にのみ可能である。共通メモ
リ２２０２からデータを取り出した出力ポート部２２０
３は、有意・無意信号、メッセージ番号、後尾信号と共
にこれを上位レイヤ側（ＳＡＲ処理部、ＣＳ処理部等）
に渡す。
【０３７０】次に、出力ポート部２２０３からデータを
受け取ったＳＡＲ処理部、ＣＳ処理部、各再生部におけ
るデータの流れをそれぞれ説明する。
【０３７１】まず、音声再生部１１４１につながる出力
ポートのデータの流れを概説する。ＳＡＲ処理部１１２
１、ＣＳ処理部１１３１は、それぞれＡＡＬタイプ１に
て動作を行うモードにあらかじめ設定されている。この
設定はＡＴＭデセル化を制御する主体が行うが、該設定
はシステムバスやレベル線を通して行われても良いし、
内部セルなどに該設定情報を格納した上で通知されても
良い。また、この判断をメッセージ番号ごとに行う形で
も良い。例えば、メッセージ番号のある桁が何番ならＡ
ＡＬタイプ１などが考えられる。
【０３７２】ＳＡＲ処理部１１２１では、共通バッファ
部１１１１から受け取ったデータのうち、先頭の１オク
テットをＳＡＲヘッダと解釈し、ＳＡＲＨ演算部１２１
１、ＳＡＲＨ解析部１２１２にてこれを解析し、セル抜
け、セル混入の有無などを検査する。その結果、セル混
入が検出された場合は、該一連のデータは廃棄する。ま
た、セル抜けが検出された場合は、抜けセル数分だけダ
ミーパターンを挿入してＣＳ処理部１１３１に転送する
と共に、ダミーパターン転送中は、共通バッファ部１１
１１の対応する出力ポート部２２０３からデータが送ら
れてこないように読みだし許可信号を不許可にセットし
ておく。このとき、出力ポート部２２０３では、ＦＩＦ
Ｏ、格納終了ＰＳ捕捉レジスタ内の値などは固定化（凍
結）され、ダミーパターン出力後の次のセル周期にて該
ペイロードスロット内のデータを、該固定化された値を
そのまま使って取り出せるようになっている。メッセー
ジ番号、有意・無意信号は、そのままＣＳ処理部１１３
１にも転送される。
【０３７３】なお、揺らぎ吸収のため、一定量のデータ
が共通メモリ２２０２内に格納されてから、または最初
の音声セル受信後、一定時間経過の後共通メモリ２２０
２からのデータ取り出しは開始される。この場合、デー
タ取り出し開始まで読みだし許可信号は不許可とされて
いる。このデータ量／経過時間を外部から設定できるよ
うになっていても良い。
【０３７４】なお、本実施例では、ＡＡＬタイプ１の場
合、後尾信号は意味を持たない。
【０３７５】次に、図３８に、共通バッファ部１１０２
とＳＡＲ処理部１１２１間のデータの流れを示す。この
ように、ＳＡＲヘッダは、ＳＡＲペイロード（４７オク
テット）の伝送に先立ち、６クロック前からＳＡＲ処理
部１１２１へ送られる。この６クロックの間にＳＡＲ処
理部１１２１は、ＳＡＲヘッダの演算、解析を終了し、
それに引き続くデータを取り出すか（正常なＳＡＲＨが
受信されている場合）、否かの判断を行うことになる。
この判断結果は読みだし許可信号に反映される。
【０３７６】なお、ＳＡＲ処理部１１２１は、同１１２
２、１１２３、１１２４と同一の構成のものである。
【０３７７】ＣＳ処理部１１３１内は、ＡＡＬタイプ１
の場合はデータは透過して音声再生部１１４１に渡され
る。この際、有意・無意信号により有効データのみ検
出、転送される。図３９にＳＡＲ処理部１１２１とＣＳ
処理部１１３１の間のデータの流れを示す。
【０３７８】なお、ＣＳ処理部１１３１は、同１１３
２、１１３３と同一の構成のものである。
【０３７９】音声再生部１１４１は、ＣＳ処理部１１３
１から受け取ったデータをもとに、これをＰＣＭ音声と
解釈し、これを復号化して音声を再生する。
【０３８０】次に、画像生成部１１４２につながる出力
ポートのデータの流れを概説する。本ポートのデータの
流れに関しては、画像再生部において再生するのがＭＰ
ＥＧ等の画像符号化方式にて符号化されたデータである
ことをのぞいて音声再生部１１４１につながる出力ポー
トのデータの流れとほぼ同様である。これは、画像情報
の伝送にＡＡＬタイプ１が用いられていることによる。
【０３８１】次に、データ再生部１１４３につながる出
力ポートのデータの流れを概説する。ＳＡＲ処理部１１
２３、ＣＳ処理部１１３３は、それぞれＡＡＬタイプ５
にて動作を行うモードにあらかじめ設定されている。あ
るいはメッセージ番号にてその都度判断する。
【０３８２】ＳＡＲ処理部１１２３では、入力されたデ
ータ、有意・無意信号、メッセージ番号、後尾信号はす
べて透過的にＣＳ処理部１１３３に転送される。これ
は、ＡＡＬタイプ５においては、ＡＡＬ・ＳＡＲレイヤ
の機能はＣＳ−ＰＤＵのリアセンブリのみであり、これ
は共通メモリ２２０２内の該当するペイロードスロット
からのデータを順に取り出すことにより達せられるた
め、それ以外のＳＡＲ処理部の機能（ＳＡＲヘッダの演
算、解析）がヌルであることによるものである。共通バ
ッファ部１１０２とＳＡＲ処理部１１２３間のデータの
流れは、ＡＡＬタイプ５にＳＡＲＨが存在しないため、
ペイロードの１オクテット目のデータが特別扱いを受け
ず、４８オクテットのデータが一気にＳＡＲ処理部にお
くられる以外は図３８と同様である。また、ＳＡＲ処理
部１１２３とＣＳ処理部１１３３間のデータの流れは図
３９にある通りである。
【０３８３】このようにしてＣＳ処理部１１３３に送ら
れたデータは、ここでＣＳヘッダ／トレイラの解析が行
われた後、レイヤ２以上の上位レイヤ（本実施例ではＸ
ＴＰ）にＣＳ−ＳＤＵが送られる。
【０３８４】具体的には、図３４の構成のＣＳ処理部１
１３３では、送られたＣＳ−ＰＤＵについてＣＳヘッダ
／トレイラがＣＳヘッダ／トレイラ解析部１３１１に転
送され、ここでの解析の結果、正常なＣＳ−ＰＤＵが転
送されてきたと判断された場合にのみ該ＣＳ−ＰＤＵか
ら再生されたＣＳ−ＳＤＵがＸＴＰハードウエアに送ら
れる。ここで、ＣＳトレイラの位置はＳＡＲ処理部１１
２３から送られてくる後尾信号にて認識する。
【０３８５】この図３４の構成では、正常なＣＳ−ＰＤ
Ｕが続けて入力されてきた場合にも、正常なＣＳ−ＳＤ
Ｕと続けてＸＴＰハードウエアに送出できるように内部
はデュアルバッファ構造になっている。ＸＴＲハードウ
エアにＣＳ−ＳＤＵを伝送する際は、図４０にあるよう
なデータの流れにて送出を行う。すなわち、ＸＴＰハー
ドウエアは、先頭信号にて示された位置をＣＳ−ＳＤＵ
の先頭とみなし、有効・無効信号の立ち下がり位置をＣ
Ｓ−ＳＤＵの終端であると認識する。ここで、上位レイ
ヤ（ＣＰＵ、またはＸＴＰハードウエア）は、該ＳＤＵ
がどのアプリケーション／プロセス／スレッド／ポート
の通信に属するものであるかを認識するためにはメッセ
ージ番号レジスタ１３１５に格納されたメッセージ番号
を用いることは前述の通りである。
【０３８６】また、図３５の構成のＣＳ処理部１１３３
では、送られたＣＳ−ＰＤＵについてのＣＳヘッダ／ト
レイラがＣＳヘッダ／トレイラ解析部１３１６に転送さ
れ、解析されるのは図３４の構成のＣＳ処理部と同様で
あるが、本構成ではこの解析結果がでるのを待たず、パ
イプライン式に入力された正常である場合にＣＳ−ＳＤ
Ｕと認識される位置のデータをＸＴＲハードウエア側に
送出してしまう。ＣＳヘッダ／トレイラ解析部１３１６
にて異常が検出された場合は、ＸＴＰハードウエアに対
して現在転送中のＣＳ−ＳＤＵに関しては異常が検出さ
れたために廃棄せよという旨の通知が廃棄信号を通して
送られる。正常と判断された場合は、そのままＸＴＰハ
ードウエアは該ＣＳ−ＳＤＵの処理を継続する。
【０３８７】図４１に、このデータの流れを示す。線号
信号はＣＳ−ＳＤＵの先頭位置を、有効・無効信号は、
ＣＳ処理部１１３３から送られているデータが有意であ
る場合にＨレベルとなる信号、後尾信号は、ＣＳ−ＳＤ
Ｕの最後尾を含むデータの集合がＣＳ処理部から送出さ
れる際にＨレベルとなる信号線である。本例では、デー
タの転送がパイプライン的に行われるため、ＣＳ処理部
１１３３からＸＴＰハードウエアへのデータの転送は、
ＳＡＲ処理部１１２３からＣＳ処理部１１３３へのデー
タの流れと同一の周期にて行われることに注意が必要で
ある。なお、図３４の場合と同様に、メッセージ番号の
上位レイヤへの通知はメッセージ番号レジスタ１３１８
を通して行われる。
【０３８８】次に、データ再生部１１４４につながる出
力ポートのデータの流れを概説する。ＳＡＲ処理部１１
２４、ＣＳ処理部１１３４は、それぞれＡＡＬタイプ５
にて動作を行うモードにあらかじめ設定されている。あ
るいはメッセージ番号にてその都度判断される。
【０３８９】ＳＡＲ処理部１１２４では、同１１２３と
同様に、入力されたデータ、有意・無意信号、メッセー
ジ番号、後尾信号はすべて透過的にＣＳ処理部１１３４
に転送される。理由、およびデータの流れは同１１２３
と同様である。
【０３９０】このようにしてＣＳ処理部１１３４に送ら
れたデータは、ここでＣＳヘッダ／トレイラの解析が行
われた後、レイヤ２以上の上位レイヤ（本実施例ではＣ
ＰＵ）にＣＳ−ＳＤＵが送られる。
【０３９１】具体的には、図３６の構成のＣＳ処理部１
１３３において、送られたＣＳ−ＰＤＵについてＣＳヘ
ッダ／トレイラがＣＳヘッダ／トレイラ解析部１３４１
に転送され、ここで該ヘッダ／トレイラが解析されると
共に、シリアル／パラレル変換回路１３４２にて、ＣＳ
処理部１１３４への入力データ信号のパラレル度数から
データバスへのパラレル度数への変換の上、メモリにデ
ータ（ＣＳ−ＳＤＵ）が構成されていく。該ヘッダ／ト
レイラの解析の結果、正常なＣＳ−ＰＤＵが転送されて
きたと判断された場合には、ＣＳヘッダ／トレイラ解析
部１３４１から、ＣＰＵに向かって割り込み信号が発せ
られ、ＣＰＵにＣＳ−ＳＤＵの構築が通知される。転送
されてきたＣＳ−ＰＤＵに異常が認められた場合は、そ
れまでメモリ上に構築されてきたＣＳ−ＳＤＵは無効化
され、ＣＰＵへのＣＳ−ＳＤＵ構築割り込み信号は発せ
られない。ただし、ＣＳ−ＳＤＵ構築失敗を通知する割
り込み信号をＣＰＵ等に発したり、メモリ上にＣＳ−Ｓ
ＤＵ構築状態に関する情報を格納し、上位レイヤ（ＣＰ
Ｕ等）が参照できるようになっていても良い。この参照
はシステムバスを通じて行えるようになっていても良
い。ＣＰＵに割り込み通知をした後、ＣＰＵはバス制御
権をＣＳ処理部１１３４から奪い、上位レイヤ（レイヤ
２以上）の処理を行う構成になっていても良い。このよ
うな構成の場合、メモリへのデータ（ＣＳ−ＳＤＵ）の
格納までをＡＴＭ側のクロックで行い、レイヤ２以上の
処理をバス制御権を奪ったＣＰＵが行う形で上位レイヤ
へのクロック乗換を行うことができる。ここで、上位レ
イヤ（ＣＰＵ）は、該ＳＤＵがどのアプリケーション／
プロセス／スレッド／ポートの通信に属するものである
かを認識するためにはメッセージ番号レジスタ１３４３
に格納されたメッセージ番号を用いることは前述の通り
である。
【０３９２】なお、ここで、ＣＳ処理部１１３３はＣＰ
Ｕ１３３１のシステムバスの使用状況を観測し、使用し
ていない場合にシステムバスを通してメモリ１３３２に
アクセスするいわゆるサイクルスチールを行っても良
い。
【０３９３】以上のＡＴＭデセル化装置では、音声再生
部、画像再生部、データ再生部、ＣＳ処理部、ＳＡＲ処
理部の動的な組み合わせの変更、活線挿抜が可能なもの
となっている。
【０３９４】ここで、各再生部、ＣＳ処理部、ＳＡＲ処
理部などは、活線挿抜が可能であることや、組み合わせ
が自由であることなら、その組み合わせ、属性等を、Ｃ
ＰＵなどのＡＴＭデセル化装置を制御するモジュールに
通知する場合（例えばボードが挿入された場合など）が
ある。この場合は、オペレータが直接これを入力する方
法の他に、レベル線や、専用のパケットにて該制御モジ
ュールに通知する方法が考えられる。なお、この組み合
わせは、ボートを挿入して行われる場合や、コネクタを
介して行われる場合などが考えられるが、このインタフ
ェースはあらかじめ標準化されたものであってもよい
（たとえばＲＳ−２３２Ｃ等）。
【０３９５】このような、各再生部の自由な変更、組み
合わせが可能であるのは本装置のＡＡＬ機構がＡＡＬの
タイプによらず統合されていること、および内部のバッ
ファを共通化していることによるものである。上記の再
生部、ＣＳ処理部等の組み合わせは、共通バッファ部の
バッファ量の総量のみで左右される（共通バッファ部を
用いない場合は、再生部の組み合わせ以前に、各出力ポ
ートごとのバッファ量でその出力ポートに接続される再
生部が制限される。またＣＳ−ＰＤＵ処理、ＳＡＲ−Ｐ
ＤＵ処理を行うモジュールの属性が情報源の属性を制限
する。）。
【０３９６】以上は、物理レイヤ処理、ＡＴＭレイヤ処
理を行うＡＴＭ処理部、共通バッファ部と、その各々の
出力ポートに接続されるＳＡＲ処理部、ＣＳ処理部、各
再生部により構成されるＡＴＭデセル化装置であった。
【０３９７】以上、本発明の第３の実施例に係るＡＴＭ
デセル化装置について説明してきたが、続けて、本発明
の第４の実施例に係るＡＴＭデセル化装置について説明
する。なお、本実施例に係るＡＴＭセル化装置の構成お
よび動作は、上記第３の実施例と同様の部分が多いの
で、ここでは、第４の実施例が第３の実施例と異なる点
を主として説明する。
【０３９８】次に、図４２に、本発明の第４の実施例に
係るＡＴＭデセル化装置の構成を示す。このＡＴＭデセ
ル化装置も、第３の実施例と同様に音声、画像などのリ
アルタイム情報再生部およびバースト情報再生部を持
ち、これらの属性の異なるメディアをＡＴＭデセル化
し、情報の再生を行うものである。
【０３９９】このＡＴＭデセル化装置は、ＡＴＭ処理部
１４０１、ＳＡＲ処理部１４１１、共通バッファ部１４
２１、ＣＳ処理部１４３１、１４３２、１４３３、１４
３４、音声再生部１４４１、画像再生部１４４２、デー
タ再生部１４４３、１４４４を備える。各部の名称と、
各部の動作は第３の実施例のＡＴＭデセル化装置とほぼ
同様である。第３の実施例のＡＴＭデセル化装置と第４
の実施例の主な違いは、第３の実施例においてはＳＡＲ
レイヤ処理をＳＡＲ処理部１１２１、１１２２、１１２
３、１１２４で行っていたのを、第４の実施例において
は単一のＳＡＲ処理部１４１１で行っている点である。
【０４００】ＡＴＭ処理部１４０１については、ペイロ
ードデータ等を共通バッファ部ではなく、ＳＡＲ処理部
１４１１に転送する点をのぞいて第３の実施例における
ＡＴＭ処理部１１０１の機能と同様であるので、詳細な
説明は省略する。
【０４０１】次に図４３にＳＡＲ処理部１４１１の内部
構成を示す。このようにＳＡＲ処理部１４１１は、ＳＡ
ＲＨ演算部４１１１、ＳＡＲＨ解析部４１１２、シーケ
ンス番号テーブル４１１３、ラッチ４１１４を備える。
【０４０２】ＳＡＲＨ演算４１１１は、第３の実施例に
おける同１２１１と同様に該ＳＡＲ処理部がＡＡＬタイ
プ１の処理モードにて動作をしている場合に、ＡＴＭ処
理部１４０１から送られてくるデータのうち、ＳＡＲヘ
ッダを取り込んで、このＣＲＣ演算、パリティ演算を行
う。この結果を実際に送られてきたＳＡＲヘッダと比較
し、現在のモード（誤り訂正モード／誤り検出モードの
状態遷移）を決定するとともに、適当な誤り訂正を行っ
てその結果をＳＡＲＨ解析部４１１２に送出する。誤り
訂正できない場合は、その旨をＳＡＲＨ解析部４１１２
に通知して、これを有意・無意信号に反映させる。
【０４０３】ＳＡＲＨ解析部４１１２は、第３の実施例
における同１２１２と同様に、ＳＡＲＨ演算部４１１１
から誤り訂正後のＳＡＲＨ（シーケンス番号）を受取
り、セルの到着順序の観測、解析を行う。ただし、その
際に、データと並行して転送されてくる該セルのメッセ
ージ番号をキーとして、該コネクションにおけるシーケ
ンス番号の遷移の様子を記録してあるシーケンス番号テ
ーブル４１１３に記録してあるシーケンス番号の期待値
をフェッチし、その値と実際の値とを比較して一連の処
理を行う。その解析結果から正常にセルが（セル抜け、
セル混入なく）受信されているときは、有意・無意信号
線を有無（たとえばＨレベル）として有効情報の格納を
共通バッファ部１４２１に通知するとともに、抜けセル
数通知信号を抜けセル数０として、これも共通バッファ
部１４２１に通知する。セル混入が認められたときは該
セルを廃棄すべく、共通バッファ部１４２１に向かう有
意・無意信号を無意（たとえばＬレベル）としてこれを
通知する。セル抜けと判断されたときは、抜けセル信号
線に対して抜けセル数を適当に設定して共通バッファ部
１４２１に通知する。この場合、抜けセルに対する補償
（具体的にはダミーデータの挿入）は共通バッファ部１
４２１にて行うことになる。
【０４０４】なお、このシーケンス番号テーブル４１１
３と、ＶＣＩ／メッセージ番号変換部１０１４内のＶＣ
Ｉ／メッセージ番号変換テーブルとは一体化することも
可能である。ただしこの場合は、ＡＴＭ処理部とＳＡＲ
処理部とで必ずしもレイヤ切り分けができているとはい
えなくなる。
【０４０５】ラッチ４１１４は、ＡＴＭ処理部１４０１
から受信した後尾信号、メッセージ番号、ポート番号を
適切なタイミング（データ、抜けセル数などの送出タシ
ミング）に合せて共通バッファ部１４２１に送出させ
る。
【０４０６】なお、本モジュールがＡＡＬタイプ５にて
動作を行う場合には、ＳＡＲＨ演算部４１１１、ＳＡＲ
Ｈ解析部４１１２の各機能はマスクされ、データはその
まま共通バッファ部１４２１に送られることとなる。な
お、抜けセル数は常に０、有意・無意信号線はＡＴＭ処
理部１４０１から入力された有意・無意信号線と同じで
ある。この場合、本モジュールはリアセンブリの機能の
みを有する。
【０４０７】また、本例においてもＳＡＲＨ誤り状態、
混入セル数、抜けセル数などを保持し、外部（例えば上
位レイヤ）に通知する手段をＳＡＲ処理部１４１１内に
設けても良い。
【０４０８】次に、図４４に共通バッファ部１４２１の
内部構成の一例の図を示す。このように共通バッファ分
１４２１は、入力ポート部１５０１、共通メモリ１５０
２、出力ポート部１５０３（複数個、本例では８個）、
空ペイロードスロットアドレスキュー（以下、場合によ
って移行空ＰＳキューと略記する）１５０４からなる。
第３の実施例における共通バッファ部１１１１との主な
違いは、入力ポート部１５０１が、出力ポート部１５０
３に対してメッセージ番号、後尾信号、ペイロードスロ
ットアドレスの他に抜けセル数を通知している点と、出
力ポート部がこの抜けセル数に従って抜けセルの補償を
行っている点である。
【０４０９】入力ポート部１５０１は、入力データ群を
ＳＡＲ処理部４１１から受け取る点、入力データはペイ
ロードデータのみであり、入力されたデータがＡＡＬタ
イプ１のデータであれば４７オクテット、ＡＡＬタイプ
５のデータであれば４８オクテット（ペイロードの長さ
は有意・無意信号にて判断できる）をそれぞれ共通メモ
リ１５０２に格納する点、ポート番号指定回路５０４１
がポートセレクト信号、メッセージ番号、後尾信号、ペ
イロードスロットアドレスの他に抜けセル数を出力ポー
ト部１５０３に対して送出する点を除いて、第３の実施
例の入力ポート部２２０１と同様である。図４５に、入
力ポート部１５０１の内部構成の一例の図を示す。
【０４１０】共通メモリ１５０２および空ペイロードス
ロットアドレスキュー２２０４と同様の機能を有する。
【０４１１】出力ポート部１５０３は、第３の実施例に
おける出力ポート部２２０３と同様に入力ポート部１５
０１から受け取ったペイロードスロットアドレス、メッ
セージ番号、後尾信号、抜けセル数（２２０３との差
分）などをその内部のキューにため込み、この順序に従
って共通メモリ１５０２内に格納された該出力ポート向
けのデータを順次取り出して、これを対応するＣＳ処理
分１４３１〜１４３４に渡す機能を主に有するが、抜け
セルの補償の機能をも有する点が主な同２２０３との相
違点である。
【０４１２】図４６に、出力ポート部１５０３の内部構
成を示す。このように出力ポート部１５０３は、イネー
ブル付きバッファ５０３１、ＦＩＦＯ５０３２、取り出
し制御分５０３３、格納終了ペイロードスロット捕捉レ
ジスタ５０３４、カウンタテ５０３５、セレクタ５０３
６，ダミーデータ発生部５０３７から構成される。
【０４１３】イネーブル付きバッファ５０３１について
は抜けセル数をも、ＦＩＦＯ５０３２に格納する点が同
２０３１との相違点である。
【０４１４】ＦＩＦＯ５０３２に関しては、格納終了ペ
イロードスロットアドレス、メッセージ番号、後尾信号
に加えて抜けセル数を格納する点が同２０３２との相違
点である。
【０４１５】取り出し制御部５０３３は、同２０３３と
同様に、共通メモリ１５０２からデータを取り出し、こ
れを上位レイヤ（ＣＳレイヤ以上）に渡すべく、必要に
応じてＦＩＦＯ５０３２から格納終了ペイロードスロッ
トアドレスを取り出してこれを格納終了ペイロードスロ
ット捕捉レジスタ（以下、場合によって格納終了ＰＳ捕
捉レジスタと略記する）５０３４に格納し、カウンタ５
０３５の制御と合わせて共通メモリ１５０２の読みだし
アドレスを生成し、データの取り出しおよび該データを
上位レイヤ（ＣＳ処理部１４３１〜１４３４）に渡す機
能を有する。また、ＦＩＦＯ５０３２内が空である場合
などに、上位レイヤに向かって送出する情報が共通メモ
リ１５０２内に格納されていない旨を通知する機能をも
有する。この通知は有意・無意信号を使って行われる。
また、同２２０３との差分として、ＦＩＦＯ５０３２に
格納された抜けセル数を解析し、抜けセルありと判断さ
れる場合は、該抜けセル数分のデータを補償すべく、共
通メモリ１５０２内のデータはそのまま残して取り出さ
ず、格納終了ＰＳ捕捉レジスタ５０３４の値は保持した
ままにし、そのかわりにセレクタ５０３６を制御して、
ダミーデータ発生部５０３７にて発生しているダミーデ
ータを対応するＣＳ処理部１５０３に抜けセル分（のデ
ータ）だけ送出することにより補間を行う。
【０４１６】前述のように、セレクタ５０３６は共通メ
モリ１５０２から送られてくるデータとダミーデータ発
生部５０３７にて発生しているダミーデータとを取り出
し制御部５０３６からの指示に従って選択し、対応する
ＣＳ処理部に送出する機能を、ダミーデータ発生部５０
３７は、セル抜けが検出された場合に該セルに格納され
ていたデータの代わりに挿入されるダミーデータを常
に、または必要に応じて発生する機能を有する。もちろ
ん、本発生部５０３７にて発生するダミーデータは、ダ
ミーパターン生成部１２１３と同様にいろいろなパター
ンを送出できるようになっていても良い。
【０４１７】ＣＳ処理部１４３１〜１４３４に関して
は、データの送出元が共通バッファ部１４２１であるの
を除いて、その機能、構成は同１１３１〜１１３４と同
様である。ただし、この第４の実施例におけるＡＴＭデ
セル化装置においても、第３の実施例と同様に、共通メ
モリからデータを取り出しつつ、ＣＳ−ＰＤＵの検査を
行い、正常であると判断されてから再度該共通メモリか
ら同一のデータを取り出していく構成も可能である。
【０４１８】音声再生部１４４１は、同１１４１と、画
像再生部１４４２は同１１４２と、データ再生部１４４
３は同１１４３と、データ再生部１４４４は同１１４４
と同様の構成を有する。
【０４１９】本実施例におけるＡＴＭデセル化装置にお
いては、フルＡＴＭセル流を処理するクロックと、音
声、画像、データを直接処理するクロックとの乗換は、
共通バッファ部の出力ポート部１５０３において共通メ
モリ１５０２からデータを取り出す際、または取り出し
た直後に行っても良いし、ＣＳ処理部１４３１〜１４４
４内、またはその後に、例えばバス制御権を明け渡すこ
とにより行っても良い。この場合、モジュール内部にデ
ュアルポートメモリを有する構成となっていても良い。
また、共通メモリ１５０２がマルチポートメモリとなっ
ていても良いし、ＣＳ処理部内のバッファがデュアルポ
ートメモリとなっていても良い。
【０４２０】このような構成のもとに、この第４の実施
例のＡＴＭデセル化装置においてＡＴＭデセル化を行っ
た場合の流れを概説する。
【０４２１】呼設定手順、ＯＡＭ手順などは第３の実施
例の場合と同様であるとする。
【０４２２】また、以下の例では、第３の実施例と同様
に図４２において、すべての再生部が稼動している状
態、即ち例えば６４ｋｂｐｓの音声と例えば１０Ｍｂｐ
ｓの画像（ともにＣＢＲ）がリアルタイム通信として
（ＡＡＬタイプ１にて）稼動しており、また、データ再
生部１４４３，１４４４はバーストデータを不定期に受
信しているような状態（ＡＡＬタイプ５にて）であると
仮定して説明を行う。
【０４２３】入力データは、第３の実施例と同様にまず
ＡＴＭ処理部１４０１に入力される。ＡＴＭ処理部１４
０１の接続先がＳＡＲ処理部１４１１である点を除いて
は、ＡＴＭ処理部１４０１でのデータの流れは第３の実
施例と同様である。詳細は省略する。
【０４２４】ＳＡＲ処理部１４１１に入力されたペイロ
ードデータは、並行して入力されるメッセージ番号に従
って該データのＡＡＬタイプが判断され、ＡＡＬタイプ
１での処理はシーケンス番号テーブル４１１３への参照
により、正しいデータ伝送が網において行われてきたか
の判断がされ、正常と判断された場合は抜けセル数＝
０、メッセージは有効として、セル抜け、あるいはセル
混入が認められたときは該情報を抜けセル数、有意・無
意各信号線に反映させたうえで、共通バッファ部１４２
１にデータ、後尾信号、ポート番号、メッセージ番号、
抜けセル数、有意・無意信号が転送される（図４７参
照）。
【０４２５】次に共通バッファ部１４２１では、抜けセ
ル数を入力ポート部１５０１が該当する出力ポート部１
５０３に伝送する点、出力ポート部１５０３が、抜けセ
ル数に応じて共通メモリ１５０２からのデータ取りだし
を一時中断し、代わりに出力ポート部１５０３内にて生
成しているダミーデータを外部（対応するＣＳ処理部）
に送出する点、上記レイヤから読みだし許可信号がこな
い点を除いて第３の実施例の共通バッファ部１１１１と
同様である（図４８参照）。
【０４２６】以上の第４の実施例におけるＡＴＭデセル
化装置においては、音声再生部、画像再生部、データ再
生部、ＣＳ処理部の動的な組み合わせの変更、活線挿抜
が可能なものになっている。
【０４２７】ここで、各再生部、ＣＳ処理部などは、活
線挿抜が可能であることや、組み合わせが自由であるこ
とから、その組み合わせ、属性等を、ＣＰＵなどのＡＴ
Ｍデセル化装置を制御するモジュールに通知する場合が
あるが、この点については第３の実施例と同様にその通
知などを行う。
【０４２８】以上は、ＡＴＭ処理部、ＳＡＲ処理部、共
通バッファ部と、その各々の出力ポートに接続されるＣ
Ｓ処理部、各再生部により構成されるＡＴＭデセル化装
置であった。
【０４２９】なお、図５０に見られるような受信したＡ
ＴＭセル流を並列してフィルタリング（ＡＴＭセルヘッ
ダ、または上位レイヤのヘッダ／トレイラを含んでも良
い）し、必要なセルのみを取り込み、後のＳＡＲ処理、
ＣＳ処理、各再生処理を行う方式において、ＡＡＬを統
合する形でＳＡＲ処理、ＣＳ処理を実現することも可能
である。この場合、例えば各フィルタリング装置ごとに
揺らぎ吸収、待ち合わせのためのバッファを準備する必
要はあるが、該バッファの前後に、前記出力ポート部２
２０３の選択機能を省いた入力ポート部２２０１と、出
力ポート部２２０３を設け、さらに図３３のＳＡＲ処理
部、ＣＳ処理部１１３３，１１３４とほぼ同様の機能の
同部を入力ポート部、バッファ、出力ポート部、ＳＡＲ
処理部、ＣＳ処理部、再生部の順に配列する。あるい
は、前記出力ポート部の選択機能を省いた入力ポート部
１５０１、出力ポート部１５０３を設け、ＳＡＲ処理
部、入力ポート部、バッファ、出力ポート部、ＣＳ処理
部、再生部の順に配列することによってＡＴＭデセル化
装置を構成することができる。この場合、各バッファの
容量を任意に選択できる機構を設けても良い。
【０４３０】また、図４９にあるように、ＡＴＭ処理
部、ＳＡＲ処理部、ＣＳ処理部を共用し、共通バッファ
を介して各再生部に転送する構成も構築可能である。
【０４３１】また、本実施例ではハードウェア論理によ
る上位レイヤ処理実体としてＸＴＰハードウェアを用い
たが、その他の高速プロトコル（例えばＴＰ＋＋、ＮＥ
ＴＢＬＴ、ＶＭＴＰ）を用いても良い。
【０４３２】なお、これらの構成のＡＴＭデセル化装置
にて、上位レイヤ（例えばＸＴＰハードウェア、ＣＰＵ
等）の処理能力がオーバーしたなどの原因で、ＣＳ処理
部、ＳＡＲ処理部、共通バッファ部に対してバックプレ
ッシャーの形でデータ送出制御を要請できる形としても
良い。この場合、例えば第３の実施例のＡＴＭデセル化
装置において、共通バッファ部１１１１の出力ポート部
２２０３が受信する読みだし許可信号の発信源が対応す
るＳＡＲ処理部（ＳＡＲレイヤ）のみでなく、更に上位
のレイヤからも発信可能とすることにより該機能を実装
することができる。その場合、有意・無意各信号等を通
して各レイヤ処理機能を一時停止させる必要がある。ま
た、第４の実施例においては、第３の実施例のように読
みだし許可信号を、共通バッファ部１４２１に対して、
新たに実装することにより、該機能を実現できる。
【０４３３】また、これまでの構成では、共通バッファ
部１１１１／１４２１において後尾信号、メッセージ番
号は出力ポート部２２０３／１５０３内のＦＩＦＯに格
納されていたが、これらの値はデータと並行して共通メ
モリ２２０２／１５０２り格納されても良い。
【０４３４】また、共通バッファ部１１１１／１４２１
の出力ポートの一つをシグナリング・ＯＡＭ処理、およ
び管理等専用に割り振っても良い。
【０４３５】以上、本発明の第３および第４の実施例に
係るＡＴＭデセル化装置について詳細に説明してきた
が、第３の実施例においてはＡＴＭレイヤ処理、物理レ
イヤ処理を共用しているため、ハードウェア量の削減と
制御の単純化をはかることができ、第４の実施例におい
てはＳＡＲレイヤ処理、ＡＴＭレイヤ処理、物理レイヤ
処理を共用しているため、ハードウェア量の削減と制御
の単純化をはかることができる。
【０４３６】また、第３の実施例においてはＡＴＭ処理
部とＳＡＲ処理部、第４の実施例においてはＳＡＲ処理
部とＣＳ処理部の間に各出力ポートごとに個別のバッフ
ァを用意するのではなく、共通のバッファを用意してい
る。
【０４３７】ここに、通常、情報のＡＴＭデセル化を行
う際には、揺らぎ吸収のためのデータの待ち合わせであ
るとか、セル廃棄時などのデータの待ち合わせ、あるい
はバーストの吸収のためのバッファリング機構が必須と
なる。従来、このバッファリング機構を個々の出力ポー
トごとに準備する場合、その出力ポートの最大スループ
ット、最大バースト、あるいは（受信情報処理機構との
組み合わせによる）バッファにたまり得るデータ量の最
大量に応じた容量のバッファを設けることとなり、必要
以上に大きな容量のバッファを必要とし、かつ受信情報
のメディアや属性の変更に柔軟に対応することができな
かった。例えば、画像の符号加速度を増加させる、揺ら
ぎ吸収時間を可変とすることなどができなかったこれに
対し、このように共通バッファ部を各出力ポート間で共
通に用いることによりこれら受信情報処理機構のスルー
プット、バーストのばらつはが平滑化され、弾力性にと
んだ構成とすることができる。最大スループットや、最
大バースト、揺らぎ吸収時間などの値の設定の際の制約
条件は、共通バッファ部の総バッファ量に依存すること
となり、柔軟性の向上が期待できる。また、結果として
各出力ポート間でバッファを共用しているため、ハード
ウェア量（バッファ量）の削減を期待することができ
る。
【０４３８】各実施例のＡＴＭデセル化装置の構成は、
明確にレイヤ間の切り分けがなされており、各レイヤ処
理の変更や改良（たとえばハード処理からソフト処理へ
の変更、あるいはその逆）に柔軟に対処することが可能
である。
【０４３９】また、各実施例のＡＴＭデセル化装置にお
いては、ＳＡＲ処理部がＡＡＬのリアセンブリの機能
と、ＡＡＬタイプ１の（リアセンブリ以外の）その他の
機能を有しており、外部からの指定により双方の機能に
て動作をさせることもリアセンブリの機能のみで動作さ
せることも可能であること、また、ＣＳ処理部がＡＡＬ
タイプ５のＣＳレイヤの機能の内、少なくともＣＰＣＳ
レイヤの機能を有しており、外部からの指定によりこの
機能にて動作させることも、入力データを透過させるこ
とも可能であることから、以下の要領でＡＴＭデセル化
を行うことができる。即ち、ＡＡＬタイプ１にてＡＴＭ
デセル化を行う場合は、ＡＴＭ処理部から入力されてき
たデータをＳＡＲ処理部にてＡＡＬタイプ１の処理を行
い、その後ＣＳ処理部を透過させるという形でこれを行
うことができる。
【０４４０】また、ＡＡＬタイプ５にてＡＴＭデセル化
を行う場合は、ＡＴＭ処理部から入力されてきたデータ
をＳＡＲ処理部にてＣＳ−ＰＤＵのリアセンブリのみを
行ってＣＳ処理部にこれを渡し、ＣＳ処理部ではデータ
のＣＳレイヤ処理を行ってＡＡＬ−ＳＤＵを生成すると
いう形でこれを行うことができる。つまり、同一の機構
において簡単な切り替えを行うのみで入力データのＡＴ
Ｍデセル化をＡＡＬタイプ１、ＡＡＬタイプ５の双方に
おいて行うことができる。
【０４４１】このような構成とすることで、ＡＡＬタイ
プ１にてＡＡＬ処理を行うリアルタイム系情報処理機構
と、ＡＡＬタイプ５にてＡＡＬ処理を行うデータ系情報
処理機構を出力先として情報処理を行うＡＴＭデセル化
装置を構成する場合、これらの機構を統合することがで
き、その扱う情報の属性（リアルタイム系であるか、デ
ータ系であるか）、性質（速度など）、組み合わせを自
由に選択、あるいは組替えが行えることとなる。これは
各処理部がＡＡＬのタイプを問わなくなり、任意の構成
・組み合わせにてメディアを問わずシステムを組めるこ
とによるものである。よって、ＡＴＭデセル化機構の統
合化、効率化、柔軟化をはかることが可能になる。
【０４４２】なお、ここまでの各実施例においては、Ｃ
Ｓ処理部とＳＡＲ処理部が分離した形態での例を示した
が、ＣＳレイヤの処理とＳＡＲレイヤの処理を単一のモ
ジュールにて行い、該モジュールがＡＡＬタイプ１とＡ
ＡＬタイプ５の処理を切り替えて行うような構成のＡＴ
Ｍデセル化装置も本発明に含まれるものである。
【０４４３】また、各実施例を見てもわかるように、Ｓ
ＡＲ処理部、ＣＳ処理部に各該当レイヤの全機能を含む
必要は必ずしもなく、適当に機能配分を変える形でいろ
いろの構成が、本発明の有効性を失わない形で可能であ
る（例えば明確なレイヤ間切り分けは行われてないが、
ＡＡＬタイプ１とＡＡＬタイプ５の切り替えが容易に可
能な構成のＡＴＭデセル化装置）、このようなＡＴＭデ
セル化装置も本発明に含まれるものである。
【０４４４】なお、本文中でも述べたが、バーストデー
タ通信用のＡＡＬとして、ＡＡＬタイプ５ではなく、Ａ
ＡＬタイプ３／４を用いるものとし（あるいはＡＡＬタ
イプ３／４と、ＡＡＬタイプ５を選択できるものと
し）、行われる通信の属性に従ってＡＡＬタイプ１とＡ
ＡＬタイプ３／４（あるいはＡＡＬタイプ１とＡＡＬタ
イプ５とＡＡＬタイプ３／４）の切り替えが容易に可能
な構成のＡＴＭデセル化装置も本発明に含まれるもので
ある。なお、この場合はＡＡＬタイプ１とＡＡＬタイプ
５とを切り替える構成のＡＴＭデセル化装置と比較し
て、先に説明したような統合することによる利点は継承
するが、ＡＡＬタイプ３／４のＡＡＬレイヤでの処理が
重い分、構成は若干複雑なものとなる。
【０４４５】また、リアルタイム情報のＡＴＭデセル化
を本実施例ではＡＡＬタイプ１にて行っているが、これ
をＡＡＬタイプ２も選択できる形にて本装置を構成する
ことも可能である（ＡＡＬタイプ２は、ＡＡＬタイプ１
とＡＡＬタイプ５とを組み合わせたような形で構成され
る可能性が高い。よって、本装置をＡＡＬタイプ２にも
拡張することは容易に可能である）。
【０４４６】また、ユーザ独自のＡＡＬレイヤ機能を定
義できるＡＡＬタイプＸをも選択できる形にして本装置
を構成することも可能である。
【０４４７】また、ＬＡＮ内など独自のプロトコルを選
択できる場合など、バーストデータに限らず音声・画像
などのリアルタイム系の通信もＡＡＬタイプ５に含め
（長さ表示やＣＲＣ演算などを省略することも可）、あ
るいは反対に両（バースト、リアルタイム）属性の通信
をＡＡＬタイプ１（あるいはＡＡＬタイプＸ）に含め、
統合環境にてＡＡＬサービスを提供するような構成も、
本発明に含まれるものである。
【０４４８】なお、パソコン等の各種端末、あるいはＣ
ＰＵの処理能力の急激な進展により、音声や画像などの
リアルタイム情報の処理をも、ＣＰＵ１３３１にて行う
ような構成が増えていくと考えられる。この場合につい
て以下に説明する。
【０４４９】この場合、データ再生部１１４３、あるい
はデータ再生部１１４４がそのまま音声・画像などのリ
アルタイム情報の再生部ともなり、システムバス上にデ
ータ情報の他にリアルタイム情報も流れるな構成とな
る。この場合は、音声、あるいは画像などに割り当てた
メッセージ番号をＣＳ処理部が認識した場合は、該情報
を透過させてシステムバスなりＸＴＰ／プロトコル処理
プロセッサ等に該情報を転送し、データに割り当てられ
たメッセージ番号をＣＳ−ＰＤＵ処理部が認識した場合
は、ＣＳレイヤ処理を行ったのちにシステムバス、ある
いはＸＴＰ／プロトコル処理プロセッサに転送するよう
な形とすれば良い。
【０４５０】また、これまでの説明では、各出力ポート
は同一のスループットを持った構成であったが、互いに
異なるスループットを各／一部の各出力ポートが有して
いる構成でも良い。
【０４５１】また、各実施例では、ＡＡＬタイプ１にお
けるストラクチャ情報転送や、クロック再生（タイミン
グ情報転送）については言及していないが、これらの機
能を省いて実装することも、これらの機能をも含めて実
装することも共に可能である。特に、ストラクチャ情報
転送においては、各モジュール間に接続されている（Ａ
ＡＬタイプ１の時は本来利用されない）後尾信号を用い
て（流用して）フレーム位置を指示することが可能であ
る。
【０４５２】また、各実施例ではＡＡＬタイプ１におけ
るユーザ間情報転送について言及していないが、ＡＡＬ
タイプ５と同様にＡＡＬレイヤ以上へのプリミティブと
して提供することも可能である。その際は、ＡＡＬタイ
プ５と同様に後尾信号を用いてこれを行っても良い。
【０４５３】また、上位レイヤのアーキテクチャとし
て、データ再生部Ａ、Ｂのシステムバスが同一のもので
あっても良いし、マルチシステムバス構成になっていて
も良い。また、ＣＰＵが各レイヤごとに用意されている
ような直列型のマルチＣＰＵ構成、またはシステムバス
にＣＰＵが複数個関わっているような並列型のマルチＣ
ＰＵ構成になっていても良い。また、同一のＡＡＬ処理
部（ＳＡＲ処理部、ＣＳ処理部）から複数の上位レイヤ
処理装置に分岐して処理を行う形成、または反対にＡＡ
Ｌまでの処理をタイプ別の処理にて行い、上位レイヤの
処理を単一の装置（たとえばＣＰＵ）などで行う構成で
も良い。例えば、本実施例においては、音声、画像再生
処理を専用装置において行っているような構成の例を記
述したが、前述のように音声、画像処理がシステムにつ
ながるＣＰＵ、メモリにより成されるような構成であっ
ても良い。また、図３４、図３５および図３６の構成で
は、システムバスにメモリを接続している形態であった
が、これらメモリ（の一部）をＣＳ処理部内部に含むよ
うな構成になっても良い。
【０４５４】また、各実施例においては上位レイヤのア
ーキテクチャとしては、レイヤ３・４処理ハードウエア
としてＸＴＰを、ソフト処理用としてＣＰＵを用いた
が、その他のハードウエア・ソフトウエアを実装するこ
ともむろん可能である。例えば、上位レイヤとして、Ｌ
ＬＣ、ＳＮＡＰ、ＮＬＰＩＤなどを識別して複数のプロ
トコルを実装し、マルチプロトコル対応とすることも可
能である。
【０４５５】また、上記と関連して、各実施例では網と
のインターフェース点（例えばＳＢ点、ＴＢ点、または
独自インターフェース）を１つしか持っていないが、イ
ンターフェース点を複数個持つ、同様の構成のＡＴＭデ
セル化装置も容易に類推可能である。これらのインター
フェース点が共通の上位レイヤ処理実態を有すること
で、本デセル化装置を（マルチプロトコル）ブリッジ／
（マルチプロトコル）ルーター／（マルチプロトコル）
ゲートウエイとして構成することも可能である。
【０４５６】
【発明の効果】本発明によれば下記のような作用効果が
期待できる。
【０４５７】第１の発明のＡＴＭセル化装置において
は、少なくとも一つのＣＳ−ＰＤＵ生成部、一つの共通
バッファ部、および一つのＡＴＭセル生成部を少なくと
も構成要素としていることにより、各情報源ごとに入力
されてきたＡＡＬ−ＳＤＵに対して、（１）ＡＴＭアダ
プテーションレイヤ処理・ＡＴＭセル化処理を行い、そ
の後これを多重して外部に送出するように構成したＡＴ
Ｍセル化装置、および（２）レイヤ２処理を行い、その
後これを多重してＡＴＭセル化処理を行う構成したＡＴ
Ｍセル化装置のいずれと比較しても、ＡＴＭアダプテー
ションレイヤ（の下位サブレイヤ）とＡＴＭレイヤ、物
理レイヤ処理を共用している分、ハードウェア量の削減
がはかれる。
【０４５８】また、第２の発明のＡＴＭセル化装置にお
いては、少なくとも一つのＣＳ−ＰＤＵ生成部、ＳＡＲ
−ＰＤＵ生成部、一つの共通バッファ部、一つのＡＴＭ
セル生成部を少なくとも構成要素としていることによ
り、各情報源ごとに入力されてきたＡＡＬ−ＳＤＵに対
して、ＡＴＭレイヤ、物理レイヤ処理を共用している
分、ハードウェア量の削減がはかれる。
【０４５９】またこれと共に、ＣＳ−ＰＤＵ生成部とＡ
ＴＭセル生成部の間に、各入力源ごとにバッファを用意
するのではなく、共通のバッファを用意することによ
り、各々の入力源から入力される情報のバースト性に対
して弾力性を持つこととなる。即ち、各入力源からのバ
ースト流をこの共通バッファ部により束ねることによ
り、全体的にトラヒックの平滑化が図れることとなり、
大幅なバッファ量の削減が実現できる。
【０４６０】また、例えば音声と画像、バーストデータ
などというように、多様な速度を有する入力情報源に対
し、それぞれ個別にバッファを用意した場合、入力源と
して考えられるものの中で、最大限に必要なバッファ量
をあらかじめ準備しておく必要がある。これは、このバ
ッファ量で規定される以上の情報出力速度を有する情報
源を接続した場合、情報のバッファあふれを生じてしま
い、ＡＴＭセル化を行えなくなるからである。これに対
し、全入力源に対して共通のバッファを用意することに
より、情報源の速度のひろがりの点に関しても弾力性を
持つことができる。すなわち、全入力ポートごとに大容
量のバッファを用意することなく、共通バッファ部の総
バッファ量にて各情報源の出力速度の和が規定されるこ
とになり、この点でもバッファ量の削減をはかることが
できる。
【０４６１】第３の発明のＡＴＭセル化装置において
は、ＣＳ−ＰＤＵ生成部がＡＡＬタイプ５のＣＳレイヤ
処理の内、ＣＰＣＳレイヤ処理を実行する機能を有して
おり、外部からの指定によりこの処理機能にて動作させ
ることも、入力データを透過させることも可能であるこ
と、また、ＳＡＲ−ＰＤＵ生成部が、ＡＡＬのセグメン
テーションの機能と、ＡＡＬタイプ１の（セグメンテー
ション以外の）他の処理機能を有しており、外部からの
指定により双方の処理を実行させることもセグメンテー
ション処理のみ実行させることも可能であることから、
上位レイヤから入力されてきたデータをＡＡＬタイプ１
にてＡＴＭセル化を行う場合は、ＣＳ−ＰＤＵ生成部を
透過させ、ＳＡＲ−ＰＤＵ生成部にてＡＡＬタイプ１の
ＳＡＲレイヤ処理を行い、その後ＡＴＭセル生成部にて
ＡＴＭセルを生成するという形でＡＴＭセル化を行い、
ＡＡＬタイプ５にてＡＴＭセル化を行う場合は、ＣＳ−
ＰＤＵ生成部にてデータのＣＳレイヤ処理を行ってＣＳ
−ＰＤＵを生成し、その後ＳＡＲ−ＰＤＵ生成部にてこ
れらＣＳ−ＰＤＵのセグメンテーションのみを行ってＡ
ＴＭセル生成部にこれを渡し、ＡＴＭセル生成部にて最
終的なＡＴＭを生成するという形でＡＴＭセル化を行う
ことができ、同一の機構において簡単な切り替えを行う
のみで入力データのＡＴＭセル化をＡＡＬタイプ１、タ
イプ５双方において行うことができる。ＡＡＬタイプｌ
と、ＡＡＬタイプ５には、その構造において、ＡＡＬタ
イプ５においてＣＳヘッダ、トレイラ処理を行うこと、
およびＡＡＬタイプ１においてＳＡＲヘッダ処理を行う
ことにその差分を見いだすことができるが、本発明のよ
うな構造とすることにより両ＡＡＬ処理を単一の機構に
て行うことができる。このような構成とすることで、Ａ
ＡＬタイプ１にてＡＡＬ処理を行うリアルタイム系情報
源と、ＡＡＬタイプ５にてＡＡＬ処理を行うデータ系情
報源を入力源として情報送信を行うＡＲＭセル化装置を
構成する場合、その入力源の属性（リアルタイム系であ
るか、データ系であるか）、性質（速度など）、組み合
わせを自由に選択、あるいは組み替えが行えることとな
り、ＡＴＭセル化機構の統合化、効率化、柔軟化をはか
ることが可能になる。
【０４６２】また、上記第１および第２の発明のＡＴＭ
セル化装置において、前記共通バッファ部がその内部
に、ＣＳ−ＰＤＵ生成部、あるいはＳＡＲ−ＰＤＵ生成
部ごとに論理ＦＩＦＯを構成し、さらに上記ＡＴＭセル
生成部がセル周期ごとに上記論理ＦＩＦＯに格納された
情報量を計測し、該論理ＦＩＦＯ内にセルを生成するに
十分な量の情報が格納されている場合はこの条件を満た
す論理ＦＩＦＯのうちから一つを選択してここから情報
を取り出し、ＡＴＭセル化を行い、この条件を満たす論
理ＦＩＦＯがない場合はその他のセルを送出することに
より、この時点で各入力源から入力されたセル化が可能
な情報の多重化、およびセル化が行われ、更に共通バッ
ファから取り出されてＡＴＭセル化されたＡＴＭセル流
は、各入力情報源についてＡＴＭ多重されていることと
なり、統計多重効果が期待できる。
【０４６３】また、第１および第２の発明のＡＴＭセル
化装置において、前記ＣＳ−ＰＤＵ生成部に入力される
情報ごとにＡＡＬタイプを登録しておき、ＡＴＭセル生
成部がこれに従ってＡＴＭセル化を行うことにより、い
ろいろな属性を有した情報源からの情報のセル化を単一
のＡＴＭセル生成部により行うことができる。
【０４６４】一方、第４の発明のＡＴＭデセル化装置に
おいては、ＳＡＲ処理部がＡＡＬのリアセンブリ処理
と、ＡＡＬタイプ１の（リアセンブリ以外の）その他の
処理を実行する機能を有しており、外部からの指定によ
り双方の処理を実行させることもリアセンブリ処理のみ
実行させることも可能であること、また、ＣＳ処理部が
ＡＡＬタイプ５のＣＳレイヤ処理の内、少なくともＣＰ
ＣＳレイヤ処理を実行する機能を有しており、外部から
の指定によりこの処理機能にて動作させることも、入力
データを透過させることも可能であることから、以下の
要領でＡＴＭデセル化を行うことができる。まず、ＡＡ
Ｌタイプ１にてＡＴＭデセル化を行う場合は、ＡＴＭ処
理部から入力されてきたデータをＳＡＲ処理部にてＡＡ
Ｌタイプ１のＳＡＲレイヤ処理を行い、その後ＣＳ処理
部を透過させるという形でこれを行うことができる。ま
た、ＡＡＬタイプ５にてＡＴＭデセル化を行う場合は、
ＡＴＭ処理部から入力されてきたデータをＳＡＲ処理部
にてＣＳ−ＰＤＵのリアセンブリのみを行ってＣＳ処理
部にこれを渡し、ＣＳ処理部ではデータのＣＳレイヤ処
理を行ってＡＡＬ−ＳＤＵを生成するという形でこれを
行うことができる。つまり、同一の機構において簡単な
切り替えを行うのみで入力データのＡＴＭデセル化をＡ
ＡＬタイプ１、ＡＡＬタイプ５の双方において行うこと
ができる。
【０４６５】ＡＡＬタイプ１と、ＡＡＬタイプ５は、そ
の構造において、ＡＡＬタイプ５においてＣＳヘッダ、
トレイラ処理を行うこと、およびＡＡＬタイプ１におい
てＳＡＲヘッダ処理を行うことにその差分を見いだすこ
とができるが、本発明のような構造とすることにより両
ＡＡＬ処理を単一の機構にて行うことができる。このよ
うな構成とすることで、ＡＡＬタイプ１にてＡＡＬ処理
を行うリアルタイム系情報処理機構と、ＡＡＬタイプ５
にてＡＡＬ処理を行うデータ系情報処理機構を出力先と
して情報処理を行うＡＴＭデセル化装置を構成する場
合、その扱う情報の属性（リアルタイム系であるか、デ
ータ系であるか）、性質（速度など）、組み合わせを自
由に選択、あるいは組替えが行えることとなり、ＡＴＭ
デセル化機構の統合化、効率化、柔軟化をはかることが
可能になる。
【０４６６】また、第５の発明のＡＴＭデセル化装置に
おいては、一つのＡＴＭ処理部、一つの共通バッファ
部、少なくとも一つのＳＡＲ処理部、少なくとも一つの
ＣＳ処理部を少なくとも構成要素としていることによ
り、各受信情報処理機構間でＡＴＭセルの物理レイヤ処
理、およびＡＴＭレイヤ処理の共用をはかることがで
き、ハードウエア量の削減をはかることができる。
【０４６７】また、第６の発明のＡＴＭデセル化装置に
おいては、一つのＡＴＭ処理部、一つのＳＡＲ処理部、
一つの共通バッファ部、少なくとも一つのＣＳ処理部を
少なくとも構成要素としていることにより、各受信情報
処理機構間でＡＴＭセルの物理レイヤ処理、およびＡＴ
Ｍレイヤ処理、ＳＡＲ処理部においてＡＡＬ・ＳＡＲレ
イヤ処理の共用をはかることができ、ハードウエア量の
削減をはかることができる。
【０４６８】また、上記第５および第６の発明のＡＴＭ
デセル化装置において、共通バッファ部を用いることに
より、以下に述べるような効果を得ることができる。
【０４６９】まず、共通バッファ部を揺らぎ吸収用バッ
ファとして用いることにより、ＡＴＭ通信に特有のＡＴ
Ｍセルの到着揺らぎの吸収をこのモジュールを用いて行
うことが可能である。
【０４７０】また、共通バッファ部の各出力ポートには
本ＡＴＭデセル化装置を登しているＡＴＭ端末装置が扱
う各々のメディア、属性、性質に応じた受信情報処理機
構が（複数個）接続されることになるが、従来はこれら
の受信情報処理機構のそれぞれに、その最大スループッ
ト、または（受信情報処理機構の組み合わせによる）バ
ッファにたまりえるデータ量の最大量に応じた容量のバ
ッファ部を設けていたため、必要以上に大きな容量のバ
ッファを必要とし、かつ受信情報処理機構の変更に柔軟
に対応することができなかった。これに対し、このよう
に共通バッファ部を各出力ポート間で共通で用いること
により、これら受信情報処理機構のスループットのばら
つきが平滑化され、弾力性に富んだ構成とすることがで
きるとともに、大幅なハードウエア量の削減をはかるこ
とが可能となる。
【０４７１】また、従来の各出力ポートごとに設けられ
ていたバッファ部は、該ポートへの情報（セル）の到着
のバースト性を吸収する用途にも用いられていた。この
観点からも各ポートごとに設けられたバッファ部は想定
される最大バーストに対応したバッファ部を用いるのに
対し、共通バッファ部にて全ての出力ポートを共有する
ことにより、一部の出力ポートへのバーストを吸収して
平滑化することができることから、バースト吸収の観点
からも弾力性を持つ構成といえる。
【０４７２】また、これら第５および第６の発明のＡＴ
Ｍデセル化装置の構成は、明確にレイヤ間の切り分けが
なされており、各レイヤ処理の変更や改良（たとえばハ
ード処理からソフト処理への変更、あるいはその逆、プ
ロトコルのへのうなど）に柔軟に対処することが可能で
ある。
【０４７３】また、これら第５および第６の発明のＡＴ
Ｍデセル化装置の構成ではメディアを問わない構成とな
っており、リアルタイム系、データ系を問わず自由な構
成、組み合わせのＡＴＭデセル化装置を構成することが
できる。
【０４７４】また、第７の発明のＡＴＭデセル化装置に
おいては、バッファ入力手段がバッファ出力手段に対し
てセルの抜けに関する情報を送出しており、バッファ出
力手段はセルの抜けがあると判断される場合はバッファ
からデータを取り出すことをせず、バッファ出力内部に
て抜けたセル数分のデータの補償を適当な形で行い、適
当な補償を行った後にバッファからデータを取り出すこ
とによりバッファ出力手段の後段にて必要なデータを抜
けデータ無しの状態で提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＡＴＭセル化装置
を示す構成図
【図２】ＣＳ−ＰＤＵ生成部の内部構成の一例とその周
辺回路を示す構成図
【図３】ＡＡＬタイプ５のＣＳ−ＰＤＵのフォーマット
を示す図
【図４】ＣＳ−ＰＤＵ生成部の内部構成の他の例とその
周辺回路を示す構成図
【図５】共通バッファ部の内部構成の一例
【図６】入力ポート部２０１の内部構成を示す図
【図７】共通メモリ２０２を示す構成図
【図８】出力ポート部２０３の内部構成を示す図
【図９】共通バッファ部の内部構成の他の例
【図１０】出力ポート部２０６の内部構成を示す図
【図１１】格納終了ペイロードスロットアドレスストア
の内部構成を示す図
【図１２】ＡＴＭセル生成部の内部構成を示す図
【図１３】メッセージ番号解析部３０３内のテーブルの
構成例
【図１４】共通バッファ部とＡＴＭセル生成部間のデー
タの流れを説明するための図
【図１５】ＳＡＲＨ付与部とＡＴＭＨ付与部間のデータ
【図１６】ユーザインタフェースを説明するための図
【図１７】ＸＴＰとＣＳ−ＰＤＵ生成部１１００間のデ
ータの流れを説明するための図
【図１８】共通メモリ２０２へのデータの書き込みを説
明するための図
【図１９】クロック乗換機能を有する場合の入力ポート
部２１１の内部構成を示す図
【図２０】本発明の第２の実施例に係るＡＴＭセル化装
置を示す構成図
【図２１】ＳＡＲ−ＰＤＵ生成部の内部構成
【図２２】従来のマルチメディア通信の実現手法の一例
を説明するための図
【図２３】従来のマルチメディア通信の実現手法の他の
例を説明するための図
【図２４】従来のマルチメディア情報のＡＴＭセル化手
法の一例を示す図
【図２５】従来のマルチメディア情報のＡＴＭセル化手
法の他の例を示す図
【図２６】本発明の第３の実施例に係るＡＴＭデセル化
装置を示す構成図
【図２７】ＡＴＭ処理部１１０１の内部構成を示す図
【図２８】ＶＣＩ・メッセージ番号変換テーブルを示す
図
【図２９】共通バッファ部１１１１の内部構成を示す図
【図３０】入力ポート部２２０１の内部構成を示す図
【図３１】共通メモリの内部構成を示す図
【図３２】出力ポート部２２０３の内部構成を示す図
【図３３】ＳＡＲ処理部の内部構成を示す図
【図３４】ＣＳ処理部１１３３の構成の一例を示す図
【図３５】ＣＳ処理部１１３３の構成の他の例を示す図
【図３６】ＣＳ処理部１１３４の構成の一例を示す図
【図３７】ＡＴＭ処理部１１０１と共通バッファ部１１
１１間のデータの流れおよびＡＴＭ処理部１４０１とＳ
ＡＲ処理部１４１１間のデータの流れを説明するための
図
【図３８】ＡＡＬタイプ１の時の共通バッファ部１１１
１とＳＡＲ処理部間のデータの流れを説明するための図
【図３９】ＳＡＲ処理部とＣＳ処理部間のデータの流れ
を説明するための図
【図４０】ＣＳ処理部の一例とＸＴＰ間のデータの流れ
を説明するための図
【図４１】ＣＳ処理部の他の例とＸＴＰ間のデータの流
れを説明するための図
【図４２】本発明の第４の実施例に係るＡＴＭデセル化
装置を示す構成図
【図４３】ＳＡＲ処理部１４１１の内部構成を示す図
【図４４】共通バッファ部１４２１の内部構成を示す図
【図４５】入力ポート部１５０１の内部構成を示す図
【図４６】出力ポート部１５０３の内部構成を示す図
【図４７】ＳＡＲ処理部１４１１と共通バッファ部１４
２１間のデータの流れを説明するための図
【図４８】共通バッファ部１４２１とＣＳ処理部間のデ
ータの流れを説明するための図
【図４９】ＡＴＭデセル化装置の構成の他の例を示す図
【図５０】従来のＡＴＭデセル化装置の一例を示す図
【図５１】従来のＡＴＭデセル化装置の他の例を示す構
成図
【図５２】従来のＡＴＭデセル化装置のさらに他の例を
示す構成図
【符号の説明】
１０１…音声情報源、１０２…画像情報源、１０３…デ
ータ情報源、１０４…データ情報源Ｂ、１１１…ＣＳ−
ＰＤＵ生成部Ａ、１１２…ＣＳ−ＰＤＵ生成部Ｂ、１１
３…ＣＳ−ＰＤＵ生成部Ｃ、１１４…ＣＳ−ＰＤＵ生成
部Ｄ、１２１…共通バッファ部、１３１…ＡＴＭセル生
成部、４００…ＣＳ−ＰＤＵ生成部、４０１…カウン
タ、４０２…ＰＡＤ挿入回路、４０３…ＡＬ挿入回路、
４０４…Ｌｅｎｇｔｈ挿入回路、４０５…ＣＲＣ演算回
路、４０６…メッセージ番号レジスタ、４１０…ＣＳ−
ＰＳＵ生成部、４４…トリガレジスタ、４１２…ポイン
タレジスタ、４１３…長さレジスタ、４１４…メッセー
ジ番号レジスタ、４１５…カウンタ、４１６…比較器、
４１７…ＰＡＤ挿入回路、４１８…ＡＬ挿入回路、４１
９…Ｌｅｎｇｔｈ挿入回路、４２０…ＣＳＣ演算回路、
２０１…入力ポート部、２０２…共通メモリ、２０３…
出力ポート部、２０４…空ペイロードスロットアドレス
キュー、２０５…格納終了ペイロードスロットアドレス
キュー、６１１…入力ポート制御部、６１２…空ペイロ
ードスロット捕捉レジスタ、６１３…カウンタ、６１４
…シリアル・パラレル変換部、６１５…同期判断部、６
３１…取り出し制御部、６３２…格納終了ペイロードス
ロット捕捉レジスタ、６３３…カウンタ、６６…出力ポ
ート部、６７…格納数量ペイロードスロットアドレスス
トア、２１１…入力ポート部、６６１…取り出し制御
部、６６２…格納終了ペイロードスロット捕捉レジス
タ、６６３…カウンタ、６６４…選択制御部、６７１…
格納終了ペイロードスロットアドレスキュー、６７２…
格納終了フラグ、３０１…シーケンサ、３０２…トリガ
生成回路部、３０３…メッセージ番号解析部、３０４…
ＳＡＲＨ付与部、３０５…ＡＴＭＨ付与部、３０６…有
意・無意解析部、３０７…無効セル生成部、３０８…セ
レクタ、３０９…制御部、７１１…入力ポート制御部、
７１２…空ペイロードスロット捕捉レジスタ、７１３…
カウンタ、７１４…シリアル・パラレル変換部、７１５
…同期判断部、７１６…データ整列確認回路、７１７…
ラッチ回路、５０１…音声情報源、５０２…画像情報
源、５０３…データ情報源Ａ、５０４…データ情報源
Ｂ、５１１…ＣＳ−ＰＤＵ生成部Ａ、５１２…ＣＳ−Ｐ
ＤＵ生成部Ｂ、５１３…ＣＳ−ＰＤＵ生成部Ｃ、５１４
…ＣＳ−ＰＤＵ生成部Ｄ、５２１…ＳＡＲ−ＰＤＵ生成
部Ａ、５２２…ＳＡＲ−ＰＤＵ生成部Ｂ、５２３…ＳＡ
Ｒ−ＰＤＵ生成部Ｃ、５２４…ＳＡＲ−ＰＤＵ生成部
Ｄ、５３１…共通バッファ部、５４１…ＡＴＭセル生成
部、８０１…ＳＡＲバッファ部、８０２…ＳＡＲＨ演算
部、８０３…ＳＡＲＨ挿入部、８０４…ＳＡＲ制御部、
９０１…メディア情報源、９０２…ＡＡＬ処理部、９０
３…セル化部、９０４…セル多重化部、９１１…メディ
ア情報源、９１２…レイヤ２処理部、９１３…セル化
部、９１４…多重化機能、１１０１…ＡＴＭ処理部、１
１１１…共通バッファ部、１１２１〜１１２４…ＳＡＲ
処理部、１１３１〜１１３４…ＣＳ処理部、１１４１…
音声再生部、１１４２…画像再生部、１１４３…データ
再生部Ａ、１１４４…他再生部Ｂ、１０１１…伝送路イ
ンターフェース部、１０１２…セル同期・デスクランブ
ル部、１０１３…ヘッダ・ペイロード分離部、１０１４
…ＶＣＩ／メッセージ番号変換部、１０１５…制御部、
２２０１…入力ポート部、２２０２…共通メモリ、２２
０３…出力部、２２０４…空ペイロードスロットアドレ
スキュー、２０１１…入力ポート制御部、２０１２…カ
ウンタ、２０１３…空ペイロートスロット補捉レジス
タ、２０１４…ポート番号指定回路、２０１５…データ
ラッチ、２０３１…イネーブル付きバッファ、２０３２
…ＦＩＦＯ、２０３３…取り出し制御部、２０３４…格
納終了ペイロードスロット補捉レジスタ、２０３５…カ
ウンタ、１２１１…ＳＡＲヘッダ演算部、１２１２…Ｓ
ＡＲヘッダ解析部、１２１３…ダミーパターン制西部、
１２１４…セレクタ、１２１５…ラッチ、１３１１…Ｃ
Ｓヘッダ／トレイラ解析部、１３１２…バッファＡ、１
３１３…バッファＢ、１３１４…セレクタ、１３１５…
メッセージ番号れじすた、１３１６…ＣＳヘッダ／トレ
イラ解析部、１３１７…先頭信号生成部、１３１８…メ
ッセージ番号レジスタ、１３１９…バッファ、１３４１
…ＣＳヘッダ／トレイラ解析部、１３４２…シリアル／
パラレル変換回路、１３４３…メッセージ番号レジス
タ、１４０１…ＡＴＭ処理部、１４１１…ＳＡＲ処理
部、１４２１…共通バッファ部、１４３１〜１４３４…
ＣＳ処理部、１４４１…音声再生部、１４４２…画像再
生部、１４４３…データ再生部Ａ、１４４４…データ再
生部Ｂ、４１１１…ＳＡＲヘッダ演算部、４１１２…Ｓ
ＡＲヘッダ解析部、４１１３…シーケンス番号テーブ
ル、４１１４…ラッチ、１５０１…入力ポート部、１５
０２…共通メモリ、１５０３…出力ポート部、１５０４
…空ペイロードスロットアドレスキュー、５０１１…入
力ポート制御部、５０１２…カウンタ、５０１３…空ペ
イロードスロット補捉レジスタ、５０１４…ポート番号
指定回路、５０１５…データラッチ、５０３１…イネー
ブル付きバッファ、５０３２…ＦＩＦＯ、５０３３…取
り出し制御部、５０３４…格納終了ペイロードスロット
補捉レジスタ、５０３５…カウンタ、５０３６…セレク
タ、５０３７…ダミーデータ発生部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】外部から入力されたデータを加工して、各
    種通信サービスとＡＴＭとの間の整合をとるＡＴＭアダ
    プテーションレイヤの上位処理を行うＡＴＭアダプテー
    ションレイヤ・コンバージェンスサブレイヤのプロトコ
    ル・データ・ユニットを生成する少なくとも一つの第１
    のデータ生成手段と、 前記第１のデータ生成手段から受け取ったデータを一時
    的に蓄積する蓄積手段と、 前記蓄積手段からデータを受け取り、これにＡＴＭアダ
    プテーションレイヤ・セグメンテーションアンドリアセ
    ンブリサブレイヤ・ヘッダおよびＡＴＭセルヘッダを付
    与してＡＴＭセルを生成するＡＴＭセル生成手段とを備
    えたことを特徴とするＡＴＭセル化装置。
  2. 【請求項２】外部から入力されたデータを加工して、各
    種通信サービスとＡＴＭとの間の整合をとるＡＴＭアダ
    プテーションレイヤの上位処理を行うＡＴＭアダプテー
    ションレイヤ・コンバージェンスサブレイヤのプロトコ
    ル・データ・ユニットを生成する少なくとも一つの第１
    のデータ生成手段と、 前記データ生成手段からデータを受け取り、ＡＴＭセル
    への分割およびＡＴＭセルからの組立を行うＡＴＭアダ
    プテーションレイヤ・セグメンテーションアンドリアセ
    ンブリサブレイヤのプロトコル・データ・ユニットを生
    成する少なくとも一つの第２のデータ生成手段と、 前記第２のデータ生成手段から受け取ったデータを一時
    的に蓄積する蓄積手段と、 前記蓄積手段からデータを受け取り、これにＡＴＭセル
    ヘッダを付与してＡＴＭセルを生成するＡＴＭセル生成
    手段とを備えたことを特徴とするＡＴＭセル化装置。
  3. 【請求項３】外部から入力されたデータに対し、物理レ
    イヤ処理およびＡＴＭレイヤ処理を施すＡＴＭ処理手段
    と、 前記ＡＴＭ処理手段から受け取ったデータを一時的に蓄
    積する蓄積手段と、 前記蓄積手段からデータを受け取り、ＡＴＭセルへの分
    割およびＡＴＭセルからの組立を行うセグメンテーショ
    ンアンドリアセンブリサブレイヤ処理を実行する少なく
    とも１つの第１の処理手段と、 前記第１の処理手段からデータを受け取り、サービスに
    依存せずに共通的な処理を提供するコンバージェンスサ
    ブレイヤ処理を実行する少なくとも１つの第２の処理手
    段とを備えたことを特徴とするＡＴＭデセル化装置。
  4. 【請求項４】外部から入力されたデータに対し、物理レ
    イヤ処理およびＡＴＭレイヤ処理を施すＡＴＭ処理手段
    と、 前記ＡＴＭ処理手段からデータを受け取り、ＡＴＭセル
    への分割およびＡＴＭセルからの組立を行うセグメンテ
    ーションアンドリアセンブリサブレイヤ処理を実行する
    第１の処理手段と、 前記第１の処理手段から受け取ったデータを一時的に蓄
    積する蓄積手段と、 前記蓄積手段からデータを受け取り、サービスに依存せ
    ずに共通的な処理を提供するコンバージェンスサブレイ
    ヤ処理を実行する少なくとも１つ第２の処理手段とを備
    えたことを特徴とするＡＴＭデセル化装置。
JP21048493A 1993-08-25 1993-08-25 Ａｔｍセル化装置およびａｔｍデセル化装置 Pending JPH0766811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21048493A JPH0766811A (ja) 1993-08-25 1993-08-25 Ａｔｍセル化装置およびａｔｍデセル化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21048493A JPH0766811A (ja) 1993-08-25 1993-08-25 Ａｔｍセル化装置およびａｔｍデセル化装置

Publications (1)

Publication Number Publication Date
JPH0766811A true JPH0766811A (ja) 1995-03-10

Family

ID=16590115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21048493A Pending JPH0766811A (ja) 1993-08-25 1993-08-25 Ａｔｍセル化装置およびａｔｍデセル化装置

Country Status (1)

Country Link
JP (1) JPH0766811A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034558A1 (fr) * 1997-12-25 1999-07-08 Kabushiki Kaisha Toshiba Repeteur mta et reseau le comprenant
JP2003032301A (ja) * 2001-07-12 2003-01-31 Nec Eng Ltd Ｃｌａｄ装置及びセル分解方法
US6980553B2 (en) 1996-09-03 2005-12-27 Hitachi, Ltd. Router apparatus using ATM switch
US7590133B2 (en) 1998-02-24 2009-09-15 Canon Kabushiki Kaisha Data communication system, data communication method, and data communication apparatus
WO2013001578A1 (ja) * 2011-06-29 2013-01-03 株式会社日立製作所 入出力制御装置及び入出力制御装置のフレーム処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980553B2 (en) 1996-09-03 2005-12-27 Hitachi, Ltd. Router apparatus using ATM switch
WO1999034558A1 (fr) * 1997-12-25 1999-07-08 Kabushiki Kaisha Toshiba Repeteur mta et reseau le comprenant
US6781994B1 (en) 1997-12-25 2004-08-24 Kabushiki Kaisha Toshiba Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding
US7590133B2 (en) 1998-02-24 2009-09-15 Canon Kabushiki Kaisha Data communication system, data communication method, and data communication apparatus
JP2003032301A (ja) * 2001-07-12 2003-01-31 Nec Eng Ltd Ｃｌａｄ装置及びセル分解方法
WO2013001578A1 (ja) * 2011-06-29 2013-01-03 株式会社日立製作所 入出力制御装置及び入出力制御装置のフレーム処理方法

Similar Documents

Publication Publication Date Title
US6122279A (en) Asynchronous transfer mode switch
US6961340B2 (en) AAL2 receiver for filtering signaling/management packets in an ATM system
US5999528A (en) Communications system for receiving and transmitting data cells
US6229822B1 (en) Communications system for receiving and transmitting data cells
JP3719936B2 (ja) Ａｔｍ網のａａｌ２処理装置及び方法
JP4602794B2 (ja) Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム
JPH10150446A (ja) Ａｔｍ交換システム
JPH10173673A (ja) セル組立多重化装置及び分離装置
US6256308B1 (en) Multi-service circuit for telecommunications
US6628657B1 (en) Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node
US6778529B1 (en) Synchronous switch and method for a telecommunications node
US6023465A (en) Communications system
US6931012B2 (en) ATM processor for switching in an ATM system
US7269175B2 (en) AAL2 transmitter for voice-packed and signaling management-packed interleaving on an ATM connection
JPH0766811A (ja) Ａｔｍセル化装置およびａｔｍデセル化装置
JPH07221762A (ja) パケット処理方法および通信インターフェイス装置
US6915360B2 (en) Cell buffering system with priority cache in an ATM system
JPH1065713A (ja) Ａｔｍシステム用セル検出方法
KR0185860B1 (ko) 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치 및 그처리방법
JPH07321819A (ja) セル多重化装置
JPH10322343A (ja) 通信装置
AU719539B2 (en) ATM switching system
KR0169906B1 (ko) Atm망에서 셀 분해기의 다중 프레임 판독방법
JPH08116326A (ja) 非同期転送モード通信方式におけるセル組立装置
JP2001326645A (ja) Ａｔｍ伝送装置