JPH07321819A

JPH07321819A - セル多重化装置

Info

Publication number: JPH07321819A
Application number: JP3202895A
Authority: JP
Inventors: Masaru Murakami; 勝村上; Yozo Oguri; 洋三小栗; Masahiro Ashi; 賢浩芦; Katsuyoshi Tanaka; 克佳田中; Naohiko Ozaki; 尚彦小崎; Masahiko Takase; 晶彦高瀬; Morihito Miyagi; 盛仁宮城
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Priority date: 1994-03-31
Filing date: 1995-02-21
Publication date: 1995-12-08
Anticipated expiration: 2016-04-09
Also published as: KR950035207A; JP3153432B2

Abstract

(57)【要約】【目的】ＡＴＭセルの同期機能を備えたセル多重化装置
の提供を目的する。【構成】複数の入力回線から入力セル信号が多重部１で
時分割多重され、メモリ書き込み機能部３１によって、
各回線対応にメモリ部２に蓄積される。メモリ読み出し
機能部は３２、メモリ部から各回線毎に１セル長のデー
タブロックを読み出し、セル同期部４に送信する。セル
同期部４は、各データブロックにおいて検出したセルの
先頭位置情報をメモリ制御部３に通知する。これによっ
て、次のデータブロックの読み出し開始アドレスが制御
され、データブロックの先頭とセル先頭とが一致するよ
うにセル信号の読み出し制御が行われる。【効果】セル同期回路を複数の回線に共用できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はセル多重化装置に関し、
特に加入者回線から受信した非同期転送モード（以下、
ＡＴＭと言う）をもつ比較的低速の固定長パケット（セ
ル）をバッファメモリに蓄積し、セル境界を同定して読
み出された正しいデータブロックを出力回線に送信する
セル同期機能を備えたセル多重化装置に関する。

【０００２】

【従来の技術】従来のセル多重化装置として、例えば１
９９０年電子情報通信学会春期全国大会で報告された
「並列型ＨＥＣ計算回路の検討」のように、各回線毎に
セル同期回路を備え、出力データブロックの先頭がセル
の先頭と一致するようにセル同期をとった後に、セル多
重を行う構成のものが知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来構成によれば、セル同期回路が１つの回線の信号しか
処理ができないため、回線の伝送速度が低速であって
も、各回線毎にセル同期回路を必要としていた。例え
ば、約６．３メガビット毎秒で伝送される回線を２１回
線多重してＡＴＭ交換機側に転送するシステムの場合、
２１個のセル同期回路を必要としていた。また、上記従
来の構成では、セル多重を行うためには各回線毎にセル
信号を蓄積するためのメモリを必要とし、ハードウェア
規模が大きなものとなっていた。

【０００４】本発明の目的は、出力回線に出力される各
データブロックが、ブロック先頭がセル先頭と一致し、
所定のセル構造と同期するように制御（セル同期制御）
できるセル多重化装置を提供することにある。本発明の
他の目的は、入力セルを一時的に蓄積するためのバッフ
ァメモリとＲ／Ｗ制御手段を複数に入力回線に共用化で
き、出力回線にセル同期されたデータブロックを読み出
せるようにしたセル多重化装置を提供することにある。
本発明の他の目的は、複数の回線についてセルの同期制
御手段を共用化できる構成のセル多重化装置を提供する
ことにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、複数の入力回線から並列的に入力され
た固定長のセル信号をバッファメモリに一時的に蓄積し
た後、所定のセル構造をもつデータブロックとして出力
回線に送出するセル多重化装置において、複数の入力回
線から受信したセル信号を多重化するための多重化手段
と、上記多重化手段から出力されたセル信号を入力回線
対応に順次に上記バッファメモリに蓄積するための書き
込みを制御手段と、上記バッファメモリに蓄積されたセ
ル信号を回線毎に所定バイト数のデータブロックとして
読み出すための読み出し制御手段と、上記バッファメモ
リから読み出された各データブロックの同期状態を検出
し、検出結果に応じた同期制御情報を上記読み出し制御
手段に通知し、所定のセル構造に同期して読み出された
データブロックを選択的に出力回線に送信するためのセ
ル同期制御手段とを有し、上記読み出し制御手段が、上
記セル同期制御手段から通知された同期制御情報に基づ
いて、各回線と対応する次に読み出すべきデータブロッ
クの読み出し開始アドレスを決定することを特徴とす
る。

【０００６】上記セル多重化装置で、入力回線から入力
されたセル信号は、多重化手段によって例えばバイト単
位で多重化され、バッファメモリに各回線対応に順次に
記憶される。上記バッファメモリ内のデータ（セル信
号）は、回線対応にデータブロックの読み出し開始アド
レスを記憶した読み出し制御手段によって、データブロ
ックとして読み出され、後段に接続されたセル同期制御
手段に供給される。セル同期制御手段は、各データブロ
ックにおいてセル先頭を検出し、データブロックとセル
との同期状態を示す同期制御情報を発生する。読み出し
制御手段は、上記同期制御情報に基づいて、その回線で
次に読み出すべきデータブロックの読み出し開始アドレ
スを決定し、これを記憶しておく。

【０００７】本発明の１実施例によれば、上記セル同期
制御手段は、各回線毎にセルヘッダの位置を検出するた
めのＣＲＣ演算データと同期状態情報とを記憶するため
のテーブルを備え、バッファメモリから読み出される各
データブロック中に含まれるセルヘッダの位置を上記テ
ーブルから読み出したＣＲＣ演算データを利用して検知
し、データブロックの同期状態を検出する。また、検出
された同期状態と上記テーブルから読み出した同期状態
情報とに基づいて同期状態を遷移し、同期状態に応じて
データブロック（セル信号）の出力回線への送信制御を
行う。

【０００８】本発明の他の特徴は、セル多重化装置が、
それぞれ複数の入力回線と接続された複数の多重化ユニ
ットと、上記複数の多重化ユニットに接続され、多重化
ユニットから出力されるデータブロックを選択的に通過
させるセレクタ手段と、上記セレクタ手段から供給され
る各データブロックについてセル同期の状態を検出し、
検出結果に応じた同期制御情報を発生するセル同期制御
手段と、データブロックを出力すべき多重化ユニットを
所定の順序で指定し、上記セル同期制御手段から受信し
た同期制御情報を上記多重化ユニットに通知する出力制
御手段とからなり、上記各多重化ユニットが、複数の
入力回線から入力されたＡＴＭセル信号を多重化するた
めの多重化手段と、ＡＴＭセル信号を一時的に記憶する
ためのバッファメモリと、上記多重化手段から出力され
たＡＴＭセル信号を回線対応に順次に上記バッファメモ
リに蓄積するための書き込みを制御手段と、上記バッフ
ァメモリに蓄積されたＡＴＭセル信号を回線毎に決まる
所定バイト数のデータブロックとして読み出すための読
み出し制御手段とを備え、上記読み出し制御手段が、上
記出力制御手段から通知された制御情報に基づいて、各
回線毎に次に読み出すべきデータブロックの読み出し開
始アドレスを決定することにある。

【０００９】本発明の更に他の特徴は、セル多重化装置
が、複数の入力回線からの入力信号を多重化するための
多重化手段と、入力信号を一時的に記憶するためのメモ
リと、上記多重化手段から出力された入力信号を入力回
線と対応させて上記メモリに蓄積するための書き込みを
制御手段と、上記メモリに蓄積された入力信号を入力回
線に応じて決まる所定バイト数のデータブロックとして
読み出すための読み出し制御手段と、上記メモリから読
み出された各データブロックについて同期状態を検出
し、検出結果に応じた制御情報を上記読み出し制御手段
に通知し、所定のセル構造を持っているデータブロック
を選択的に出力回線に送信動作するセル同期制御手段
と、上記メモリから読み出された各データブロックを所
定の構造を持つセルに変換して出力回線に送信すると共
に、制御情報を上記読み出し制御手段に通知するための
変換手段とを備え、上記読み出し制御手段が、各加入者
回線における信号伝送形式に応じて選択された上記同期
手段と変換手段との何れかに、上記メモリから読み出さ
れたデータブロックを選択的に供給し、上記セル同期手
段および上記変換手段から通知された制御情報に基づい
て、各入力回線と対応する次のデータブロックの読み出
し開始アドレスを決定することにある。

【００１０】

【作用】本発明によれば、１つのセル同期回路を複数の
回線に共用化でき、更には、バッファメモリと、上記書
き込み制御部と読み出し制御部からなるメモリ制御部と
を複数の回線に共用化できるため、セル多重化装置を小
型化することができる。

【００１１】

【実施例】図２は本発明のセル多重化装置が適用される
ＡＴＭネットワークシステムの１例を示す。Ａ（Ａ−１
〜Ａ−ｍ）はセル多重化装置、Ｂは、それぞれ音声、画
像あるいはデータなどの情報を固定長のパケット（ＡＴ
Ｍセル）として送受信する加入者端末、ＣはＡＴＭ交換
機である。加入者端末の信号速度が、例えば６．３メガ
ビット毎秒程度の低速度の場合、端末から送信されたセ
ル信号をそのまま高速のＡＴＭ交換機Ｃに入力すると、
効率が極めて悪くなる。そこで、一般には、複数の加入
者端末Ｂからのセル信号をセル多重化装置Ａで多重した
上で、ＡＴＭ交換機Ｃに入力する。

【００１２】図１は、本発明によるセル多重化装置Ａ−
１の構成の１例を示す。セル多重化装置Ａ−１は、信号
多重部１と、メモリ部２と、メモリ制御部３と、セル同
期制御部４とからなっている。信号多重部１は、複数の
加入者端末Ｂから送出されるセル信号（セルデータ）を
受信し、これらのセル信号を、例えばバイト単位で時分
割多重してメモリ部（バッファメモリ）２へ供給する。
加入者端末と接続された各入力回線Ｌ（Ｌ１〜Ｌｎ）に
は、それぞれ固有の回線番号が与えられている。信号多
重部１は、各入力回線毎に回線対応部（図示せず）を備
え、メモリ部２に供給される時分割多重のセルデータ
は、各々の回線対応部が持っている回線番号を伴ってい
る。

【００１３】信号多重部１からメモリ２に供給されるセ
ル信号は、メモリ制御部３の書き込み機能部３１によっ
て、上記メモリ部２に、各回線毎にデータ到着順に管理
された形式で記憶される。これは、予め回線対応に所定
容量のバッファエリアを割当ておき、セル信号を入力回
線と対応したバッファエリアに書き込むようにしても良
いし、メモリ２を複数の回線で共有し、回線毎にセル信
号の記憶エリアのアドレスをチェインする共有バッファ
（shared buffer）形式でもよい。

【００１４】メモリ制御部３は、図３のように、時分割
多重で入力されたセル信号を各回線毎に到着順序を管理
した形式でメモリ部２に記録する書き込み機能部３１
と、メモリ部２に蓄積されたセル信号を各回線毎に予め
記憶してある読み出し開始位置から順次に読み出し、各
回線毎に１セル分のデータブロックを順次に送信する読
み出し制御機能部３２とからなる。

【００１５】書き込み機能部３１は、書き込み制御部３
１１と、書き込みアドレステーブル部３１２とからな
り、書き込みアドレステーブル部３１２は、回線番号３
１２Ａと対応してメモリ部２の書き込みアドレス３１２
Ｂを記憶している。書き込み制御部３１１には、信号多
重部１で抽出された回線番号が入力され、書き込みアド
レステーブル部３１２から上記回線番号に対応する書き
込みアドレスを読み出す。信号多重部１からメモリ部２
に供給されたセル信号は、上記書き込みアドレスが示す
位置に書き込まれる。セル信号書き込みの都度、次回到
着する同一回線のセル信号が既到着セル信号に連続した
位置に書き込まれるように、書き込みアドレスの値を更
新し、これを書き込みアドレステーブル部３１２内の該
当するアドレス記憶位置３１２Ｂに記憶しておく。

【００１６】読み出し機能部３２は、回線指定部３２１
と、回線番号３２２Ａと対応してデータブロックの読み
出し開始アドレス３２２Ｂを記憶している読み出しアド
レステーブル部３２２と、読み出しアドレス制御部３２
３と、読み出し長カウンタ３２４と、読み出しアドレス
更新量制御部３２５とからなる。

【００１７】回線指定部３２１は、セル信号の読み出し
の対象となる回線番号を循環的に変えながら、読み出し
アドレステーブル部３２２と書き込みアドレステーブル
部３１２をチェックし、各回線毎に、書き込みアドレス
３１２Ｂと読み出しアドレス３２２Ｂとの差からメモリ
部２における蓄積データ量を求め、セル信号の読み出し
が可能な回線番号を見つけて、これを読み出しアドレス
制御部３２３に知らせる。セル信号の読み出しは、メモ
リ部に蓄積されたデータ量が、読み出し長カウンタ部３
２４で指定するデータブロックサイズに達した回線につ
いて行われる。

【００１８】読み出しアドレス制御部３２３は、回線指
定部３２１が指定した回線番号と対応する読み出し開始
アドレス３２２Ｂを読み出しアドレステーブル部３２２
から取り出し、上記読み出しアドレスをデータブロック
の先頭位置として、メモリ部２から上記読み出し長カウ
ンタ部３２４が指定するブロックサイズ分のデータを読
み出して、セル同期制御部４へ送信する。メモリ部２か
らデータブロックを読み出す時、該当する回線番号が、
回線指定部３２１からセル同期部４へ通知される。

【００１９】読み出しアドレス更新量制御部３２５は、
メモリ部２から１ブロック分のデータが読み出された後
で、該当回線での次のデータブロックの読み出し開始位
置を決定する。次のデータブロックの読み出し開始アド
レスは、その前に読み出したデータブロックにおけるセ
ル同期の状態によって決まり、セル同期制御部４からの
セル同期状態信号に応じてアドレスの更新量を求め、こ
れを読み出しアドレス制御部３２３に与える。読み出し
アドレス制御部３２３は、読み出しアドレステーブル部
３２２に記憶されている現在の読み出しアドレスに上記
更新量を加え、これを次回の読み出し開始アドレスとし
て読み出しアドレステーブル部３２２に記憶しておく。

【００２０】次に、ＡＴＭネットワークにおけるセル同
期状態について説明する。メモリ部２から読み出された
データブロックがＡＴＭセル構造と一致したセル同期の
状態にするためには、ＡＴＭセルのＨＥＣ（ヘッダエラ
ーチェック）部を検出する必要がある。上記ＨＥＣ部
は、５３バイトの固定長データブロックからなるＡＴＭ
セルの先頭位置の検出、セルヘッダ部の誤り検出、誤り
訂正などのために設けられたものである。ＡＴＭセル
は、例えば図４に示すように、セルの先頭に４バイト分
の大きさをもつＡＴＭセルヘッダ部Ｈ１を有し、このセ
ルヘッダＨ１について求めたＣＲＣ演算結果が、ＨＥＣ
部Ｈ２として各セルの５バイト目に設定されている。

【００２１】図５と図６は、セル同期の状態遷移を示
す。セル同期状態は、ＣＣＩＴＴＩ．４３２において
国際標準化されている。

【００２２】図５に示す「ハンチング中（ＨＵＮＴ）」
の状態Ｓ１１は、未だＨＥＣ部が検出されないハンチン
グ状態を示し、この状態でＨＥＣ部が検出された場合、
状態は「前同期中（ＰＲＥＳＹＮＣＨ）」Ｓ１２の状態
に遷移する。

【００２３】状態が「前同期中」状態Ｓ１２にある間
は、検出したＨＥＣ位置から１セル長隔たった位置（予
定位置）に次のＨＥＣ部があるか否かが監視される。予
定位置に次のＨＥＣ部を検出できない場合は、再び「ハ
ンチング中」の状態Ｓ１１に遷移する。予定位置に次の
ＨＥＣ部を検出できた場合は、同様のＨＥＣ部監視を継
続的に行い、連続検出回数を保護段数として計数する。
保護段数の値が所定の閾値を越えたとき、「同期確立中
（ＳＹＮＣＨ）」状態Ｓ１３に遷移する。状態が「同期
確立中」状態Ｓ１３にある間は、前同期中Ｓ１２と同
様、ＨＥＣ位置から１セル長隔たった位置にＨＥＣ部が
あるか否かが監視され、ＨＥＣ部を検出できなかった場
合はＨＥＣ部監視を継続し、連続未検出回数を保護段数
として計数する。保護段数の値が所定の閾値を越えたと
き、ハンチング中Ｓ１１に遷移する。

【００２４】図６に示す「検出モード」Ｓ２１は、セル
ヘッダに誤りを検出した場合でも誤り訂正を行わないモ
ードであり、「訂正モード」Ｓ２２は、ヘッダ部に１ビ
ット誤りがあった場合に、ＨＥＣ部を利用して誤り訂正
を行なうモードである。「検出モード」Ｓ２１にある間
に受信されたセルのセルヘッダに全く誤りがなければ、
訂正モードＳ２２に遷移する。逆に、訂正モードＳ２２
にある間に受信されたセルのセルヘッダに１ビットでも
誤りを検出すれば（１ビット誤りの場合にはそれを訂正
し）、検出モードＳ２１に遷移する。これらの「検出モ
ード」と「訂正モード」は、後述する空セルの生成制御
と関係する。

【００２５】図７は、読み出し長カウンタ部３６が指定
するデータブロックサイズと、セル同期状態に応じてア
ドレス更新量制御部３２５が決める次のデータブロック
の読み出し開始アドレスとの関係を示す。図７では、デ
ータブロックサイズと読み出し開始アドレスとの組合せ
にを異にする方式１、方式２、方式３の３通りの実施例
が示してある。

【００２６】方式１では、読み出し長カウンタ部３２４
が指定するデータブロックサイズをＡＴＭセルの１セル
長に等しい５３バイトとし、セル同期状態が「ハンチン
グ中」状態Ｓ１１および「同期確立中」状態Ｓ１３の場
合は、次のデータブロックの読み出し開始位置を指定す
る読み出しアドレス更新量を５３バイト分（１セル長
分）とする。「前同期中」状態Ｓ１２の場合は、読み出
されたデータブロックの先頭からセル先頭位置までのず
れ量をｈバイトとしたとき、読み出しアドレス更新量を
ｈ＋５３バイトとする。各セルの先頭は、検出されたＨ
ＥＣ部Ｈ２の４バイト前に位置している。

【００２７】上記「前同期中」状態Ｓ１２においては、
次の２つのケースが考えられる。

【００２８】第１のケースは、「ハンチング中」状態Ｓ
１１から「前同期中」状態Ｓ１２に遷移した直後で、セ
ル先頭位置とメモリ部２からの読み出されたデータブロ
ックの先頭位置（これは、メモリ部２からのデータブロ
ック読み出し開始アドレスに相当する）とがずれている
場合、すなわち、ｈ≠０の場合であり、第２のケース
は、既に「前同期中」状態Ｓ１２が何回か継続してお
り、セルの先頭位置と読み出されたデータブロックの先
頭位置とが一致している場合、すなわち、ｈ＝０の場合
である。

【００２９】上記何れのケースであっても、検出された
セル先頭位置（データブロック読み出し開始アドレスか
らｈバイト目の位置）から１セル長（５３バイト）だけ
隔てた位置を次のデータブロックの読み出し開始アドレ
スとすればよい。アドレス更新量制御部３２５は、セル
同期部４から通知されたセル同期の状態（Ｓ１１〜Ｓ１
３）と、先に読み出したデータブロックにおけるＨＥＣ
部の相対位置を示す値とに基づいて、各回線毎の次のデ
ータブロックの読み出し開始位置を指定するためのアド
レス更新量を求める。

【００３０】方式２では、読み出し長カウンタ部３２４
が指定するデータブロックサイズをＡＴＭセルの１セル
長に等しい５３バイトとし、セル同期状態が「ハンチン
グ中」状態Ｓ１１の場合に、次のデータブロックの読み
出し開始アドレスを現在値から４９バイト分ずらした値
に更新することによって、前回読み出したデータブロッ
クの最後の４バイト部分が、次回に読み出されるデータ
ブロックの先頭部分に含まれるようにしている。セル同
期状態が「前同期中」、または「同期確立中」の場合の
読み出し開始アドレスの更新は、方式１の場合と同様で
ある。

【００３１】方式３では、後段に接続された他の回路で
のセル処理の都合上、メモリ部から読み出されたデータ
ブロックの先頭からｍバイト目にセルの先頭が位置する
ように、データブロックの読み出しを行う。例えば、読
み出し長カウンタ部３２４が指定するデータブロックサ
イズをＡＴＭセルの１セル長（５３バイト）より大きい
５７バイトとし、セル同期状態が「前同期中」の期間
に、次のデータブロックの読み出し開始アドレスが、前
のデータブロックの先頭位置から「ｈ−ｍ＋５３」バイ
ト目となるように、アドレス更新を行う。ここで、ｈは
前のデータブロックにおけるセル先頭位置、ｍは次のデ
ータブロックにおけるセル先頭の目標位置を示し、それ
ぞれデータブロックの先頭位置からのずれ量（バイト
数）に相当する値をもつ。定数ｍの値は、例えば「１」
〜「５」の整数値が選ばれる。

【００３２】図８は、方式１に従ってセル同期を行うた
めのセル同期制御部４の機能ブロックを示す。セル同期
制御部４は、ＨＥＣ検出部４１−ａと、セル同期テーブ
ル部４２−ａと、セル生成部４３とからなる。ＨＥＣ検
出部４１−ａは、ＡＴＭセルのＨＥＣ部の位置を検出す
るためのものであり、ＣＲＣ（巡回冗長検査）演算部４
１１−ａと、同期状態制御部４１２と、ＨＥＣ検出制御
部４１３−ａとからなる。ＨＥＣ検出制御部４１３−ａ
は、上記ＣＲＣ演算部４１１−ａおよび同期状態制御部
４１２の制御動作と、後述するセル同期テーブル部４２
−ａのアクセスを行う。ＡＴＭセルのＨＥＣ部Ｈ２は、
図４に示したように、４バイト長のＡＴＭセルヘッダ部
Ｈ１のＣＲＣ演算結果を示しているため、ＨＥＣ部Ｈ２
を検出するためには、連続した５バイト分のデータをＨ
ＥＣ検出部４１−ａに入力し、第１バイトから第４バイ
トまでのデータについて求めたＣＲＣ演算結果が第５バ
イト目の値と一致するか否かを検証する必要がある。

【００３３】図９は、簡単な例として、それぞれ回線番
号ｉ、ｊをもつ２つの回線について、回線番号ｉのデー
タロックＲ１１、回線番号ｊのデータブロックＲ１２、
回線番号ｉのデータブロックＲ１３の順に、メモリ部２
からセル信号のデータブロックが読み出された場合にお
けるデータブロックとセル先頭との位置関係を示す。こ
こで、回線番号ｉのセル信号に着目する。最初のデータ
ブロックＲ１１を読み出したとき、セル先頭部が、デー
タブロックの先頭位置から５２番目（Ｐ１１）にあった
と仮定する。ＨＥＣ部Ｈ１はセル先頭から４バイトずれ
て位置しているために、この場合、上記セルのＨＥＣ部
Ｈ１は、次に読み出されるデータブロックＲ１３の先頭
位置から３番目のバイトＰ１２に位置している。上記Ｈ
ＥＣ検出部４１−ａは、このようにセルヘッダが２つの
データブロックに股がって読み出された場合でも、ＨＥ
Ｃ部を検出できるようにしておく必要がある。

【００３４】ＣＲＣ演算部４１１−ａは、図１０に示す
ように、メモリ部２からバイト単位で読み出された８ビ
ットのセル信号データを順次に後段に転送するよう動作
する互いに縦続接続された５段のフリップフロップＦ−
１、Ｆ−２、Ｆ−３、Ｆ−４、Ｆ−５からなるシフタ部
Ｆと、各フリップフロップの出力を受けて、連続する５
バイトデータからＣＲＣ演算を行うＣＲＣ演算判定部Ｘ
１とからなる。ＣＲＣ演算判定部Ｘ１は、フリップフロ
ップＦ−２〜Ｆ−５にＡＴＭセルのヘッダＨ１に相当す
る４バイトのデータが入力された時点で生成されるＣＲ
Ｃ演算値と、フリップフロップＦ−１に入力されたセ
ルヘッダに続くＨＥＣ部Ｈ２のデータの値とに基づい
て、ＨＥＣ検出動作を行い、検出結果を示す制御信号を
出力する。

【００３５】ＨＥＣ検出の対象となる回線が１つの場合
は、ＣＲＣ演算部４１１−ａは、入力信号を順次にシフ
タ部Ｆ（フリップフロップＦ−１〜Ｆ−５）に供給しな
がら４バイトデータのＣＲＣ演算を行い、ＣＲＣの演算
値と最後の１バイトデータ（ＨＥＣ）とが一致する位置
を探せばよい。しかしながら、図２に示したように複数
の回線から入力されたセル信号を扱う場合には、各回線
対応に、フリップフロップへの設定値（入力データ列）
とこれらのデータ列に基づいて生成された状態データ
とを「ＣＲＣ演算データ」として保存するための記憶エ
リアを用意しておき、例えば、図９におけるＲ１１から
Ｒ１２、Ｒ１２からＲ１３への切替のように、データブ
ロックの切り替えが発生する都度、処理中のＣＲＣ演算
データの保存動作と、これから処理が始まる回線での前
回保存しておいたＣＲＣ演算データの呼び込み動作とを
行う必要がある。

【００３６】図８に戻って、セル同期テーブル部４２−
ａは、各回線番号４２１と対応して、ＣＲＣ演算データ
４２２と同期状態情報４２３とを記憶している。同期状
態情報４２３は、図５と図６に示した「ハンチング中」
の状態Ｓ１１、「前同期中」の状態Ｓ１２、「同期確立
中」の状態Ｓ１３のうちの何れかを示す状態４２３Ａ
と、「前同期中」中と「同期確立中」における保護段数
４２３Ｂと、「検出モード」Ｓ２１または「訂正モー
ド」Ｓ２２の何れかを示すモード４２３Ｃとを含む。

【００３７】ＨＥＣ検出制御部４１３−ａは、例えば、
回線番号ｊのデータブロックの読み出しが終了し、回線
番号ｉのデータブロックがメモリ部２から読み出される
時点で、回線番号ｊに関するＣＲＣ演算データと同期状
態をセル同期テーブル部４２−ａに退避すると共に、セ
ル同期テーブル部４２−ａから回線番号ｉに関するＣＲ
Ｃ演算データを読み出し、データ列をＣＲＣ演算部４１
１−ａのフリップフロップに設定する。これによって、
メモリ部２から読み出された新たなデータブロックの先
頭データが、前回のデータブロックの最終データに引き
続く形で、ＣＲＣ演算部４１１−ａの各フリップフロッ
プに供給される。

【００３８】上記理由から、ＣＲＣ演算部４１１−ａ
は、図１０に示すように、各フリップフロップＦ−１〜
Ｆ−５の出力側にセレクタＳＥＬ−１〜ＳＥＬ−５を備
え、各セレクタＳＥＬ−１〜ＳＥＬ−５は、ＨＥＣ検出
制御部４１３−ａからの制御信号に応じて、前段フリッ
プフロップからの出力またはＨＥＣ検出制御部４１３−
ａから与えられたデータの何れかを選択し、これをＣＲ
Ｃ演算判定部Ｘ１、および後段のフリップフロップに供
給する。ＨＥＣ検出制御部４１３−ａが行う上記セレク
タＳＥＬ−１〜ＳＥＬ−５の入力選択制御については、
図１１のシーケンス図を用いて後述する。

【００３９】同期状態制御部４１２は、図５と図６に示
した状態Ｓ１１、Ｓ１２、Ｓ１３間での状態遷移の管
理、「前同期中」状態Ｓ１２および「同期確立中」状態
Ｓ１３における保護段数の管理、「検出モード」Ｓ２１
と「訂正モード」Ｓ２２との間での状態遷移の管理を行
う。

【００４０】メモリ部２から回線番号ｉのデータブロッ
ク（セル信号）を読み出すとき、ＨＥＣ検出制御部４１
３−ａは、セル同期テーブル部４２から読み出した回線
番号ｉの同期状態４２３を同期状態制御部４１２に転送
する。同期状態制御部４１２は、ＨＥＣ検出制御部４１
３−ａから受け取った同期状態４２３と、ＣＲＣ演算部
４１１−ａからの制御信号とに基づいて、同期状態を遷
移させる。メモリ部２から読み出すデータブロックが回
線番号ｉのものから回線番号ｊのものに切り替わると
き、同期状態制御部４１２で記憶している同期状態が、
前述したＣＲＣ演算データと共に、セル同期テーブル部
４２−ａの回線番号ｉのレコードに保存される。この
時、同期状態制御部４１２から、セル生成部４３に対し
て同期状態とヘッダ部訂正用信号が送信され、メモリ制
御部３に対して同期状態とＨＥＣ部Ｈ２の位置を示す信
号が送信される。これによって図７で説明した読み出し
アドレス更新量の制御が行われる。

【００４１】セル生成部４３は、メモリ２から読み出さ
れたセル信号を一時的に蓄積するためのバッファ部４３
１と、空きセル生成部４３２と、上記バッファ部４３１
から出力されるセルと上記空きセル生成部４３２で生成
された空きセルとの何れか一方を選択するためのセレク
タ４３３と、上記セレクタ４３３を通過したセルのヘッ
ダに誤りがあった場合に、これを訂正するヘッダ訂正部
４３４とからなる。

【００４２】セル生成部４３は、ＨＥＣ検出部４１が各
データブロック（ＡＴＭセル）の５バイト目（ＨＥＣ部
Ｈ２）の状態に応じて発行する制御信号により上記セレ
クタ４３３を制御することによって、「ハンチング中」
状態Ｓ１１または「前同期中」状態Ｓ１２にある期間、
あるいは「同期確立中」状態Ｓ１３でヘッダ部に訂正不
可能な誤りが検出された場合に、メモリ部２から読み出
されたデータブロック（セル信号）が出力回線へ送出さ
れるのを抑制し、空きセル生成部４３２で生成した空き
セルを出力回線へ送出するよう動作する。

【００４３】「同期確立中」の状態Ｓ１３でヘッダ部に
誤りがない場合は、メモリ部２から読み出されたセル信
号を通過させ、「同期確立中」の状態Ｓ１３でヘッダ部
Ｈ１に訂正可能な誤りがあった場合は、ヘッダ訂正部４
３４を動作させて誤り訂正を行った後、セル信号を出力
回線へ送出する。バッファ部４３１は、ＨＥＣ検出部４
１−ａから制御信号が来るまでの間、メモリ部２から読
み出されセル信号を一時的にバッファリングするための
ものであり、入力セル信号をＦＩＦＯ（先入れ先出し）
形式で順次に出力する。

【００４４】図１１は、回線番号ｉ、ｊ、ｋから受信し
たデータブロック（セル信号）Ｒ２１、Ｒ２２、Ｒ２３
を順次にメモリ部２から読み出す場合に、回線番号ｊの
セル信号Ｒ２２の読み出し時に行われる方式１によるセ
ル同期の制御シーケンスを示す。メモリ部２から回線番
号ｉのデータブロックＲ２１を読み出しているとき、次
に読み出すべきデータブロックの回線番号ｊを示す信号
が、メモリ制御部３からＨＥＣ検出制御部４１３−ａに
伝達される（ｊ−２１）。

【００４５】ＨＥＣ検出制御部４１３−ａは、上記信号
に基づいて、セル同期テーブル部４２−ａから回線番号
ｊに関するＣＲＣ演算データ４２２と同期状態情報４２
３を読み出す（ｊ−２２）。ＨＥＣ検出制御部４１３−
ａは、メモリ部２から読み出すデータブロックが、回線
番号ｉのデータＲ２１から回線番号ｊのデータＲ２２に
切り替わるとき、セレクタＳＥＬ−１〜ＳＥＬ−５を切
り替え、データブロックＲ２２の先頭タイミングで、既
にセル同期テーブル部４２−ａから読み出してある回線
番号ｊに関するＣＲＣ演算データ（前のデータブロック
の最後部分のデータ列）をフリップフロップＦ−１〜Ｆ
−５に設定する。ＨＥＣ検出制御部４１３−ａは、この
時点で各フリップフロップ部から取り込んである回線番
号ｉのデータ列を一時的に保持しておく。これらのデー
タ列は、次のデータブロックＲ２２の処理期間中の適当
なタイミング（ｉ−２５）で、回線番号ｉのＣＲＣ演算
データ４２２として、セル同期テーブル部４２−ａに記
憶される。

【００４６】次のデータブロックＲ２２の最初のデータ
が読み出されるタイミングで、セレクタＳＥＬ−１〜Ｓ
ＥＬ−５が切り替えられ、以降、データブロックＲ２２
内の各バイトデータがフリップフロップＦ−１〜Ｆ−５
に順次に入力される。同期状態情報４２３についても、
前の回線番号ｉの同期状態情報が、同期状態制御部４１
２からＨＥＣ検出制御部４１３６−ａに取り込まれ、上
記ＣＲＣ演算データと同様に一時的に保持され、既にセ
ル同期テーブル部４２−ａから読み出してある次の回線
番号ｊの同期状態が、上記同期状態制御部に設定される
（ＳＷ２１）。回線番号ｊのデータブロックＲ２２を読
み出しているとき、メモリ部２からバイト単位でデータ
が供給される毎に、ＣＲＣ演算部４１１−ａの出力信号
が同期状態制御部４１２に取り込まれる。同期状態制御
部４１２は、セル生成部４３に対して同期状態とヘッダ
訂正用の制御信号を供給し（ｊ−２３）、メモリ制御部
３に対してＨＥＣ部Ｈ２の位置を示す信号を供給する
（ｊ−２４）。また、データブロックの切り替え時点で
保持しておいた回線番号ｉのＣＲＣ演算データ４２２と
同期状態情報４２３を、セル同期テーブル部４２−ａに
格納する（ｉ−２５）。

【００４７】メモリ制御部３は、データブロックＲ２１
の読み出し中に次の回線番号ｊを通知したのと同様に、
データブロックＲ２２の読み出し中に、ＨＥＣ検出制御
部４１３−ａに対して次の回線番号ｋを示す信号を通知
する（ｋ−２１）。ＨＥＣ検出制御部４１３−ａは、上
記回線番号通知に応答して、セル同期テーブル部４２−
ａから回線番号ｋと対応するＣＲＣ演算データ４２２と
同期状態情報４２３とを読み出す（ｋ−２２）。

【００４８】データブロックがＲ２２からＲ２３に切り
替わる時点で、前の回線番号ｊの同期状態が同期状態制
御部４１２からＨＥＣ検出制御部４１３−ａに取り込ま
れ、次の回線番号ｋの同期状態が同期状態制御部に設定
される。また、ＣＲＣ演算データがＣＲＣ演算部からＨ
ＥＣ検出制御部４１３−ａに取り込まれ、フリップフロ
ップにおけるデータ列の置き換えが行われる（ＳＷ２
２）。次いで、同期状態制御部４１２からセル生成部４
３に同期状態とヘッダ訂正用の制御信号が供給され（ｋ
−２３）、同期状態とＨＥＣ位置を示す信号がメモリ制
御部３へ供給され（ｋ−２４）、一時的に保持してあっ
た回線番号ｊの同期状態と、前データブロックＲ２２の
最後の部分におけるＣＲＣ演算データとがセル同期テー
ブル部４２−ａに記憶される（ｊ−２５）。このように
して、回線番号ｊのデータブロックにおけるセル同期処
理が行われる。なお、セル同期テーブル部４２−ａは、
メモリ部２から１セル分のデータブロックが読み出され
る時間内に、読み出しと書き込みを１回ずつ行えば良
い。

【００４９】セル同期部４で、例えば１５５．５２メガ
ビット／秒の伝送速度をもつセル信号を処理する場合、
１セルあたり約２．７マイクロ秒の期間内に上記テーブ
ル部をアクセスをすれば良いため、セル同期テーブル部
４２−ａには特に高速のメモリを必要としない。

【００５０】図１２は、方式１を適用して、メモリ部２
から各回線毎に複数セル（この例では２セル）分のデー
タブロックを連続的に読み出す場合のシーケンスを示
す。

【００５１】メモリ部２から回線番号ｉのデータブロッ
クＲ３１を読み出している期間中に、メモリ制御部３か
らＨＥＣ検出制御部４１３−ａに対して、次に読み出す
データブロックの回線番号ｊが通知される（ｊ−３
１）。上記回線番号の通知を受けたＨＥＣ検出制御部４
１３−ａは、セル同期テーブル部４２−ａから、回線番
号ｊに関するＣＲＣ演算データ４２２と同期状態情報４
２３を読み出す（ｊ−３２）。データブロックがＲ３
１からＲ３２に切り替わる時、図１１に示した例と同様
に、ＨＥＣ検出制御部４１３−ａが、ＣＲＣ演算部４１
１−ａと同期状態制御部４１２からそれぞれ回線番号ｉ
のＣＲＣ演算データと同期状態を取り込み、ＣＲＣ演算
部４１１−ａと同期状態制御部４１２に、それぞれ回線
番号ｊのＣＲＣ演算データと同期状態を設定する（ＳＷ
３１）。

【００５２】回線番号ｊのデータブロックＲ３２がバイ
ト単位で供給されている期間中は、ＨＥＣ検出制御部４
１３−ａが、ＣＲＣ演算部４１１−ａの出力を取り込ん
でＨＥＣを検出し、同期状態制御部４１２が、セル生成
部４３に対して同期状態とヘッダ訂正用の制御信号を与
え（ｊ−３３）、メモリ制御部３に対して同期状態とＨ
ＥＣ部位置を示す信号を与える（ｊ−３４）。また、前
の回線番号ｉのデータブロックＲ３２について求めてお
いたＣＲＣ演算データ４２２と同期状態４２３をセル同
期テーブル部４２−ａに保存する（ｉ−３５）。同一の
回線番号ｊでデータブロックＲ３２に続いて次のデータ
ブロックＲ３３も読み出す場合、メモリ制御部３は、Ｈ
ＥＣ検出制御部４１３への回線番号通知を省略する。

【００５３】ＨＥＣ検出制御部４１３は、メモリ制御部
３から回線番号の通知がなかった場合は、ＣＲＣ演算部
４１１−ａとの間、および同期状態制御部との間での信
号のやり取りは省略し、その後、新たなデータブロック
Ｒ３３について、前述したｊ−３３、ｊ−３４と同様の
手順ｊ−３５、ｊ−３６を実行する。また、ＨＥＣ検出
制御部４１３は、データブロックＲ３２の読み出し期間
中にメモリ制御部３からの次の回線番号の通知が省略さ
れた場合、データブロックの切り替え時に、セル同期テ
ーブル部４２−ａからのＣＲＣ演算データと同期状態の
読み出しと、前のデータブロックに関するＣＲＣ演算デ
ータと同期状態のテーブルへの保存動作を省略する。

【００５４】メモリ部２からの回線番号ｋのデータブロ
ックＲ３４の読み出しに先だって、メモリ制御部３は、
ＨＥＣ検出制御部４１３に対して回線番号ｋを通知する
（ｋ−３１）。データブロックＲ３１の場合と同様に、
ＨＥＣ検出制御部４１３は、セル同期テーブル部４２−
ａから回線番号ｋのＣＲＣ演算データ４２２と同期状態
情報４２３を読み出し、回線番号ｊのＣＲＣ演算データ
と同期状態情報とを上記テーブルに保存する（ｋ−３
２）。データブロックがＲ３３からＲ３４に切り替わる
時点で、ＨＥＣ検出制御部４１３−ａは、ＣＲＣ演算部
４１１−ａと同期状態制御部４１２から回線番号ｊのＣ
ＲＣ演算データと同期状態を受取り、これに代わる回線
番号ｋのＣＲＣ演算データと同期状態をそれぞれＣＲＣ
演算部４１１−ａと同期状態制御部４１２に設定する
（ＳＷ３２）。

【００５５】この後、同期状態制御部４１２−ａからセ
ル生成部４３に対して同期状態とヘッダ訂正用の制御信
号が出力され（ｋ−３３）、メモリ制御部３に対して同
期状態とＨＥＣ位置を示す信号が出力される（ｋ−３
４）。また、デーブロックＲ３３の最後に保持しておい
た回線番号ｊのＣＲＣ演算データと同期状態情報が、適
当なタイミングでセル同期テーブル部４２に格納される
（ｊ−３７）。

【００５６】次に方式２と方式３について説明する。こ
れらの方式は、各回線毎のＣＲＣ演算データのセル同期
テーブルへの保存を省略できるようにしたものである。
方式２では、５３バイトのデータブロックを読み出し終
了した時点で、もし「ハンチング中」の状態Ｓ１１であ
れば、次のデータブロックの読み出し開始アドレスを前
のデータブロックの先頭位置から４９バイト分ずらした
値に設定するようにしている。

【００５７】図１３は、回線番号ｉのセル信号におい
て、「ハンチング中」状態Ｓ１１となったデータブロッ
クと、次のデータブロックの読み出し開始位置との関係
を示している。メモリ部２には、回線番号ｉのセル信号
が、到着順に図の左から右方向に順次に書き込まれてい
るものとする。今、データブロックＲ４１として、メモ
リ部２からデータ（１）からデータ（５３）までの５３
バイトが読み出され、このデータブロックＲ４１を読み
終えた時点で、同期状態が「ハンチング中」の状態Ｓ１
１であったと仮定する。この場合、図７で定義したよう
に、次のデータブロックの読み出し開始アドレスは、前
のデータブロックの先頭アドレスから４９バイト分隔て
た値に更新される。

【００５８】この例では、次のデータブロックＲ４２
は、データ（５０）からデータ（１０２）までの５３バ
イトとなり、データ（５０）から（５３）までの４バイ
トが、前回のデータブロックと次回のデータブロックと
で重複して読み出されるようになっている。

【００５９】ＨＥＣを検出するためには、４バイトのヘ
ッダ部と１バイトのＨＥＣとが連続した状態でＨＥＣ検
出回路に入力される必要がある。データブロックの分割
境界が上記５バイト部分で発生した場合でも、各回線毎
に前回読み出したデータブロックにおけるＣＲＣ演算デ
ータを保存してあれば、前述の方式１のように、保存さ
れた前ブロックのＣＲＣ演算データを利用して、ＨＥＣ
を検出することができる。

【００６０】しかしながら、ＣＲＣ演算データ保存を省
略することを前提とし、且つ、任意の境界で分離された
データブロックについてＨＥＣの位置を検出しようとす
ると、各データブロックに、ヘッダ部Ｈ１とＨＥＣ部Ｈ
２とからなる５バイト部分が常に連続した状態で存在す
るように、ブロック境界を設定する必要がある。例え
ば、図１３において、もしデータブロックＲ４２をデー
タ（５４）から読み出した場合、ＨＥＣ部Ｈ２がデータ
（５４）から（５７）の間にあった場合は、ＨＥＣの検
出は不可能である。ＨＥＣと対をなすセルヘッダ部Ｈ
１がデータ（５０）から（５３）の間に位置した場合も
同様である。

【００６１】方式２は、前のデータブロックＲ４１の後
尾部分４バイトが次のデータブロックＲ４２と重なるよ
うにブロックの境界を設定することによって、データ
（５０）から（５３）の間にセルの先頭が位置した場合
でも、ＨＥＣ検出制御部４１３−ａにセル先頭の５バイ
トが連続的に入力されるようにしたものである。

【００６２】「ハンチング中」状態Ｓ１１で読み出され
たデータブロックでＨＥＣ部Ｈ２を検出できた場合は，
「前同期中」状態Ｓ１２に遷移し、図７に示したよう
に、次のデータブロックの読み出し開始アドレスがセル
先頭に一致するようにアドレスが更新される。すなわ
ち、ＨＥＣを検出できたデータブロックにおいて、セル
先頭がブロックの先頭からｈバイトずれた位置にあった
場合、読み出しアドレステーブル部３２２に記憶されて
いるデータブロック読み出し開始アドレスに（ｈ＋５
３）バイト分のアドレスを加えて得られる値を、次の読
み出し開始アドレスとしてアドレステーブル部３２２に
記憶しておけばよい。

【００６３】「同期確立中」の状態Ｓ１３にある間は、
読み出し開始アドレスを５３バイト分ずつ更新して、読
み出しアドレステーブル部３２２に記憶する。セル同期
がとれている間は、デーブロックの先頭とセル先頭とが
一致しているため、４バイトのヘッダ部Ｈ１の直後にＨ
ＥＣ部Ｈ２が検出されるか否かを監視すればよく、「前
同期中」状態Ｓ１２と「同期確立中」状態Ｓ１３におい
ては、「ハンチング中」に行ったような同一データを重
複して読み出す必要はない。

【００６４】方式３は、メモリ２から読み出す各データ
ブロックのサイズを５７バイトとし、データブロックの
読み出しを終了した時点で「前同期中」の状態Ｓ１２の
場合には、次回読み出すデータブロックでセルの先頭が
データブロックの先頭からｍバイト目（ｍは「１」〜
「５」のうちの何れかの値をもつ定数）となるように、
読み出し開始アドレスを更新するようにしている。

【００６５】図１４は、「同期確立中」の状態Ｓ１３ま
たは「ハンチング中」の状態Ｓ１１となった場合、方式
３による次データブロックの読み出し開始アドレスの設
定例を示す。メモリ部２から、回線番号ｉのデータブロ
ックＲ５１として、データ（１）から（５７）までの５
７バイトを読み出し終えた時点で、同期状態が「同期確
立中」または「ハンチング中」であったと仮定する。こ
の場合、次のデータブロックＲ５２の読み出しアドレス
は、前のデータブロックＲ５１の先頭位置から５３バイ
ト分隔たった位置となる。従って、次のデータブロック
Ｒ５２は、データ（５４）から（１０６）までの５７バ
イトとなり、前のデータブロックＲ５１で最後の４バイ
トとなったデータ（５４）〜（５７）が、次のデータブ
ロックＲ５２の先頭で再度読み出されることになる。こ
のように読み出し開始アドレスを制御することによっ
て、セル先頭位置がデータ（５４）〜（５７）の間にあ
ったためにブロックＲ５１では検出できなかったＨＥＣ
部Ｈ２を、次のブロックＲ５２で確実に検出することが
できる。

【００６６】方式３によれば、「同期確立中」の状態Ｓ
１３においては、セルの先頭が常に各データブロックの
先頭からｍバイト目に位置しているため、例えば、ヘッ
ダ訂正部４３４で、各データブロックのｍバイト目から
１セル長の部分をＡＴＭセルとして抽出し、不要部分を
廃棄するようにすればよい。

【００６７】図１５は、上述した方式２または方式３に
従ってセル同期を行うセル同期制御部４の機能ブロック
を示す。図１５に示した構成は、図８に示した装置構成
と同様、ＨＥＣ検出部４１−ｂと、セル同期状態テーブ
ル部４２−ｂと、セル生成部４３とからなる。図８に示
した装置との構成上の違いは、（ａ）セル同期テーブル
部４２−ｂがＣＲＣ演算データ４２２の記憶エリアを持
っていない、および、（ｂ）ＨＥＣ検出部４１−ｂにお
いて、ＣＲＣ演算部４１１−ｂが、ＨＥＣ検出制御部４
１３−ｂから独立して動作する、の２点である。

【００６８】方式２、方式３では、ヘッダ部Ｈ１とＨＥ
Ｃ部Ｈ２が連続して各データブロックに含まれるように
なっているため、ＣＲＣ演算部４１１−ｂは、前のデー
タブロックでのＣＲＣ演算データを一時保存する必要が
ない。また、ＨＥＣ検出制御部４１３−ｂは、ＣＲＣ演
算部４１１−ｂとの間でＣＲＣ演算データの授受を行う
必要がなく、同期状態制御部４１２との間で制御動作を
行えば済む。

【００６９】図１６は、方式２におけるメモリ部２から
のデータ読み出しと、ＨＥＣ部Ｈ２の検出との関係を示
す。今、メモリ部２から回線番号ｉのデータブロックＲ
６１を読み出した後、回線番号ｊのデータブロックＲ６
２を読み出す場合を考える。また、データブロックＲ６
１で、もし、ＨＥＣ部がバイトデータ（５３）に位置し
た場合に、ＨＥＣ検出制御部４１３がこのＨＥＣ部を検
出できる時刻がＰ６１であり、データブロックＲ６２
で、もし、ＨＥＣ部がバイトデータ（５）に位置した場
合に、ＨＥＣ検出制御部４１３がこれを検出できる時刻
がＰ６２であると仮定する。

【００７０】方式２のＨＥＣ検出部４１−ｂでは、各回
線のセル信号が連続して５バイト以上入力されなければ
ＨＥＣ部を検出できないため、データブロックＲ６２の
先頭バイト（１）からバイト（４）までの間では、仮
に、この区間にＨＥＣ部Ｈ２が存在していても、これを
検出することはできない。つまり、途中でデータブロッ
クの切り替えが発生する時刻Ｐ６１からＰ６２までの期
間内では、ＨＥＣ部を検出できないことになる。このた
め、方式２を採用する場合は、Ｐ６１からＰ６２迄の期
間内に、セル同期テーブル５２をアクセスし、ｉ−６
１、ｊ−６２で示すように、同期状態情報４２３の読み
出しと書き込み動作を行えば良い。方式３についても、
これと同様のことが言える。

【００７１】図１７は、本発明によるセル多重化装置の
第２の実施例を示す。この実施例では、セル多重化装置
Ａ−１に接続される複数の入力回線をｎ個のグループに
分け、各グループ毎に、「信号多重部１−ｉ（ｉ＝１〜
ｎ）と、メモリ部２−ｉ（ｉ＝１〜ｎ）と、メモリ制御
部３−ｉ（ｉ＝１〜ｎ）と」からなる多重化ユニットＭ
−ｉ（ｉ＝１〜ｎ）を設ける。各多重化ユニットの出力
は選択部６に入力され、選択部６の出力側にセル同期制
御部４が接続してある。

【００７２】多重化ユニットＭ−ｉ（ｉ＝１〜ｎ）と選
択部６は、多重制御部５によって制御される。信号多重
部１−ｉは、回線番号ｉ−１からｉ−ｑｉ（ｑｉは、自
然数）までのｑｉ本の回線から受信されるセル信号を時
分割多重してメモリ部２−ｉへ供給し、メモリ制御部３
−ｉを構成する書き込み機能部３１−ｉと読み出し機能
部３２−ｉによって、図１の場合と同様に、セル信号を
回線毎に管理して書き込み、回線毎に１ブロック分ずつ
読み出し動作する。読み出し制御は、多重制御部５によ
って制御される。多重制御部５は、多重化ユニットＭ−
１〜Ｍ−ｎを順次に選択し、例えば多重化ユニット部Ｍ
−ｉを選択したとき、選択信号をメモリ制御部３−ｉに
与える。メモリ制御部３−ｉは、上記選択信号に応答し
て、メモリ部２−ｉから、回線番号ｉ−ｊ（１≦ｊ≦ｑ
ｉ）のセル信号から１ブロック分のデータをバイト単位
で順次の読み出し、選択部６に出力する。この時、メモ
リ制御部３−ｉは、読み出し対象なったデータブロック
の回線番号ｉ−ｊを選択部６に通知する。

【００７３】選択部６は、多重制御部５からの制御信号
によってメモリ部２−ｉからの出力を選択しており、こ
れによって、メモリ部２−ｉから出力された回線番号と
データとがセル同期制御部４に転送される。セル同期制
御部４は、図１に示したものと同様の動作を行い、同期
状態情報とＨＥＣ部の位置を示す信号を多重制御部５に
送る。多重制御部５は、これらの情報をメモリ制御部３
−ｉに転送し、メモリ制御部３−ｉは、図１のメモリ制
御部３と同様に、読み出し制御を行う。

【００７４】図１８は、本発明によるセル多重化装置の
第３の実施例を示す。ここでは、セル多重化装置Ａ−１
の加入者回線Ｌ１〜Ｌｎに接続される端末装置Ｂ１〜Ｂ
ｎとして、ＡＴＭセル信号の送出機能を備えたＡＴＭ端
末の他に、ＡＴＭセル以外の形式による信号送出機能を
備えた端末装置、例えばＣＢＲ（Constant Bit Rate）
の回線データを送信するＮ−ＩＳＤＮ（Narrow BandInt
egrated Services Digital Network)に対応した電話機
を含む。

【００７５】加入者回線Ｌ１〜Ｌｎからの入力信号は、
図１で説明した本発明の第１の実施例と同様に、信号多
重部１によって多重化され、メモリ部２に形成された加
入者回線対応のバッファに蓄積される。セル多重化装置
は、セル同期部４の他に、上記メモリ部２から読み出さ
れたＣＢＲ回線データをＡＴＭセルに変換するための装
置として、ＡＡＬ１（ATMAdaptation Layer 1）処理部
７を有し、セル信号セレクタ８によって上記セル同期制
御部４の出力とＡＡＬ１処理部７の出力の何れかを選択
的にネットワークに送出するようになっている。上記セ
ル同期制御部４およびＡＡＬ１処理部７が出力する読み
出しアドレス更新量制御のための制御信号は、セレクタ
１０を介してメモリ制御部３に供給される。

【００７６】メモリ部２から読み出されたデータを上記
セル同期制御部４とＡＡＬ１処理部７の何れで処理すべ
きかは、入力回線番号９Ａと対応してサービス種類９Ｂ
を記憶するサービステーブル９によって指定される。上
記サービス種類としては、読み出されたデータに施すべ
き処理の種類（この例では、セル同期とＡＡＬ１処理）
を特定するための情報が記憶されている。上記サービス
テーブル９は、メモリ制御部３によって参照されるた
め、図３に示した読み出しアドレステーブル３２２と一
体に構成してもよい。

【００７７】メモリ制御部３は、循環的に切替られる回
線番号に基づいて、読み出しアドレステーブル３２２か
らアドレス３２２Ｂを読み出す。この時、図３に示した
回線指定部３２１が、上記サービステーブルからサービ
ス種類９Ｂを読み出し、サービス種類９Ｂの内容に応じ
て、セレクタ８およびセレクタ１０に選択信号を与える
と共に、セル同期制御部４とＡＡＬ１処理部７の何れか
を可動状態にして回線番号を通知する。ＡＴＭセル信号
を蓄積したバッファからデータを読み出す場合は、セル
同期制御部４が選択され、セル多重化装置では、第１の
実施例と同様の動作が行われる。ＣＢＲ回線データを
蓄積したバッファからデータを読み出す場合は、ＡＡＬ
１処理部７が動作し、ＡＡＬ１処理部で生成されＡＴＭ
セルがセレクタ８を介して、ネットワーク（ＡＴＭスイ
ッチ）に送出される。

【００７８】ＡＡＬ１処理部７で生成されるＡＴＭセル
には、図１９の（Ａ）に示すように、第６バイト目にＳ
ＡＲ−ＰＤＵ(segmentation and reassembly protocol
dataunit)ヘッダＨ３を有し、その後に４７バイトのユ
ーザ情報領域Ｕ１をもつ第１形式のものと、図１９の
（Ｂ）に示すように、ヘッダＨ３の次に１バイトのポイ
ンタ領域Ｈ４を有し、その後に４６バイトのユーザ情報
領域Ｕ１をもつ第２形式のものとがある。

【００７９】ＳＡＲ−ＰＤＵヘッダＨ３には、同一回線
からの入力データを含むＡＴＭセルの生成順序を示すシ
ーケンス番号（０、１、２、……６、７の繰返し）が設
定される。ＡＴＭセルの第６バイト目は、詳しくは、図
１９の（Ｃ）に示すように、ＣＳＩ（Convergence Subl
ayer Indication）フィールドＨ３ａと、ＳＣ(Sequence
Counter）フィールドＨ３ｂと、これらのフィールドの
エラーチェックコードを示すＣＲＣ（Cyclic Redundanc
y Check）フィールドＨ３ｃと、パリティビット（Ｐ）
Ｈ３ｄとを含む。シーケンス番号が偶数のセルにおい
て、ＣＳＩフィールドＨ３ａのビットが「１」の場合
は、セルの第７バイト目がポインタＨ４を含むことを意
味し、「０」の場合は、上記第７バイト目がユーザ情報
を含むことを示す。

【００８０】サービステーブル９のサービス種類９Ｂで
特に指定がなければ、ＡＡＬ１処理部７は、回線毎に予
め決められている４バイトのＡＴＭセルヘッダ（Ｈ１）
と、１バイトのＨＥＣ（Ｈ２）と、フィールドＨ３ｃに
回線毎にカウントして得られるシーケンス番号を含み、
ＣＳフィールドＨ３ａにビット「０」を含むＳＡＲ−Ｐ
ＤＵヘッダＨ３とを送信した後、メモリ部２から読み出
された４７バイトのデータブロックＵ１を送信する。こ
の場合、次のデータブロックの読み出し開始アドレスが
４７バイト分更新されるように、ＡＡＬ１処理部７から
メモリ制御部３のアドレス更新制御部３２５に制御信号
が与えられる。

【００８１】サービステーブル９のサービス種類９Ｂ
が、構造化データ転送法（structureddata transfer me
thod）のＡＡＬ１処理を指定している場合は、所定のブ
ロックサイズで構造化されたデータがメモリ２に蓄積さ
れていることを意味する。この場合、上記ＡＡＬ１処理
部７は、所定の規則に従って、第７バイト目にデータブ
ロックの境界を示すポインタ情報を含む第２形式のＡＴ
Ｍセルを生成する。

【００８２】図２０は、上述した第１、第２形式のＡＴ
Ｍセルを生成するＡＡＬ１処理部７の構成を示す。ＡＡ
Ｌ１処理部７は、回線毎に固有のセルヘッダ（Ｈ１）と
ＨＥＣ（Ｈ２）とを生成するＡＴＭヘッダ挿入部７１
と、ＳＡＲ−ＰＤＵ（Ｈ３）とポインタ（Ｈ４）を生成
するＳＡＲ−ＰＤＵ／ポインタ挿入部７２と、構造化デ
ータ転送法により送信されたデータの各データブロック
の先頭を検出するための検出回路７３と、メモリ部２か
ら読み出されたデータブロックを一時的に蓄積するため
のバッファメモリ７４と、上記各回路の動作を制御する
ためのタイミング信号を発生するタイミング信号発生部
７５と、セレクタ７６からなる。タイミング信号発生部
７５は、信号線Ｃ１を介してメモリ制御部３から与えら
れる可動信号によって制御動作を開始する。

【００８３】挿入部７１は、回線番号と対応してＡＴＭ
セルヘッダ（Ｈ１）とＨＥＣ（Ｈ１）の内容を記憶して
おり、信号線Ｃ２を介してメモリ制御部３から通知され
た回線番号によって特定されるＡＴＭセルヘッダとＨＥ
Ｃを、タイミング信号生成部７５から与えられるタイミ
ング信号に同期して出力する。構造化データ転送を行う
回線から受信されデータは、メモリ部２のバッファに、
データブロック境界の有無を示すビット情報と共に蓄積
される。メモリ２から読み出したデータをバッファ７４
に転送する時、上記ビット情報が検出部７３に入力さ
れ、これによって各データブロックの先頭位置が検出さ
れる。

【００８４】挿入部７２は、回線番号に対応して、サー
ビス種類とシーケンス番号とポインタ制御情報を記憶し
ており、信号線Ｃ２を介してメモリ制御部３から通知さ
れた回線番号が通常のＡＡＬ１処理モードの回線を示す
場合は、図１９Ａに示した該１形式のＡＴＭセルとなる
ように、タイミング生成部７５から与えられたタイミン
グに従って、ＳＡＲ−ＰＤＵヘッダを出力した後、バッ
ファメモリ７４からデータを順次に出力させる。

【００８５】通知された回線番号が構造化データ転送の
回線を示す場合は、挿入部７２は、検出部７３が検知し
たブロック先頭の位置情報に応じて、ポインタ領域Ｈ４
に設定すべきポインタ情報を生成する。図１９の（Ｂ）
に示した第２形式のセルフォーマットをもつＡＴＭセル
の生成には予め決められた制約があり、挿入部７３に
は、シーケンス番号が偶数のＡＴＭセルについてのみ、
ポインタの挿入が許される。また、シーケンス番号が
「０」から「７」までの８セルを１つのグループとした
場合、ポインタの挿入は各グループで１度だけ許され
る。従って、挿入部２は、２度目以降のポインタを無視
し、第１形式のＡＴＭセルを生成する。

【００８６】１つのグループでブロックの先頭が見つか
らなければ、シーケンス番号「６」をもつＡＴＭセルに
ダミーのポインタが挿入される。挿入部７２は、ポイン
タ挿入の有無に応じて決まる制御情報をメモリ制御部３
に送る。これによって、メモリ制御部３では、４６バイ
トまたは４７バイトの何れかを更新量として、次の読み
出しアドレスが決定される。

【００８７】上記第３実施例の変形として、セル同期制
御部４とＡＡＬ１処理部７の他に、可変長通信フレーム
をＡＴＭセルに変換するための第３の変換アダプタを設
けることによって、セル多重化装置の加入者線に、可変
長の通信フレームを送信する端末の接続を許容するよう
にしてもよい。

【００８８】

【発明の効果】以上の説明から明らかなように、本発明
によれば、複数の入力回線から入力されるセル信号をメ
モリに書き込み、読み出し制御手段によって回線対応の
ブロックデータとして読み出し、セル同期制御手段で検
出したセル同期の状態に応じて、上記読み出し制御手段
が次データブロックの読み出し開始アドレスを決定する
ようにしているため、セル同期制御手段を複数の入力回
線に共用することができ、セル多重化装置の構造を簡単
化できる。また、セル同期手段の他に、メモリから読み
出されたデータブロックを所定構造のセルに変換するた
めのアダプタ（変換手段）を設けることによって、セル
送受信機能をもたない端末とＡＴＭ端末とを収容可能な
セル多重化装置を提供できる。

【図面の簡単な説明】

【図１】本発明によるセル多重化装置の１実施例を示す
機能ブロック図。

【図２】本発明の多重化装置が適用されるネットワーク
システムを示す図。

【図３】本発明に多重化装置を構成するメモリ制御部３
の構成を示す図。

【図４】ＡＴＭセルのフォーマットを示す図。

【図５】ＡＴＭにおけるセル同期状態の遷移図。

【図６】ＡＴＭにおけるセル同期状態の遷移図。

【図７】本発明でセル同期のために採用されるデータブ
ロックの読み出し開始アドレス制御方式１〜方式３を説
明するための図。

【図８】読み出し開始アドレス制御方式１を実施するセ
ル同期部４の構成を示す図。

【図９】読み出し開始アドレス制御方式１の原理を説明
するための図。

【図１０】ＣＲＣ演算部４１１−ａの１実施例を示す
図。

【図１１】読み出し開始アドレス制御方式１における動
作シーケンスを示す図。

【図１２】読み出し開始アドレス制御方式１の変形例に
おける動作シーケンスを示す図。

【図１３】読み出し開始アドレス制御方式２の原理を説
明するための図。

【図１４】読み出し開始アドレス制御方式２の原理を説
明するための図。

【図１５】上記方式２、方式３を実施するセル同期部４
の構成を示す図。

【図１６】読み出し開始アドレス制御方式２におけるセ
ル同期テーブルアクセスのタイミングを説明するための
図。

【図１７】本発明によるセル多重化装置の第２の実施例
を示す図。

【図１８】本発明によるセル多重化装置の第３の実施例
を示す図。

【図１９】上記セル多重化装置で生成されるセル構造を
示す図。

【図２０】図１８に示したＡＡＬ１処理部の詳細な構成
を示す図。

【符号の説明】

Ａ−１〜Ａ−ｍ…セル多重化装置、Ｃ…ＡＴＭ交換機、
１…信号多重部、２…メモリ部、３メモリ制御部、４…
セル同期制御部、７…変換アダプタ（ＡＡＬ１処理部）３１…書き込み機能部、３２…読み出し機能部、３１１
…書き込み制御部、３１２…書き込みアドレステーブル
部、３２１…回線指定部、３２２…読み出しアドレステ
ーブル部、３２３…読み出しアドレス制御部、３２４…
読み出し長カウンタ部、３２５…読み出しアドレス更新
量制御部、Ｈ１…ＡＴＭセルヘッダ部、Ｈ２…ＨＥＣ
部、Ｈ３…ＳＡＲ−ＰＤＵヘッダ部、Ｈ４…ポインタ領
域、Ｓ１１…ハンチング中、Ｓ１２…前同期中、Ｓ１３
…同期確立中、Ｓ２１…検出モード、Ｓ２２…訂正モー
ド、４１…ＨＥＣ検出部、４１１…ＣＲＣ演算部、４１
２…同期状態制御部、４１３…ＨＥＣ検出制御部、４２
…セル同期テーブル部、４３…セル生成部、４３１…バ
ッファ部、４３２…空きセル生成部、４３３…セル選択
部、４３４…ヘッダ部訂正部、Ｆ−１〜Ｆ−５…フリッ
プフロップ、Ｘ１…ＣＲＣ演算判定部、ＳＥＬ−１〜Ｓ
ＥＬ−５…セレクタ、Ｒ１１〜Ｒ６２…データブロッ
ク、Ｐ１１…セル先頭部の位置、Ｐ１２…ＨＥＣ部の位
置。

フロントページの続き (72)発明者小栗洋三神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者芦賢浩神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者田中克佳東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者小崎尚彦東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者高瀬晶彦東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者宮城盛仁東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】複数の入力回線から並列的に入力された固
定長のセル信号をバッファメモリに一時的に蓄積した
後、所定のセル構造に同期したデータブロックとして出
力回線に送出するためのセル多重化装置において、複数の入力回線から受信したセル信号を多重化するため
の多重化手段と、上記多重化手段から出力されたセル信号を入力回線対応
に順次に上記バッファメモリに蓄積するための書き込み
を制御手段と、上記バッファメモリに蓄積されたセル信号を回線毎に所
定バイト数のデータブロックとして読み出すための読み
出し制御手段と、上記バッファメモリから読み出された各データブロック
の同期状態を検出し、検出結果に応じた同期制御情報を
上記読み出し制御手段に通知し、所定のセル構造に同期
して読み出されたデータブロックを選択的に出力回線に
送信するためのセル同期制御手段とからなり、上記読み出し制御手段が、上記セル同期制御手段から通
知された同期制御情報に基づいて、各回線と対応する次
に読み出すべきデータブロックの読み出し開始アドレス
を決定することを特徴とするセル多重化装置。
【請求項２】複数の入力回線から並列的に入力された信
号をバッファメモリに一時的に蓄積した後、所定のセル
構造に同期したデータブロックとして出力回線に送出す
るためのセル多重化装置において、複数の入力回線からの入力信号を多重化するための多重
化手段と、上記多重化手段から出力された入力信号を入力回線と対
応させて上記メモリに蓄積するための書き込みを制御手
段と、上記メモリに蓄積された入力信号を入力回線に応じて決
まる所定バイト数のデータブロックとして読み出すため
の読み出し制御手段と、上記メモリから読み出された各データブロックについて
同期状態を検出し、検出結果に応じた制御情報を上記読
み出し制御手段に通知し、所定のセル構造を持っている
データブロックを選択的に出力回線に送信動作するセル
同期制御手段と、上記メモリから読み出された各デー
タブロックを所定の構造を持つ固定長セルに変換して出
力回線に送信すると共に、制御情報を上記読み出し制御
手段に通知するための変換手段とからなり、上記読み出し制御手段が、各加入者回線における信号伝
送形式に応じて選択された上記セル同期制御手段と変換
手段との何れかに上記メモリから読み出されたデータブ
ロックを選択的に供給し、上記セル同期手段および上記
変換手段から通知された制御情報に基づいて、各入力回
線と対応する次のデータブロックの読み出し開始アドレ
スを決定することを特徴とするセル多重化装置。
【請求項３】前記各入力回線からは、固定長の非同期転
送モード(ATM)セルの信号または固定ビットレート(CB
R）の信号が入力され、前記読み出し制御手段が、前記バッファメモリから読み
出されたＡＴＭセル信号のデータブロックを前記セル同
期制御手段に供給し、前記バッファメモリから読み出さ
れたＣＢＲ信号のデータブロックを前記変換手段に供給
することを特徴とする請求項２に記載のセル多重化装
置。
【請求項４】前記セル同期制御手段が、回線対応に同期
状態を記憶するためのメモリを備え、入力された各デー
タブロックで検出されたセル同期状態と上記メモリに記
憶された同期状態との関係に応じて、上記メモリに記憶
する同期状態を遷移させ、該同期状態に応じた同期制御
情報を前記読み出し制御手段に通知することを特徴とす
る請求項１〜請求項３の何れかに記載のセル多重化装
置。
【請求項５】前記セル同期制御手段が、回線対応に前記
遷移後の同期状態が所定のセル構造と同期した状態とな
る迄は、前記入力されたデータブロックに代えて空セル
信号を示すデータブロックを前記出力回線に送信するこ
とを特徴とする請求項１〜請求項４の何れかに記載のセ
ル多重化装置。
【請求項６】前記セル同期制御手段が、前記バッファメ
モリから読み出された各データブロックについて，ＣＣ
ＩＴＴのＩ．４３２で規定された同期状態制御を行うこ
とを特徴とする請求項１〜請求項５の何れかに記載のセ
ル多重化装置。
【請求項７】前記セル同期制御手段が、前記同期制御情
報として、各データブロック内で検出したセル先頭位置
と前記遷移後の同期状態を示す情報を出力し、前記読み出し制御手段が、上記セル先頭位置と同期状態
とに応じて、前記各回線と対応する次に読み出すべきデ
ータブロックの読み出し開始アドレスを決定することを
特徴とする請求項１〜請求項６の何れかに記載のセル多
重化装置。
【請求項８】前記セル同期制御手段が、入力されたデータブロックを出力回線への転送するため
の転送手段と、各データブロックに含まれるセルヘッダ位置からセル同
期状態を検出するための手段と、回線対応に同期状態を記憶するためのメモリと、上記メモリをアクセスするための手段と、上記検出手段によって検出されたセル同期状態と、上記
アクセス手段によって上記メモリから読み出した当該デ
ータブロックの回線と対応する同期状態との関係に応じ
て、上記メモリに記憶すべき同期状態を決定し、該同期
状態に応じて上記転送手段を制御するための状態制御手
段とからなることを特徴とする請求項１〜請求項７の何
れかに記載のセル多重化装置。
【請求項９】前記転送手段が、空セルを示すデータブロ
ックを生成するための生成手段と、入力されたデータブ
ロックと上記生成手段で生成された空セルとの何れかを
選択して出力するセレクタ手段とを備え、該セレクタ手
段が、前記状態制御手段によって制御されることを特徴
とする請求項６に記載のセル多重化装置。
【請求項１０】前記セル同期状態検出手段が、前記デー
タブロック中で連続するセルヘッダ相当の所定バイト数
の第１データ部分についてエラーチェックコード（ＣＲ
Ｃ）を演算し、該ＣＲＣと上記第１データ部分に後続す
る第２データ部分の内容との関係から、セルヘッダの位
置を検出するためのヘッダ検出手段を有し、前記アクセス手段が、前記バッファメモリから次のデー
タブロックが読み出される時点で、上記ヘッダ検出手段
から取り込んだＣＲＣ演算データを前記メモリに保存
し、同一回線の次のデータブロックが前記バッファメモ
リからセル同期制御手段に入力される時点で、上記メモ
リから読み出したＣＲＣ演算データを上記ヘッダ検出手
段に設定するための手段を有することを特徴とする請求
項８または請求項９に記載のセル多重化装置。
【請求項１１】前記アクセス手段が、前記検出手段から
取り込んだＣＲＣ演算データを、同一回線の次のデータ
ブロックの先頭バイトがセル同期制御手段に入力されて
から所定バイト数の期間内に、前記メモリに書き込むこ
とを特徴とする請求項１０に記載のセル多重化装置。
【請求項１２】前記読み出し制御手段が、前記同期制御
情報によって示される同期状態に応じて、次に読み出す
べきデータブロックの読み出し開始アドレスを、前のデ
ータブロックの先頭位置からセル長分隔てた位置を示す
アドレス、またはセル長とは異なる長さ分隔てた位置を
示すアドレスに設定することを特徴とする請求項１〜請
求項１１の何れかに記載のセル多重化装置。
【請求項１３】前記読み出し制御手段が、前記同期制御
情報が特定の同期状態を示した場合に、次に読み出すべ
きデータブロックの読み出し開始アドレスを、前のデー
タブロックの先頭位置と、該データブロックで検出され
たセル先頭位置と、セル長とによって決まるアドレスに
設定することを特徴とする請求項１〜請求項１２の何れ
かに記載のセル多重化装置。
【請求項１４】前記読み出し制御手段が、前記同期制御
情報がセル先頭未検出の状態を示した場合に、次に読み
出すべきデータブロックの読み出し開始アドレスを、前
のデータブロックの後尾部分を重複して読み出す位置に
設定することを特徴とする請求項１〜請求項１３の何れ
かに記載のセル多重化装置。
【請求項１５】前記読み出し制御手段が、次に読み出す
べきデータブロックの読み出し開始アドレスを、前デー
タブロックの後尾部分であってセルヘッダ長によって決
まる所定バイト数の部分を読み出す位置に設定すること
を特徴とする請求項１４に記載されたセル多重化装置に
おいて、。
【請求項１６】前記読み出し制御手段が、前記バッファ
メモリからの次のデータブロックの読み出しの先だっ
て、前記セル同期手段に対して、次に読み出すデータブ
ロックと対応する回線番号を通知することを特徴とする
請求項１〜請求項１３の何れかに記載のセル多重化装
置。
【請求項１７】前記読み出し制御手段が、前記バッファ
メモリから同一の入力回線に属した複数セル分のデータ
ブロックを連続的に出力する読み出しモードを有し、上
記バッファメモリから読み出す次のデータブロックが、
前のデータブロックとは入力回線を異にするとき、次の
データブロックの読み出しの先だって前記セル同期手段
に次の回線番号を通知し、上記次のデータブロックが前
のデータブロックと同一の入力回線に属しているとき
は、上記回線番号の通知を省略することを特徴とする請
求項１４に記載のセル多重化装置。
【請求項１８】複数の入力回線から並列的に入力された
固定長のセル信号をバッファメモリに一時的に蓄積した
後、所定のセル構造に同期したデータブロックとして出
力回線に送出するセル多重化装置において、それぞれ複数の入力回線と接続された複数の多重化ユニ
ットと、上記複数の多重化ユニットに接続され、多重化ユニット
から出力されるデータブロックを選択的に通過させるセ
レクタ手段と、上記セレクタ手段から供給される各データブロックにつ
いてセル同期状態を検出し、検出結果に応じた同期制御
情報を発生し、所定のセル構造に同期したデータブロッ
クを選択的に上記出力回線に送信するためのセル同期制
御手段と、セル信号を出力すべき多重化ユニットを所定の順序で指
定し、上記セル同期制御手段から受信した同期制御情報
を上記指定された多重化ユニットに通知する出力制御手
段とからなり、上記各多重化ユニットが、複数の回線から入力されたセル信号を多重化するための
多重化手段と、セル信号を一時的に記憶するためのバッファメモリと、上記多重化手段から出力されたセル信号を回線対応に順
次に上記バッファメモリに蓄積するための書き込みを制
御手段と、上記バッファメモリに蓄積されたセル信号を回線毎に所
定バイト数のデータブロックとして読み出すための読み
出し制御手段とを備え、上記読み出し制御手段が、上記出力制御手段から通知された制御情報に基づいて、
各回線と対応する次に読み出すべきデータブロックの読
み出し開始アドレスを決定することを特徴とするセル多
重化装置。
【請求項１９】前記セル同期制御手段が、回線対応に同
期状態を記憶するためのメモリを備え、入力された各デ
ータブロックで検出されたセル同期状態と上記メモリに
記憶された同期状態との関係に応じて、上記メモリに記
憶する同期状態を遷移させ、該同期状態に応じた同期制
御情報を発生することを特徴とする請求項１８に記載の
セル多重化装置。
【請求項２０】前記セル同期制御手段が、回線対応に前
記遷移後の同期状態が所定のセル構造と同期した状態と
なる迄は、前記入力されたデータブロックに代えて空セ
ル信号を示すデータブロックを前記出力回線に送出する
ことを特徴とする請求項１８または請求項１９に記載の
セル多重化装置。
【請求項２１】前記セル同期制御手段が、前記バッファ
メモリから読み出された各データブロックについて，Ｃ
ＣＩＴＴのＩ．４３２で規定された同期状態制御を行う
ことを特徴とする請求項１８〜請求項２０の何れかに記
載のセル多重化装置。
【請求項２２】前記セル同期制御手段が、前記同期制御
情報として、各データブロック内で検出したセル先頭位
置と前記遷移後の同期状態を示す情報を出力し、前記読み出し制御手段が、上記セル先頭位置と同期状態
とに応じて、前記各回線と対応する次に読み出すべきデ
ータブロックの読み出し開始アドレスを決定することを
特徴とする請求項１８〜請求項２１の何れかに記載のセ
ル多重化装置。
【請求項２３】前記セル同期制御手段が、入力されたデータブロックを出力回線への転送するため
の転送手段と、各データブロックに含まれるセルヘッダ位置からセル同
期状態を検出するための手段と、回線対応に同期状態を記憶するためのメモリと、上記メモリをアクセスするための手段と、上記検出手段によって検出されたセル同期状態と、上記
アクセス手段によって上記メモリから読み出した当該デ
ータブロックの回線と対応する同期状態との関係に応じ
て、上記メモリに記憶すべき同期状態を決定し、該同期
状態に応じて上記転送手段を制御するための状態制御手
段とからなることを特徴とする記載のセル多重化装置。
【請求項２４】前記転送手段が、空セルを示すデータブ
ロックを生成するための生成手段と、入力されたデータ
ブロックと上記生成手段で生成された空セルとの何れか
を選択して出力するセレクタ手段とを備え、該セレクタ
手段が、前記状態制御手段によって制御されることを特
徴とする請求項２３に記載のセル多重化装置。
【請求項２５】前記セル同期状態検出手段が、前記デー
タブロック中で連続するセルヘッダ相当の所定バイト数
の第１データ部分についてエラーチェックコード（ＣＲ
Ｃ）を演算し、該ＣＲＣと上記第１データ部分に後続す
る第２データ部分の内容との関係から、セルヘッダの位
置を検出するためのヘッダ検出手段を有し、前記アクセス手段が、前記バッファメモリから次のデー
タブロックが読み出される時点で、上記ヘッダ検出手段
から取り込んだＣＲＣ演算データを前記メモリに保存
し、同一回線の次のデータブロックが前記バッファメモ
リからセル同期制御手段に入力される時点で、上記メモ
リから読み出したＣＲＣ演算データを上記ヘッダ検出手
段に設定するための手段を有することを特徴とする請求
項１８〜請求項２４の何れかに記載のセル多重化装置。
【請求項２６】前記アクセス手段が、前記検出手段から
取り込んだＣＲＣ演算データを、同一回線の次のデータ
ブロックの先頭バイトがセル同期制御手段に入力されて
から所定バイト数の期間内に、前記メモリに書き込むこ
とを特徴とする請求項２５に記載のセル多重化装置。
【請求項２７】前記読み出し制御手段が、前記同期制御
情報によって示される同期状態に応じて、次に読み出す
べきデータブロックの読み出し開始アドレスを、前のデ
ータブロックの先頭位置からセル長分隔てた位置を示す
アドレス、またはセル長とは異なる長さ分隔てた位置を
示すアドレスに設定することを特徴とする請求項１８〜
請求項２６の何れかに記載のセル多重化装置。
【請求項２８】前記読み出し制御手段が、前記同期制御
情報が特定の同期状態を示した場合に、次に読み出すべ
きデータブロックの読み出し開始アドレスを、前のデー
タブロックの先頭位置と、該データブロックで検出され
たセル先頭位置と、セル長とによって決まるアドレスに
設定することを特徴とする請求項１８〜請求項２７の何
れかに記載のセル多重化装置。
【請求項２９】前記読み出し制御手段が、前記同期制御
情報がセル先頭未検出の状態を示した場合に、次に読み
出すべきデータブロックの読み出し開始アドレスを、前
のデータブロックの後尾部分を重複して読み出す位置に
設定することを特徴とする請求項１８〜請求項２８の何
れかに記載のセル多重化装置。
【請求項３０】前記読み出し制御手段が、次に読み出す
べきデータブロックの読み出し開始アドレスを、前デー
タブロックの後尾部分であってセルヘッダ長によって決
まる所定バイト数の部分を読み出す位置に設定すること
を特徴とする請求項１８〜請求項２８の何れかに記載の
セル多重化装置。
【請求項３１】前記読み出し制御手段が、前記バッファ
メモリからの次のデータブロックの読み出しの先だっ
て、前記セル同期手段に対して、次に読み出すデータブ
ロックと対応する回線番号を通知することを特徴とする
請求項１８〜請求項３０の何れかに記載のセル多重化装
置。
【請求項３２】前記読み出し制御手段が、前記バッファ
メモリからの次のデータブロックの読み出しの先だっ
て、前記変換同期手段に対して、次に読み出すデータブ
ロックと対応する回線番号を通知することを特徴とする
請求項１８〜請求項３１の何れかに記載のセル多重化装
置。