JPH09511110A

JPH09511110A - セルの中継伝送機構

Info

Publication number: JPH09511110A
Application number: JP7525325A
Authority: JP
Inventors: トムグレイ，; コルテ，リーデ; モリキオペレス，
Original assignee: ミテルコーポレイション
Priority date: 1994-04-05
Filing date: 1995-04-04
Publication date: 1997-11-04
Anticipated expiration: 2018-02-24
Also published as: DE69503892D1; CA2120542C; WO1995027383A1; DE69503892T2; CA2120542A1; US5970068A; EP0754397A1; JP3379759B2; EP0754397B1

Abstract

(57)【要約】遠隔通信システムは、ＴＤＭバックボーンによって相互接続され、共通のチャンネルまたはバンド幅を共有することができる複数のサーバを備える。サーバ間でメッセージやファイルを送信する編成では、夫々のセルがヘッダ部とペイロード部とを有し、バックボーンを巡回する複数の前記セルの連続的な流れを送信するマスタノードと、入力セルが到達すると、到達セルに情報を挿入し、情報を読み取り、または、変更せずに前記セルを通過させることを許容する複数の下流側ノードとを備える。

Description

【発明の詳細な説明】セルの中継伝送機構本発明は遠隔通信システムに係り、特に、ＴＤＭバックボーンによって相互接続され、共通のチャンネルまたはバンド幅を共有することが可能な複数のサーバを備えるシステムでのサーバ間で転送するメッセージやファイルの編成に関するものである。また、本発明は、高速通信のためセル中継伝送機構に基づくＴＤＭ（時分割多重：time division multiplex）を実現するためのデバイスに関するものである。近年、高速ＴＤＭ（時分割多重：time division multiplex）によって相互接続される電話通信サーバやＭＶＩＰ（マルチベンダ統合化プロトコル）が通信事業において利用可能となってきている。こうしたシステムの一例は、同時係属中の我々の出願である、出願日が１９９３年１１月１９日の出願番号第２１０９５３４号に記載されている。こうした分散システムの応用には、分散ＰＢＸ、会話型音声応答システム、ビデオおよび音声のメイルシステム、マルチメディアネットワーク、インテリジェントスイッチングハブ（Intelligent Swiching Hubs）、ワイヤレス応用におけるハンドオフ信号化のような高速メッセージング要求のある通信システムなどがある。こうしたシステムが、音声／ＭＶＩＰインターフェース回路（ＶＭＩＣ）のような他のミテル社製のデバイスと結び付けて使用すると、同一のＴＤＭバックボーン中で、タイムスロットとＡＴＭとを混在させる伝送システムの実現が可能となる（上記の同時係属中の我々の出願を参照されたい）。こうしたシステムにおいては、（例えば、ファックスデータといった）一般のデータ転送だけでなく、（例えば、呼制御データについて）電話通信サーバ間の共通チャンネル信号化／メッセージ化（Common Channel Signaling/Messaging）の解法を確立する必要がある。同時係属中の我々のカナダ特許出願第２，０５８，６５４号には、同一のリング接続された複数のサーバがそのリングで利用可能な共通のチャンネルまたはバンド幅を共有し、相互間でメッセージやファイルを送ることを許容するメディアアクセス制御（ＭＡＣ；Media Access Control）機構が記載されている。この機構はＧバス（Ｇ−ＢＵＳ）として知られている。現存のＴＤＭシステムは、モジュール間やボード間での信号化を実行するために、ＨＤＬＣや独占的なメッセージング（proprietary messaging）といったビット指向プロトコルを利用している。他のシステムは、ＴＤＭをベースとせず、ＦＤＤＩやトークンリングのようなＬＡＮ（ローカルエリアネットワーク）内で使用され、メディアアクセス制御機構を実行する自分自身の非同期プロトコルを利用している。ＨＤＬＣコントローラのような現存の信号化（signaling）デバイスは、高速での転送用には設計されていない。市販されている今日利用可能なコントローラは、最高５２Ｍｂ／ｓで動作する。他のデバイスは性能限界があり、数１００Ｋｂ／ｓを超える転送速度でメッセージを取り扱うことができない。現在、市場で公表されている同様のスキーマは、同一の物理的なＴＤＭバックボーンに対して、同期データおよび非同期データをともに多重化することを許容するＦＤＤＩ− ２（１００Ｍｂ／ｓ）およびイソイーサネット（IsoEthernet；１６Ｍｂ／ｓ）である。本発明の目的は、セル中継技術（ＡＴＭ）を利用するＧバスのＭＡＣプロトコルを実現することである。すなわち、本発明は、ＴＤＭバックボーンによって相互接続され、共通のチャンネルやバンド幅を共有することができる複数のサーバを備える遠隔通信システムにおいて、夫々のセルがヘッダ部とペイロード部とを有し、バックボーンを巡回する複数のセルの連続的な流れを送信するマスタノードと、入力セルの到達すると、到達セルにデータ挿入し、到達セルからデータを読み取り、または、変更せずに前記セルを通過させることを許容する複数の下流側ノードとを備えるサーバ間でメッセージやファイルを送信する編成を提供する。セル中継技法を利用してＧバスプロトコルが実現されると、信号化された様々な長さのメッセージや一般的なデータを異なるサーバ間で転送することができる。長さが４８バイト以下のメッセージは、セグメント化／再組立がなされずに直接的に高速ＴＤＭバックボーンへ転送するすることができる。４８バイトを超えるメッセージやユーザデータは、セルがフォーマットされる前に、ＳＡＲ（セグメント化および再組立；segmentation and reassembly）を実行する市販の従来から通常のＡＡＬ（ＡＴＭアダプト層；ATM Adaptation Layer）コントローラを利用できる。本発明は、通常、ＴＰＩ（トランスポートプロトコル集積回路；Transport Pr otocol IC）として知られる集積回路上での形成によって実現される。ＴＰＩデバイスによって採用される物理層集線手続は、ＴＤＭリングに接続されたユーザが、ＶＭＩＣデバイスとバンド幅を共有するときに「バンド幅オンデマンド（bandwidth on demand）」機能を実装することを許容する。例えば、ＴＤＭリング（最大２４３０個のタイムスロット）上で利用可能な１５５Ｍｂ／ｓで、音声と画像の伝送に１５０Ｍｂ／ｓを要求する一方で、データやサーバ間メッセージの伝送用に残りの５Ｍｂ／ｓを利用する応用が可能である。また、データ用に１５０Ｍｂ／ｓを確保する一方で、音声や画像用に５Ｍｂ／ｓを確保する応用も可能である。このデバイスによって提供されるバンド幅オンデマンド能力は、ＶＭＩＣ内部メモリによって、簡単に制御される。本発明は、プロトコルレベルでのセル伝送技法とに互換性を維持しつつ、現存する信号化システムの性能を１５５Ｍｂ／ｓにまで向上することができる。本発明は、以下の添付図面を参照しながら、実施例を通して、以下により詳細に説明される。図１は、ＭＶＩＰ技法に基づく分散電話通信サーバのブロック図であり、図２は、ＴＤＭバックボーンを介して搬送されるべきＡＴＭセルを許容するシステムのブロック図であり、図３は、トランスポート・プロトコル・リングの図であり、図４は、Ｇバスの列フォーマットの図であり、図５は、Ｇバスのセルフォーマットの図であり、図６は、ＴＰＩデバイスのブロック図である。図１に示すように、ＭＶＩＰサーバ１は、最高速度１５５Ｍｂ／ｓで、音声、画像、およびデータを転送するＴＤＭバックボーンによって相互接続される。サーバは、ＤＮＩＣまたはＩＳＤＮリンク５を介してワークステーション３およびビデオ会議センタ４に接続される。また、サーバ１は、イーサネット接続６に接続される。ネットワークアクセスサーバ１ａは、ｎ個の６４ｋｂ／ｓチャンネルを介して広域ネットワーク（ＷＡＮ）７に接続される。本発明は、ＴＤＭバックボーン２上でＡＴＭセルを使用するＧバスのＭＡＣプロトコルの実装を許容する。図２は、本発明に係るＴＰＩデバイスを示すハイブリッドＴＤＭ／ＡＴＭローカル環境を描写している。ＭＶＩＰサーバ１は、ＶＭＩＣ（音声／マルチメディア交換回路；Voice/Multimedia Interchange Circuit）１０およびＭＳＡＣ（パケット変換器との同期；Isochronous to Packet Converter）デバイス１１に接続される。ＶＭＩＣ１０は、１５５Ｍｂ／ｓのＴＤＭフレーマ１２とＴＰＩデバイス１３とに接続され、ＴＰＩデバイス１３は、自身用のローカルＣＰＵ（中央処理装置；Central Processing Unit）１４を有している。ＭＳＡＣ１１は、外部バッファ１５を介して、ホストバス１６および現存するＳＡＲ（セグメント化および再組立）デバイス１７に接続され、また、ＳＡＲデバイス１７は、図６に詳細を示すＴＰＩデバイス１３に接続される。図６に示すように、ＴＰＩデバイス１３は、内部レジスタ３２ａ、３３ａと結び付いた受信ＦＩＦＯ３２および送信ＦＩＦＯ３３と夫々接続された受信（ＲＸ）および送信（ＴＸ）のＧバス状態マシン３０、３１を備える。ＦＩＦＯメモリ３２、３３は、現存するＳＡＲデバイス１７およびＣＰＵインターフェース３４と接続される。パラレル入力データは、入力ラッチ３５を介して、ＲＸＧバス状態マシン３８と、アドレス比較器３６ａ、ＣＲＣチェッカ３６ｂ、およびセル記述器３６ｃからなるユニット３６に与えられる。ＴＸＧバス状態マシンは、ＣＲＣ生成器３７およびパラレルデータを出力する出力ラッチ３８とに接続される。タイミング制御は、ＴＰＩ一般タイミングユニット３９によって提供される。図２に示すように、ＴＰＩデバイス１３は、フォーマット、マッピング、および、ＡＴＭセルがＴＤＭバックボーンとインターフェースするのに必要なＭＡＣ機能を実行する。図２のように、市販の高速シリアルパラレル／パラレルシリアル変換器（例えば、トランスイッチＳＹＮ−１５５（Transwitch SYN-155））に接続されたとき、ＴＰＩデバイス１３およびＶＭＩＣデバイス１０は、同一のパラレルの１９．４４Ｍｂ／ｓバスを共有する。ＳＹＮ−１５５デバイスは、１９．４４ＭＢｙｔｅ／ｓのバックプレーンに基づいた内部的な８ＫＨｚを高速ＴＤＭリングの形成に利用される得る１５５Ｍｂ／ｓのシリアルストリームに変換する。ＶＭＩＣデバイス１０は、ＭＶＩＰインターフェースから高速ＴＤＭバックボーンへ、およびその逆方向へ転送されるためにチャンネルで実行されるべきタイムスロット交換が可能な、組込まれた（built-in）時間交換（time interchange ）回路を提供する。この能力に加えて、ＶＭＴＣデバイスは、不使用のタイムスロットを背面からリングへバイパスすることができる、パラレルポート入力からパラレルポート出力への内部バイパス機能を提供する。上述の機能を実行するために、ＶＭＩＣは、ユーザが全ての１２５μｓ内において最大２４３０個のタイムスロットでのデータの収集、データの交換、またはデータのバイパスをプログラムすることができるタイミング同期能力およびメモリ能力を実装する。ＶＭＩＣの内部のプログラム可能なメモリは高速フレームの８ＫＨｚのバイトクロックタイミングでロックされるので、デバイスは、パラレルポート（最大１９．４４ＭＢｙｔｅ／ｓ）上のバイトレベルで同期された出力制御信号（ＣＴｏ０−３）を生成することができる。これらの制御信号は６４Ｋｂ／ｓの単位を有し、したがって、ＶＭＩＣデバイスおよびＴＰＩデバイスが同一のＴＤＭ物理層を共有するときにＶＭＩＣデバイスとＴＰＩデバイスとの間のデータ競合を避けるためだけでなく、パラレルポート上のセルの送信を制御するためにＴＰＩデバイスへこれらの制御信号をすることができる。ＴＰＩデバイスに適用されるＶＭＩＣのＣＴｏ信号の遷移は、Ｇバスのセルを含む複数バイトが受信可能である瞬間およびＧバスのセルを含む複数バイトをパラレルポート上に送信可能である瞬間を知らせる。信号化のために割り当てられたタイムスロットの数がＡＴＭセルの大きさ（５３バイト）の倍数でない応用でのセル境界を獲得する機能を果たすために、ＡＴＭ標準に互換性のあるオプシオンのセル記述回路をＣＰＵによって動作可能とすることができる。この方法により、ＴＰＩデバイスが、物理層から独立であり、ポインタやカウンタを生成する付加回路を有することを避けることができる。上述のＧバストランスポートプロトコルは、定量可能（scalable）なバンド幅による高速メッセージシステムを提供する。ＴＰＩデバイス１３は、セル中継技法を利用するＧバス状態マシンを実装する。それは、「バンド幅オンデマンド」の作成と小さなパススルー遅延とを実現する定量可能なバンド幅を実現する。Ｇバス状態マシンの処理は、ＶＭＩＣデバイスのバイパス時間（１５μｓ）内に完了しなければならない。リング内を巡るメッセージの一巡は、１０ｍｓ未満で完了しなければならない。トランスポートプロトコルは、図３に示すように、リング状に結び付いた複数のノードを伴う論理的なリングに適合している。Ｇバスにセル中継技法を実装すると、ＡＴＭヘッダは、プロトコルの要求に従って（attend the requirement）修正される。図３に示すリングシステムでは、ノード２０の一つは、マスタモードにあるＴＰＩを採用するバスマスタ（Ｍ）である。他の全てのノードは、夫々のＴＰＩがスレーブモードにあるスレーブノードである。動作にあたって、マスタノード２０は、下流側のノードに向けて空のセルの連続的な流れを送出する。任意のノードがセルに情報を満たしたり、セルを通過させたりでき、また、任意のノードが、自身に向けられた情報を伴うセルを読み取るとともに、セルを読み取ったことを表示するためにヘッダにタグを付することができる。ヘッダ中のデリミタフィールドは、セルが空であるかデータを運んでいるかを示す。メッセージの大きさは、４８バイトまでとすることもできるし、４８バイトを超えることもできる。４８バイト超えないメッセージを要求するシステムに関しては、ＴＰＩデバイスはセグメント化および再組立（ＳＡＲ）デバイスの付加を要求せず、ＴＰＩデバイスが、ユーザデータが高速バックボーンに挿入される前にユーザデータを受信する内部バッファを提供する。データ転送や４８バイトを超えるメッセージを要求するシステムに関しては、ＴＰＩデバイスは、市販の標準ＳＡＲデバイス（ＡＴＭアダプト層デバイス；ATM Adaptation Layer Device ）に対するインターフェース（例えば、ＵＴＯＰＩＡバス（UTOPIA BUS））を提供する。Ｇバスプロトコルでは、セルの列は、図４に示すように、Ｎ（新）デリミタセルが引き続くＳ（開始）デリミタを有するセルで開始し（tart）、Ｅ（終了）デリミタセルで終了する。各ノード２０、２１は、自身にアドレスされたセルを読み取ることができるし、また、Ｅセルに上書きし、最後にＥセルを再付加することにより、１つ以上のデータセルを列の最後に付加することができる。Ｇバスプロトコルに従うことにより、列の最後に付加されたユーザセルは、一度マスターをパススルーする「エコー（echo）」グループとして転送される（図４の例を参照）。マスタノードのみが、列からセルを除去することができる。セルがノードによって読み取られると、セルヘッダ中にあるＡＣＫビットがセットされ、同一のセルが複数回読み取られることが防止される（同一のセルが複数回にわたってリング中を巡回するかもしれない）。優先機構が、各ステーションによって付加されたセルの最大数を決定してもよい。列がマスタノードに戻ると、マスタＴＰＩデバイスは、（各セルが全てのノードを経由することを保証するために）２回目の巡回を既に終えたセルを消去し、この結果として生じた列を下流側へ向かって再び送信することによって、列の再組立を行う。Ｇバスセルは５３バイトを保有するとともに、ヘッダとペイロードという二つの部分に分割されている。ヘッダは５バイトを含み、ペイロードは４８バイトを占める。このセルのフォーマットは、ＡＴＭセルのフォーマットと同様である。ヘッダのサブフィールドの使用にあたっては、いくつかの相違点がある。ＡＴＭセルのフォーマットに対する忠実性は、将来のＡＴＭやＤＱＤＢネットワークに関するデータやメッセージを伝送の機能への途を拓くオプションを維持するであろう。Ｇバスセルヘッダは以下のフィールドを含む：ＤＬＭ４ビットデリミタＤＡ１２ビット送信先アドレス（destination address）ＳＡ１２ビット送信元アドレス（source address）ｍｉｓｃ４ビット種々の機能最下位ビット：ＡＣＫＨＥＣ８ビットヘッダエラー制御第１のヘッダバイトの最初の４ビットはデリミタを含む。デリミタは、以下のようにコード化される：２進コード記述内容００００アイドルセル（Ｉ）（担った情報無し）０００１列の開始（Ｓ）００１０列の最後（Ｅ）００１１新セルの開始（Ｎ）１０００ユーザデータセル（Ｄ）(正しいユーザデータを担う) ２４ビットのアドレスフィールドは、サイズの等しい送信先アドレスと送信元アドレスに分けられ、夫々が４０９６個の識別子を提供する。種々の機能フィールドでは、送信先によって既に読み取られたときに、それを判別する返答ＡＣＫビットの１ビットのみが定義されている。ヘッダエラー制御（ＨＥＣ）フィールドは、ヘッダバイトの最初の４バイトに関して算出されたＣＲＣコードを含む。この保護は、アドレスがくずれた場合に、セルが最終的に誤った送信先へ入り込むことを防止する。この目的のため、ヘッダの内容は、ＣＲＣの正当性の検証の後に正当と判断された場合にのみ考慮される。ＨＥＣフィールドの他の機能は、ＡＴＭ標準（推奨１．４３２（recommen dation 1.432））によって定義されるセル記述アルゴリズムを実行することである。この手続は、信号化のために割り当てられた高速バックボーン中のタイムスロットの数が５３バイトの倍数ではない応用において要求される。この場合、Ｇバスセルの境界は、高速バックボーン上の二つの連続するフレームにわたるかもしれない。セル記述ブロックの使用はオプションである。セルを挿入するために、スレーブノードＣＰＵは、ＴＰＩデバイスの送信ＦＩＦＯ内にセルを置く。ＴＰＩは、入力するセルの流れをモニタし、列の最後の（ＥＯＴ）セルを待つ。ＥＯＴセルを検出すると、スレーブは、ＥＯＴデリミタをユーザデータデリミタに変更し、送信先アドレスと送信元アドレスとを挿入し、ＨＥＣを算出し、内部ＦＩＦＯからユーザデータを付加する。ユーザデータセルが書き込まれた後、ＥＯＴセルは、列の最後に付加される。セルを読み込むために、スレーブは、ヘッダのＣＲＣチェックするために正当なデータセルに関して列をモニタし、（セルがまだリセットされていないことを表示する）ＡＣＫビットがリセットされているか否かをチェックし、受信ＦＩＦＯ内のデータ内へデータをクロック同期して入れ込んだ後に、サービスを受けるためにＣＰＵに割り込む。すなわち、本発明は、高速システム間で、共通チャンネル信号化（ＣＣＳ；Co mmon Channel Signaling）メッセージングスキームを実現する。本発明は、最大１５５Ｍｂ／ｓの転送速度で時分割多重（ＴＤＭ）バックボーンを介する非同期データの伝送を実現し、遅延敏感なトラフィック型と遅延敏感でないトラフィック型が共に伝送されるべき共存シナリオを実現とする。また、本発明は、最大１５５Ｍｂ／ｓの「バンド幅オンデマンド」システムを実現する。最終的に、本発明は、セル中継プロトコルに関するＧバスのメディアアクセス制御（ＭＡＣ）機構を実現し、（現存するＡＴＭアダプト層デバイスが使用されているとき）メッセージと一般データとの双方に関する非同期セルの伝送能力を提供する。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９６年４月３日【補正内容】（原文：第２ページ）現存のＴＤＭシステムは、モジュール間やホード間での信号化を実行するために、ＨＤＬＣや独占的なメッセージングといったビット指向プロトコルを利用している。他のシステムは、ＴＤＭをベースとせず、ＦＤＤＩやトークンリングのようなＬＡＮ（ローカルエリアネットワーク）内で使用され、メディアアクセス制御機構を実行する自分自身の非同期プロトコルを利用している。ＨＤＬＣコントローラのような現存の信号化（signaling）デバイスは、高速での転送用には設計されていない。市販されている今日利用可能なコントローラは、最高５２Ｍｂ／ｓで動作する。他のデバイスは性能限界があり、数１００Ｋｂ／ｓを超える転送速度でメッセージを取り扱うことができない。現在、市場で公表されている同様のスキーマは、同一の物理的なＴＤＭバックボーンに対して、同期データおよび非同期データをともに多重化することを許容するＦＤＤＩ− ２（１００Ｍｂ／ｓ）およびイソイーサネット（IsoEthernet；１６Ｍｂ／ｓ）である。論文「Implementing the Orwell Protocol over a Fiber-based High-Speed A TM network，Electronics and Communication Engineering Journal，Vol．4，n o．6，December 1992」は、リングを巡回するセルを送信するＡＴＭ類似のプロトコルを開示している。しかし、この論文は、リング上でＴＤＭトラフィックの伝送を許容する編成を開示していない。すなわち、本発明は、複数のタイムスロットで定義されるＴＤＭバックボーンによって相互接続され、共通のチャンネルまたはバンド幅を共有することができる複数のサーバと、前記バックボーンを巡回するファイルや制御メッセージの形態の非同期データを担う、夫々がヘッダ部とペイロード部とを有するセルの連続的な流れを送信するマスタノードと、入力セルが到達すると、到達セルにデータ挿入し、到達セルからデータを読み取り、または、変更せずに前記セルを通過させることができる複数の下流側ノードとを備える遠隔通信システムであって、前記バックボーン上の高速フレーマが、時分割多重化された遅延敏感なトラフィックに関するインターフェースデバイスと、前記セルの流れを生成するとともに、フォーマット化、マッピング、および前記セルを前記ＴＤＭバックボーンにイターフェースするＭＡＣ機能を実行するトランスポートプロトコル回路とに接続され、前記インターフェースデバイスが、前記トランスポートプロトコル回路から前記フレーマへのセルの転送を制御する制御信号を生成して、バンド幅オンデマンド環境における前記ＴＤＭバックボーン上での前記インターフェースからの遅延敏感なトラフィックと前記トランスポートプロトコル回路からの遅延敏感ではないトラフィックとの共存を可能とすることを特徴とする遠隔通信システムを提供する。セル中継技法を利用してＧバスプロトコルが実現されると、信号化した様々な長さのメッセージや一般的なデータを異なるサーバ間で転送することができる。長さが４８バイト以下のメッセージは、セグメント化／再組立がなされずに直接的に高速ＴＤＭバックボーンへ転送するすることができる。４８バイトを超えるメッセージやユーザデータは、セルがフォーマットされる前に、ＳＡＲ（セグメント化および再組立；segmentation and reassembly）を実行する市販の従来から通常のＡＡＬ（ＡＴＭアダプト層；ATM Adaptation Layer）コントローラを利用できる。（原文：第４ページ）図６は、ＴＰＩデバイスのブロック図である。図１に示すように、ＭＶＩＰサーバ１は、最高速度１５５Ｍｂ／ｓで、音声、画像、およびデータを転送するＴＤＭバックボーンによって相互接続される。サーバは、ＤＮＴＣまたはＩＳＤＮリンク５を介してワークステーション３およびビデオ会議センタ４に接続される。また、サーバ１は、イーサネット接続６に接続される。ネットワークアクセスサーバ１ａは、ｎ個の６４ｋｂ／ｓチャンネルを介して広域ネットワーク（ＷＡＮ）７に接続される。本発明は、ＴＤＭバックボーン２上でＡＴＭセルを使用するＧバスのＭＡＣプロトコルの実装を許容する。図２は、本発明に係るＴＰＩデバイスを示すハイブリッドＴＤＭ／ＡＴＭローカル環境を描写している。ＭＶＩＰサーバ１は、ＶＭＩＣ（音声／マルチメディアインターフェース回路；Voice/Multimedia Interface Circuit）１０およびＭＳＡＣ（パケット変換器との同期；Isochronous to Packet Converter）デバイス１１に接続される。ＶＭＩＣ１０は、１５５Ｍｂ／ｓのＴＤＭフレーマ１２とＴＰＩデバイス１３とに接続され、ＴＰＩデバイス１３は、自身用のローカルＣＰＵ（中央処理装置；Central Processing Unit）１４を有している。ＭＳＡＣ１１は、外部バッファ１５を介して、ホストバス１６および現存するＳＡＲ（セグメント化および再組立）デバイス１７に接続され、また、ＳＡＲデバイス１７は、図６に詳細を示すＴＰＩデバイス１３に接続される。図６に示すように、ＴＰＩデバイス１３は、内部レジスタ３２ａ、３３ａと結び付いた受信ＦＩＦＯ３２および送信ＦＩＦＯ３３と夫々接続された受信（ＲＸ）および送信（ＴＸ）のＧバス状態マシン３０、３１を備える。ＦＩＦＯメモリ３２、３３は、現存するＳＡＲデバイス１７およびＣＰＵインターフェース３４と接続される。パラレル入力データは、入力ラッチ３５を介して、ＲＸＧバス状態マシン３８と、アドレス比較器３６ａ、ＣＲＣチェッカ３６ｂ、およびセル記述器３６ｃからなるユニット３６に与えられる。ＴＸＧバス状態マシンは、ＣＲＣ生成器３７およびパラレルデータを出力する出力ラッチ３８とに接続される。タイミング制御は、ＴＰＩ一般タイミングユニット３９によって提供される。（原文：第６、７ページ）ＴＰＩデバイスに適用されるＶＭＩＣのＣＴｏ信号の遷移は、Ｇバスのセルを含む複数バイトが受信可能である瞬間およびＧバスのセルを含む複数バイトをパラレルポート上に送信可能である瞬間を知らせる。信号化のために割り当てられたタイムスロットの数がＡＴＭセルの大きさ（５３バイト）の倍数でない応用でのセル境界を獲得する機能を果たすために、ＡＴＭ標準に互換性のあるオプシオンのセル記述回路をＣＰＵによって動作可能とすることができる。この方法により、ＴＰＩデバイスが、物理層から独立であり、ポインタやカウンタを生成する付加回路を有することを避けることができる。上述のＧバストランスポートプロトコルは、定量可能（scalable）なバンド幅による高速メッセージシステムを提供する。ＴＰＩデバイス１３は、セル中継技法を利用するＧバス状態マシンを実装する。それは、「バンド幅オンデマンド」の作成と小さなパススルー遅延とを実現する定量可能なバンド幅を実現する。Ｇバス状態マシンの処理は、ＶＭＩＣデバイスのバイパス時間（１５μｓ）内に完了しなければならない。リング内を巡るメッセージの一巡は、１０ｍｓ未満で完了しなければならない。トランスポートプロトコルは、図３に示すように、リング状に結び付いた複数のノードを伴う論理的なリングに適合している。Ｇバスにセル中継技法を実装すると、ＡＴＭヘッダは、プロトコルの要求に従って（attend to the requiremen t）修正される。図３に示すリングシステムでは、ノード２０の一つは、マスタモードにあるＴＰＩを採用するバスマスタ（Ｍ）である。他の全てのノードは、夫々のＴＰＩがスレーブモードにあるスレーブノードである。動作にあたって、マスタノード２０は、下流側のノードに向けて空のセルの連続的な流れを送出する。任意のノードがセルに情報を満たしたり、セルを通過させたりでき、また、任意のノードが、自身に向けられた情報を伴うセルを読み取るとともに、セルを読み取ったことを表示するためにヘッダにタグを付することができる。ヘッダ中のデリミタフィールドは、セルが空であるかデータを運んでいるかを示す。メッセージの大きさは、４８バイトまでとすることもできるし、４８バイトを超えることもできる。４８バイト超えないメッセージを要求するシステムに関しては、ＴＰＩデバイスはセグメント化および再組立（ＳＡＲ）デバイスの付加を要求せず、ＴＰＩデバイスが、ユーザデータが高速バックボーンに挿入される前にユーザデータを受信する内部バッファを提供する。データ転送や４８バイトを超えるメッセージを要求するシステムに関しては、ＴＰＩデバイスは、市販の標準ＳＡＲデバイス（ＡＴＭアダプト層デバイス；ATM Adaptation Layer Device ）に対するインターフェース（例えば、ＵＴＯＰＩＡバス（UTOPIA BUS））を提供する。Ｇバスプロトコルでは、セルの列は、図４に示すように、Ｎ（新）デリミタセルが引き続くＳ（開始）デリミタを有するセルで開始し（start）、Ｅ（終了）デリミタセルで終了する。各ノード２０、２１は、自身にアドレスされたセルを読み取ることができるし、また、Ｅセルに上書きし、最後にＥセルを再付加することにより、１つ以上のデータセルを列の最後に付加することができる。Ｇバスプロトコルに従うことにより、列の最後に付加されたユーザセルは、一度マスターをパススルーする「エコー（echo）」グループとして転送される（図４の例を参照）。マスタノードのみが、列からセルを除去することができる。セルがノードによって読み取られると、セルヘッダ中にあるＡＣＫビットがセットされ、同一のセルが複数回読み取られることが防止される（同一のセルが複数回にわたってリング中を巡回するかもしれない）。優先機構が、各ステーションによって付加されたセルの最大数を決定してもよい。列がマスタノードに戻ると、マスタＴＰＩデバイスは、（各セルが全てのノードを経由することを保証するために）２回目の巡回を既に終えたセルを消去し、この結果として生じた列を下流側へ向かって再び送信することによって、列の再組立を行う。Ｇバスセルは５３バイトを保有するとともに、ヘッダとペイロードという二つの部分に分割されている。ヘッダは５バイトを含み、ペイロードは４８バイトを占める。このセルのフォーマットは、ＡＴＭセルのフォーマットと同様である。ヘッダのサブフィールドの使用にあたっては、いくつかの相違点がある。ＡＴＭセルのフォーマットに対する忠実性は、将来のＡＴＭやＤＱＤＢネットワークに関するデータやメッセージを伝送の機能への途を拓くオプションを維持するであろう。（原文：第９ページ）この手続は、信号化のために割り当てられた高速バックボーン中のタイムスロットの数が５３バイトの倍数ではない応用において要求される。この場合、Ｇバスセルの境界は、高速バックボーン上の二つの連続するフレームにわたるかもしれない。セル記述ブロックの使用はオプションである。セルを挿入するために、スレーブノードＣＰＵは、ＴＰＩデバイスの送信ＦＩＦＯ内にセルを置く。ＴＰＩは、入力するセルの流れをモニタし、列の最後の（ＥＯＴ）セルを待つ。ＥＯＴセルを検出すると、スレーブは、ＥＯＴデリミタをユーザデータデリミタに変更し、送信先アドレスと送信元アドレスとを挿入し、ＨＥＣを算出し、内部ＦＩＦＯからユーザデータを付加する。ユーザデータセルが書き込まれた後、ＥＯＴセルは、列の最後に付加される。セルを読み込むために、スレーブは、ヘッダのＣＲＣチェックするために正当なデータセルに関して列をモニタし、（セルがまだリセットされていないことを表示する）ＡＣＫビットがリセットされているか否かをチェックし、受信ＦＩＦＯ内のデータ内へデータをクロック同期して入れ込んだ後に、サービスを受けるためにＣＰＵに割り込む。すなわち、本発明は、高速システム間で、共通チャンネル信号化（ＣＣＳ；Co mmon Channel Signaling）メッセージングスキームを実現する。本発明は、最大１５５Ｍｂ／ｓの転送速度で時分割多重（ＴＤＭ）バックボーンを介する非同期データの伝送を実現し、遅延敏感なトラフィック型と遅延敏感でないトラフィック型が共に伝送されることができる共存シナリオを実現とする。また、本発明は、最大１５５Ｍｂ／ｓの「バンド幅オンデマンド」システムを実現する。最終的に、本発明は、セル中継プロトコルに関するＧバスのメディアアクセス制御（ＭＡＣ）機構を実現し、（現存するＡＴＭアダプト層デバイスが使用されているとき）メッセージと一般データとの双方に関する非同期セルの伝送能力を提供する。特許請求の範囲１．複数のタイムスロットで定義されるＴＤＭバックボーンによって相互接続され、共通のチャンネルまたはバンド幅を共有することができる複数のサーバと、前記バックボーンを巡回するファイルや制御メッセージの形態の非同期データを担う、夫々がヘッダ部とペイロード部とを有するセルの連続的な流れを送信するマスタノードと、入力セルが到達すると、到達セルにデータ挿入し、到達セルからデータを読み取り、または、変更せずに前記セルを通過させることができる複数の下流側ノードとを備える遠隔通信システムであって、前記バックボーン上の高速フレーマが、時分割多重化された遅延敏感なトラフィックに関するインターフェースデバイスと、前記セルの流れを生成するとともに、フォーマット化、マッピング、および前記セルを前記ＴＤＭバックボーンにイターフェースするＭＡＣ機能を実行するトランスポートプロトコル回路とに接続され、前記インターフェースデバイスが、前記トランスポートプロトコル回路から前記フレーマへのセルの転送を制御する制御信号を生成し、バンド幅オンデマンド環境における前記ＴＤＭバックボーン上での前記インターフェースからの遅延敏感なトラフィックと前記トランスポートプロトコル回路からの遅延敏感ではないトラフィックとの共存を可能とする、ことを特徴とする遠隔通信システム。２．前記セルはＡＴＭフォーマットと同様のフォーマットを有する、ことを特徴とする請求項１記載の遠隔通信システム。３．前記ノードは、通過する前記セルを読み取った後、前記ヘッダ部にタグを付する手段を有する、ことを特徴とする請求項２記載の遠隔通信システム。４．前記セルは、前記セルが空であるか、または、データを運んでいるかを表示するために、前記ヘッダ部にデリミタフィールドを含んでいる、ことを特徴とする請求項３記載の遠隔通信システム。５．前記トランスポートプロトコル回路は、前記フレーマからのデータを受信するための入力ポート、および、前記フレーマへデータを出力するための出力ポートと、ホストバスへデータを送信するための送信ＦＩＦＯメモリ、および、ホストバスからデータを受信するための受信ＦＩＦＯメモリと、前記バックボーンへ向かうセルを処理する送信状態マシン、および、前記バックボーンから受信したセルを処理する受信状態マシンとを備える、ことを特徴とする請求項１記載のシステム。６．前記受信状態マシンに接続された、アドレス比較器、ＣＲＣチェック器、およびセル記述器を更に備える請求項５記載のシステム。７．前記状態マシンは、ラッチを介して夫々の前記データポートに接続される、ことを特徴とする請求項６記載のシステム。８．前記ＦＩＦＯメモリは、パケットをセルへセグメント化するとともに、セルをパケットに再組立するセグメント化および再組立（ＳＡＲ）デバイスと接続するためのインターフェースと接続される、ことを特徴とする請求項５記載のデバイス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ペレス，モリキオカナダオンタリオケー２エム２エム５カナタグラッシープレインズドライヴ 106

Claims

【特許請求の範囲】１．ＴＤＭバックボーンによって相互接続され、共通のチャンネルまたはバンド幅を共有することができる複数のサーバを備える遠隔通信システムであって、夫々のセルがヘッダ部とペイロード部とを有し、バックボーンを巡回する複数の前記セルの連続的な流れを送信するマスタノードと、入力セルが到達すると、到達セルに情報を挿入し、情報を読み取り、または、変更せずに前記セルを通過させることができる複数の下流側ノードとを備え、サーバ間でメッセージやファイルを送信する編成を特徴とする遠隔通信システム。２．前記セルはＡＴＭフォーマットと同様のフォーマットを有する、ことを特徴とする請求項１記載の遠隔通信システム。３．前記ノードは、通過する前記セルを読み取った後、前記ヘッダ部にタグを付する手段を有する、ことを特徴とする請求項２記載の遠隔通信システム。４．前記セルは、前記セルが空であるか、または、データを運んでいるかを表示するために、前記ヘッダ部にデリミタフィールドを含んでいる、ことを特徴とする請求項３記載の遠隔通信システム。５．ＴＤＭバックボーンによって相互接続され、共通のチャンネルまたはバンド幅を共有することができる複数のサーバを備える遠隔通信システムで使用されるデバイスであって、前記バックボーンからデータを受信するための入力ポート、および、前記バックボーンへデータを出力するための出力ポートと、ホストバスへデータを送信するための送信ＦＩＦＯメモリ、および、ホストバスからデータを受信するための受信ＦＩＦＯメモリと、前記バックボーンへ向かうセルを処理する送信状態マシン、および、前記バックボーンから受信したセルを処理する受信状態マシンとを備えるデバイス。６．前記受信状態マシンに接続された、アドレス比較器、ＣＲＣチェック器、およびセル記述器を更に備える請求項５記載のデバイス。７．前記状態マシンは、ラッチを介して夫々の前記データポートに接続される、ことを特徴とする請求項６記載のデバイス。８．前記ＦＩＦＯメモリは、セグメント化および再組立（ＳＡＲ）デバイスと接続するためのインターフェースと接続される、ことを特徴とする請求項５記載のデバイス。