JPH0521454B2 - - Google Patents

Info

Publication number
JPH0521454B2
JPH0521454B2 JP25175885A JP25175885A JPH0521454B2 JP H0521454 B2 JPH0521454 B2 JP H0521454B2 JP 25175885 A JP25175885 A JP 25175885A JP 25175885 A JP25175885 A JP 25175885A JP H0521454 B2 JPH0521454 B2 JP H0521454B2
Authority
JP
Japan
Prior art keywords
signal
circuit
pcm
low
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25175885A
Other languages
English (en)
Other versions
JPS62111541A (ja
Inventor
Toshiichi Koseki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP25175885A priority Critical patent/JPS62111541A/ja
Publication of JPS62111541A publication Critical patent/JPS62111541A/ja
Publication of JPH0521454B2 publication Critical patent/JPH0521454B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、低位PCM信号を複数個、同期多重
して生成されたPCM多重信号を伝送路信号とす
るPCM通信方式の中間中継装置に関し、特に、
オーバーヘツドビツトデータの分離・挿入の高信
頼度化に関する。
従来の技術 従来、この種のオーバーヘツドビツトデータを
分離・挿入する機能をもつPCM中間中継装置の
実例として、第2図に、フレーム構造を有する低
位PCM信号2系統を同期多重したPCM多重信号
を伝送路信号とする場合の中間中継装置の機能ブ
ロツク図を示す。図中、入力端aに伝送路を伝搬
することにより減衰、波形歪を受けたPCM多重
信号が入力され、受信再生回路21において、自
己同期により識別再生されたPCM多重信号が得
られる。この出力は分離回路22において、入力
PCM多重信号の1/2の速度の低位PCM信号2系
統に分離され、選択回路23において一方は並列
直列変換回路25への直接の入力信号eとなり、
他方は同期回路24への入力fとなる。信号eと
信号fとは必ず互いに別系統の低位PCM信号と
なるように、同期回路24から選択回路23へ制
御信号gが与えられる。同期回路24は、低位
PCM入力信号fについて、あらかじめ決められ
たパターンのフレームビツトを検出することによ
りフレーム同期をとり、オーバーヘツド中の特定
のビツト列を分離データcとして外部へ取り出
し、かつ挿入データdをオーバーヘツドビツト中
に挿入して、新たな低位PCM信号hを出力する
という動作を行う。また同期信号24は、入力信
号fが、オーバーヘツドビツトデータの分離・挿
入を行うべき系統の低位PCM信号であるかどう
かをオーバーヘツトビツト中の特定の系統確認ビ
ツトの内容により判定し、制御信号gを出力する
機能をも有する。次に多重回路25ではオーバー
ヘツドビツトデータの内容が分離・挿入された低
位PCM信号hと、なんらデータの加工を受けな
い低位PCM信号eとを並列直列変換して、低位
PCM信号速度をちようど2倍の速度のPCM多重
信号jを生成する。送信回路26では、この
PCM多重信号jを伝送路に整合した状態に変換
して出力端bより送出する。以上は、伝送信号と
してフレーム構造を有する低位PCM信号2系統
を同期多重した信号を伝送路信号とした場合の従
来例であるが、次にフレーム構造を有するPCM
信号1系統そのものを伝送路信号とし、中間中継
装置内においてフレーム発生回路と、受信信号異
常時に動作する発振器を有する場合の従来例を第
3図に示す。図中、伝送路より入力端aにPCM
信号が入力され、受信回路31において、識別再
生されたPCM信号が得られる。この出力は既に
フレーム構造を有するPCM信号であるために、
そのまま同期回路32の入力となり、ここでフレ
ーム同期がとられ、オーバーヘツドビツトデータ
のうちの一部が分離データcとして外部へ分離さ
れる。フレーム発生回路33では分離データc以
外の同期回路32からの出力データk、及び外部
からの挿入データdが新たに生成されたフレーム
構造の中に取り込まれ、送信回路34を介して出
力端bから伝送路に送出されて行く。フレーム発
生回路33の基本タイミングとして、通常は受信
回路31において受信信号から抽出されたクロツ
ク信号が選択回路36を介して用いられるが、受
信回路31で検出される受信信号断情報f、又は
同期回路32で検出される同期はずれ情報gによ
り制御回路35の出力hが反転し、選択回路36
が、発振器37の出力iを選択する。即ち、本従
来例の中間中継装置では、受信信号断の時あるい
は受信回路31の再生出力の内容の異常による同
期はずれの時にも、内蔵の発振器37が動作して
フレーム発生回路33が正常に働き、挿入データ
dの送出が確保されるという特徴がある。この従
来技術の具体的な応用例としての分献
「140Mb/s(5B6B)光通信方式機器の開発」
(電子通信学会CS85−9,佐藤人志他)が挙げら
れる。
発明が解決しようとする問題点 しかしながら、上述の第2図に示した第一の従
来例の中間中継装置では、フレーム発生回路及び
発振器を持たないため、受信信号断の時や同期は
ずれの時には、挿入データdの送出も停止してし
まうという欠点を有する。
また、第3図に示した第二の従来例の中間中継
装置は、フレーム構造を有する低位PCM信号複
数を同期多重して生成された、PCM多重信号を
伝送路信号として用いる場合には、低位PCM信
号に分解するための分離回路がないために、明ら
かに、動作しない。
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、上記二つの従来
技術の欠点を除去し、同期多重されたPCM多重
信号を伝送路信号とする場合にも、オーバーヘツ
ドビツトデータ挿入動作を確実とし、かつ、オー
バーヘツドビツトデータの加工を行わない低位
PCM信号の中継伝送にも悪影響を与えない極め
て高品質の新規な中間中継装置を提供することに
ある。
問題点を解決するための手段 上記目的を達成する為に、本発明のPCM中間
中継装置は、フレームを構成したPCMパルス列
を一系統分とする低位のPCM信号を複数個同期
多重して生成されたPCM多重信号を伝送路信号
とするPCM通信方式の中間中継装置において、
受信再生したPCM多重信号を直列並列変換して
元の複数個の低位PCM信号に分離する分離回路
及び分離された低位PCM信号のうち任意の一系
統の低位PCM信号のみを選択する第一の選択回
路、及び前記分離回路の出力のうち一系統を除く
すべての低位PCM信号を選択する第二の選択回
路、及び前記第一の選択回路により選択された一
系統の低位PCM信号を入力としてフレーム同期
をとり、フレームに組込まれたオーバーヘツドビ
ツト中の一部のデータを外部へ取り出す同期回路
及び低位PCM信号のフレームと同一構造のフレ
ーム信号を発生し、かつ外部からのデータをオー
バーヘツドビツトの一部として挿入する機能をも
つフレーム発生回路、及び該フレーム発生回路の
基本タイミングを与えるための発振器、及び受信
信号より抽出したタイミング信号と前記発振器か
らの出力とを選択して前記フレーム発生回路に与
えるための第三の選択回路、及びフレーム発生回
路からの低位PCM信号と前記第二の選択回路に
おいて選択された低位PCM信号とを並列直列変
換する多重回路、及び受信入力断を示す信号と前
記同期回路における同期はずれを示す信号とから
第一、第二、第三の選択回路を制御する制御回路
を具備して構成される。
実施例 次に本発明をその好ましい一実施例について図
面を参照して具体的に説明する。
第1図は本発明に係るPCM中間中継装置の一
実施例を示すブロツク構成図である。本実施例で
は、第2図に示した従来例と同様に、フレーム構
造を有する低位PCM信号2系統を同期多重した
PCM多重信号を伝送路信号とする場合を示す。
入力端aに伝送路を伝搬する間に減衰と波形歪
を受けたPCM多重信号が入力され、受信回路1
にて識別再生される。この出力は、分離回路2に
て直列並列変換され、フレーム構造を有する低位
PCM信号2系統に分離されたのち、選択回路8
及び選択回路9に入力される。選択回路9の選択
出力は同期回路4に送られ、ここでフレーム同期
がとられると同時にオーバーヘツドビツトデータ
の一部が分離データcとして外部に取り出され
る。さらにフレーム発生回路5は、タイミング信
号lにより定められるタイミングに従つて新たに
フレーム構造を生成し、外部からの挿入データd
をオーバーヘツドビツトの一部に取り込み、かつ
同期回路4から出力される分離データc以外のデ
ータのすべてをフレーム構造内のデータとして出
力する機能を有する。多重回路6では、選択回路
8を経由して低位PCM信号の1系統及びフレー
ム発生回路5で生成された新たな低位PCM信号
qが入力され、並列直列変換により同期多重され
たPCM多重信号が生成される。このPCM多重信
号は送信回路7を介して出力端bから伝送路に出
力されていく。
また参照数字10は発振器3の出力kを受信回
路1からのタイミング出力jを切替えてフレーム
発生回路5用のタイミング信号を選択出力して選
択回路であり、参照数字11は受信信号断情報i
と同期はずれ情報eをもとに、選択回路8,9,
10、の状態を制御する制御回路である。受信信
号に異状がない時には、同期回路4へ入力される
低位PCM信号には、あらかじめ設定されたオー
バーヘツドビツト内の系統確認ビツトを同期回路
4内で照合することにより、2系統のうち1系統
が選択回路9において選択される。これとは別系
統の低位PCM信号が選択回路8において選択さ
れて信号mとなる。これらの制御は同期回路4に
て検出する系統確認情報pをもとに制御回路11
が行う。通常は、選択回路10は信号jのタイミ
ング信号を選択しており、受信信号のフレーム発
生回路5の出力信号とは同期している。
次に、受信信号異常時の各選択回路の制御方法
を説明する。受信信号断の時には、受信回路では
抽出すべきタイミング成分が入力されないので、
受信回路1から出力されるタイミング信号jが断
となるために、選択回路10は発振器3の出力k
を選択し、このタイミングによりフレーム発生回
路5が動作して、挿入データdの送出を確保す
る。また、同期はずれとなつた場合には、信号m
側の低位PCM信号のフレーム構造の状態を調べ
るために選択回路9を反転させて、同期回路4に
てフレーム同期がとれるかどうかを確認し、もし
同期がとれている場合には、フレーム発生回路5
のタイミング信号lとして、タイミング信号jを
用い逆にフレーム同期がとれていない場合は、タ
イミン信号lとして、タイミング信号kを用い
る。即ち、低位PCM信号2系統のうち両方につ
いて同期がとれない時には、発振器3の出力を用
い挿入データdの送出を確保し、信号m側の低位
PCM信号の同期がとれている場合には、受信回
路1の出力するタイミング信号jも正常であるた
めに、このタイミング信号をフレーム発生回路5
のタイミングとして用い信号mと信号qの同期も
確保する。
発明の効果 以上説明したように、本発明によれば、フレー
ムを構成したPCMパルス列を1系統分とする低
位のPCM信号を複数個同期多重して生成された
PCM多重信号を伝送路符号とするPCM通信方式
の中間中継装置において、受信再生したPCM多
重信号を元の複数個の低位のPCM信号に分離す
る分離回路、及び分離された低位PCM信号のう
ち1系統の低位PCM信号のみを選択する第一の
選択回路、及び前記分離回路出力のうち1系統を
除くすべての低位PCM信号を選択する第二の選
択回路、及び第一の選択回路により選択された1
系統の低位PCM信号を入力としてフレーム同期
をとり、フレームに組み込まれたオーバーヘツド
ビツト中の一部のデータを外部へ取り出す同期回
路、及び低位PCM信号のフレーム信号を発生し
かつ外部からのデータをオーバーヘツドビツトの
一部として挿入する機能をもつフレーム発生回
路、及びフレーム発生回路の基本タイミングを与
えるための発振器、及び受信信号より抽出したタ
イミング信号と発振器出力とを選択してフレーム
発生回路に与えるための第三の選択回路、及びフ
レーム発生回路からの低位PCM信号と前記第二
の選択回路から出力される低位PCM信号とを同
期多重する多重回路、及び受信入力断を示す信号
と同期はずれを示す信号とから、第一、第二、第
三の選択回路を制御する制御回路を配することに
より、同期多重されたPCM信号を伝送路信号と
することができ、受信信号の異常時にも、外部か
らオーバーヘツドビツト中に挿入するデータの送
出を確保することができ、かつオーバーヘツドビ
ツトデータの分離挿入を行なわない低位PCM信
号の同期状態をも選択回路と同期回路により調べ
ることができ、フレーム発生回路のタイミング信
号の選択を効率よく行うことができるという効果
が得られる。
【図面の簡単な説明】
第1図は本発明に係るPCM中間中継装置の一
実施例を示すブロツク構成図、第2図及び第3図
は従来技術のPCM中間中継装置の第一の従来例
及び第二の従来例を示すブロツク図である。 a……受信信号入力端、b……送信信号出力
端、c……分離データ、d……挿入データ、1,
21,31……受信回路、2,22……分離回
路、8,9,10,23,36……選択回路、
4,24,32……同期回路、5,33……フレ
ーム発生回路、6,25……多重回路、7,2
6,34……送信回路、3,37……発振器、1
1,35……制御回路。

Claims (1)

    【特許請求の範囲】
  1. 1 フレームを構成したPCMパルス列を1系統
    分とする低位のPCM信号を複数個同期多重して
    生成されたPCM多重信号を伝送路信号とする
    PCM通信方式の中間中継装置において、受信再
    生したPCM多重信号を直列並列変換して元の複
    数個の低位PCM信号に分離する分離回路と、該
    分離回路により分離された低位PCM信号のうち
    任意の1系統の低位PCM信号のみを選択する第
    一の選択回路と、前記分離回路の出力のうち1系
    統を除くすべての低位PCM信号を選択する第二
    の選択回路と、前記第一の選択回路により選択さ
    れた1系統の低位PCM信号を入力としてフレー
    ム同期をとりフレームに組み込まれたオーバーヘ
    ツドビツト中の一部のデータを外部へ取り出す同
    期回路と、低位PCM信号のフレームと同一構造
    のフレーム信号を発生しかつ外部からのデータを
    オーバーヘツドビツトの一部として挿入する機能
    をもつフレーム発生回路と、該フレーム発生回路
    の基本タイミングを与えるための発振器と、受信
    信号より抽出したタイミング信号と前記発振器か
    らの出力とを選択して前記フレーム発生回路に与
    えるための第三の選択回路と、前記フレーム発生
    回路からの低位PCM信号と前記第二の選択回路
    において選択された低位PCM信号とを並列直列
    変換する多重回路と、受信入力断を示す信号と前
    記同期回路における同期はずれを示す信号とから
    前記第一、第二、第三の選択回路を制御する制御
    回路とを有し、前記第1の選択回路および第2の
    選択回路は必要とする低位PCM信号を選択する
    ように前記同期回路と前記制御回路とで制御さ
    れ、また前記第3の選択回路は、受信信号が断の
    場合には基本タイミングを発生する前記発振器か
    らの信号を、受信信号が入力される場合には前記
    受信回路で抽出したタイミング信号をそれぞれ選
    択することを特徴とするPCM中間中継装置。
JP25175885A 1985-11-09 1985-11-09 Pcm中間中継装置 Granted JPS62111541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25175885A JPS62111541A (ja) 1985-11-09 1985-11-09 Pcm中間中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25175885A JPS62111541A (ja) 1985-11-09 1985-11-09 Pcm中間中継装置

Publications (2)

Publication Number Publication Date
JPS62111541A JPS62111541A (ja) 1987-05-22
JPH0521454B2 true JPH0521454B2 (ja) 1993-03-24

Family

ID=17227485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25175885A Granted JPS62111541A (ja) 1985-11-09 1985-11-09 Pcm中間中継装置

Country Status (1)

Country Link
JP (1) JPS62111541A (ja)

Also Published As

Publication number Publication date
JPS62111541A (ja) 1987-05-22

Similar Documents

Publication Publication Date Title
JP2559411B2 (ja) デジタル伝送システム
JPH0117622B2 (ja)
US4876686A (en) Fault detection signal transmission system
US5081619A (en) Digital signal multiplex communication system having signal path monitoring function
US6438175B1 (en) Data transmission method and apparatus
JPH0521454B2 (ja)
JPH07123247B2 (ja) デイジタルデ−タ伝送方法
JP2504028B2 (ja) 中継装置
JPH0520011B2 (ja)
JP3102163B2 (ja) Sdh信号伝送システムにおけるf1バイト転送方式
JP2894560B2 (ja) 宅内回線終端装置
JP3504554B2 (ja) 時分割多重化データ通信システム並びにその送信機及び受信機
JP2727709B2 (ja) Pcmチャネルタンデム接続方式
JP2002077091A (ja) 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体
KR900001129B1 (ko) 구내분기형 단말접속장치
JPS61125240A (ja) Pcm通信におけるシステムの分割方式
JPH0394533A (ja) 時分割多重化装置の伝送回路
JPH02135946A (ja) 光海底中継システムの端局情報伝送方式
JP2001119362A (ja) コントロールタイムスロット中継回路
JPS61102839A (ja) 多重通信装置
JPH03126339A (ja) スタッフ多重変換装置
JPH03283730A (ja) Adpcmチャネルタンデム接続方式
JPH11205364A (ja) データ伝送装置
KR19990051539A (ko) 디지털 교환기의 국간 인터페이스장치
JPS6384331A (ja) デイジタル多重変換装置のリモ−トル−プバツク方式