JPS62111541A - Ｐｃｍ中間中継装置 - Google Patents
Ｐｃｍ中間中継装置Info
- Publication number
- JPS62111541A JPS62111541A JP25175885A JP25175885A JPS62111541A JP S62111541 A JPS62111541 A JP S62111541A JP 25175885 A JP25175885 A JP 25175885A JP 25175885 A JP25175885 A JP 25175885A JP S62111541 A JPS62111541 A JP S62111541A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pcm
- low
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低位ＰＣＭ信号を複数個、同期多重して生成
されたＰＣＭ多重信号を伝送路信号とするＰＣＭ通信方
式の中間中継装置に関し、特に、オーバーへッドビノト
データの分ｗ１１１挿入の高信頼度化に関する。
されたＰＣＭ多重信号を伝送路信号とするＰＣＭ通信方
式の中間中継装置に関し、特に、オーバーへッドビノト
データの分ｗ１１１挿入の高信頼度化に関する。
従来の技術
従来、この種のオーバーヘッドビットデータを分離・挿
入する機能をもつＰＣＭ中間中継装置の実例として、第
２図に、フレーム構造を何する低位ＰＣＭ信号２系統を
同期多重したＰＣＭ多重信号を伝送路信号とする場合の
中間中継装置の機能プロ、り図を示す。図中、入力端ａ
に伝送路を伝搬することにより減衰、波形歪を受けたＰ
ＣＭ多重信号が入力され、受信再生回路２１において、
自己同期により識別再生されたＰＣＭ多重信号が得られ
る。この出力は分離回路２２において、入力ＰＣＭ多重
信号の１／２の速度の低位ＰＣＭ信号２系統に分離され
、選択回路２３において一方は並列直列変換回路２５へ
の直接の入力信号ｅとなり、他方は同期回路２４への入
力ｆとなる。信号ｅと信号ｆとは必す互いに別系統の低
位ＰＣＭ信号となるように、同期回路２４から選択回路
２３へ制御信号ｇが与えられる。同期回路２４は、低位
ＰＣＭ入力信号ｆについて、あらかじめ決められたパタ
ーンのフレームビットを検出することによりフレーム同
期をとり、オーバーヘッド中の特定のビット列を分離デ
ータＣとして外部へ取り出し、かつ挿入データｄをオー
バーへノドビット中に挿入して、新たな低位ＰＣＭ信号
りを出力するという動作を行う。また同期回路２４は、
入力信号ｆが、オーバーヘッドビットデータの分ｍ−挿
入を行うへき系統の低位ＰＣＭ信号であるかどうかをオ
ーバーへＩトビノド中の特定の系統確認ビットの内容に
より判定し、制御信号ｇを出力する機能をも有する。次
に多重回路２５ではオーバーヘッドビットデータの内容
が分離・挿入された低位ＰＣＭ信号り、＝、なんらデー
タの加工を受けない低位ＰＣＭ信号ｅとを並列直列変換
して、低位ＰＣＭ信号速度のちょうど２倍の速度のＰＣ
Ｍ多重信号ｊを生成する。
入する機能をもつＰＣＭ中間中継装置の実例として、第
２図に、フレーム構造を何する低位ＰＣＭ信号２系統を
同期多重したＰＣＭ多重信号を伝送路信号とする場合の
中間中継装置の機能プロ、り図を示す。図中、入力端ａ
に伝送路を伝搬することにより減衰、波形歪を受けたＰ
ＣＭ多重信号が入力され、受信再生回路２１において、
自己同期により識別再生されたＰＣＭ多重信号が得られ
る。この出力は分離回路２２において、入力ＰＣＭ多重
信号の１／２の速度の低位ＰＣＭ信号２系統に分離され
、選択回路２３において一方は並列直列変換回路２５へ
の直接の入力信号ｅとなり、他方は同期回路２４への入
力ｆとなる。信号ｅと信号ｆとは必す互いに別系統の低
位ＰＣＭ信号となるように、同期回路２４から選択回路
２３へ制御信号ｇが与えられる。同期回路２４は、低位
ＰＣＭ入力信号ｆについて、あらかじめ決められたパタ
ーンのフレームビットを検出することによりフレーム同
期をとり、オーバーヘッド中の特定のビット列を分離デ
ータＣとして外部へ取り出し、かつ挿入データｄをオー
バーへノドビット中に挿入して、新たな低位ＰＣＭ信号
りを出力するという動作を行う。また同期回路２４は、
入力信号ｆが、オーバーヘッドビットデータの分ｍ−挿
入を行うへき系統の低位ＰＣＭ信号であるかどうかをオ
ーバーへＩトビノド中の特定の系統確認ビットの内容に
より判定し、制御信号ｇを出力する機能をも有する。次
に多重回路２５ではオーバーヘッドビットデータの内容
が分離・挿入された低位ＰＣＭ信号り、＝、なんらデー
タの加工を受けない低位ＰＣＭ信号ｅとを並列直列変換
して、低位ＰＣＭ信号速度のちょうど２倍の速度のＰＣ
Ｍ多重信号ｊを生成する。
送信回路２６では、このＰＣＭ多重信号ｊを伝送路に整
合した形態に変換して出力端すより送出する以上は、伝
送信号としてフレーム構 造を宵する低位ＰＣＭ信号２系統を同期多重した信号を
伝送路信号とした場合の従来例であるが、次にフレーム
構造ををするＰＣＭ信号１系統そのものを伝送路信号と
し、中間中継装置内においてフレーム発生回路と、受信
信号ＩＡ常峙に動作する発振器をイｆする場合の従来例
を第３図に示す。図中、伝送路より入力端ａにＰＣＭ信
号が入力され、受信回路３１において、識別再生された
ＰＣＭ信号か（Ｈ）られる。この出力は既にフレーム構
造を何するＰＣＭ信号であるために、そのまま同期回路
３２の入力となり、ここでフレーム同期がとられ、オー
バーヘッドビットデータのうちの一部が分離データ（・
とじて外部へ分離される。フレーム発生回路３３ては分
離データＣ以外の同期回路３２からの出力データに１及
び外部からの挿入データｄが新たに生成されたフレーム
構造の中に取り込まれ、送信回路３４を介して出力端す
から伝送路に送出されて行く。フレーム発生回路３３の
基本タイミングおして、通常は受信回路３１において受
信信号から抽出されたりｏ ツク信号が選択回路３Ｂを
介して用いられるが、受信回路３１で検出される受信信
号断情報ｆ１ヌは同期回路３２で検出される同期はずれ
情報ｇにより制御回路３５の出力りが反転し、選択回路
３Ｇが、発振器３７の出力ｉを選択する。即ち、木従来
例の中間中継装置では、受信信号断の時あるいは受信回
路３１の再生出力の内容の異毫゛による同期はすれの時
にも、内蔵の発振器３７か動作しτフレーム発生回路３
３が正常に働と、挿入データｄの送出が確保されるとい
う特徴がある。この従来技術の具体的な応用例としての
分献ｒ＋４ｏＭｂ／ｓ （５Ｒ［ｉＢ）光通信方式機器
の開発」 （電子通信７会Ｃ３８５−９，佐藤人志他）
が挙げられる。
合した形態に変換して出力端すより送出する以上は、伝
送信号としてフレーム構 造を宵する低位ＰＣＭ信号２系統を同期多重した信号を
伝送路信号とした場合の従来例であるが、次にフレーム
構造ををするＰＣＭ信号１系統そのものを伝送路信号と
し、中間中継装置内においてフレーム発生回路と、受信
信号ＩＡ常峙に動作する発振器をイｆする場合の従来例
を第３図に示す。図中、伝送路より入力端ａにＰＣＭ信
号が入力され、受信回路３１において、識別再生された
ＰＣＭ信号か（Ｈ）られる。この出力は既にフレーム構
造を何するＰＣＭ信号であるために、そのまま同期回路
３２の入力となり、ここでフレーム同期がとられ、オー
バーヘッドビットデータのうちの一部が分離データ（・
とじて外部へ分離される。フレーム発生回路３３ては分
離データＣ以外の同期回路３２からの出力データに１及
び外部からの挿入データｄが新たに生成されたフレーム
構造の中に取り込まれ、送信回路３４を介して出力端す
から伝送路に送出されて行く。フレーム発生回路３３の
基本タイミングおして、通常は受信回路３１において受
信信号から抽出されたりｏ ツク信号が選択回路３Ｂを
介して用いられるが、受信回路３１で検出される受信信
号断情報ｆ１ヌは同期回路３２で検出される同期はずれ
情報ｇにより制御回路３５の出力りが反転し、選択回路
３Ｇが、発振器３７の出力ｉを選択する。即ち、木従来
例の中間中継装置では、受信信号断の時あるいは受信回
路３１の再生出力の内容の異毫゛による同期はすれの時
にも、内蔵の発振器３７か動作しτフレーム発生回路３
３が正常に働と、挿入データｄの送出が確保されるとい
う特徴がある。この従来技術の具体的な応用例としての
分献ｒ＋４ｏＭｂ／ｓ （５Ｒ［ｉＢ）光通信方式機器
の開発」 （電子通信７会Ｃ３８５−９，佐藤人志他）
が挙げられる。
発明が解決しようとする問題点
しかしながら、上述の第２図に示した第一の従来例の中
間中継装置では、フレーム発生回路及び発振器を持たな
いため、受信信号断の時や同期はずれの時には、挿入デ
ータｄの送出も停止してしまうという欠点を有する。
間中継装置では、フレーム発生回路及び発振器を持たな
いため、受信信号断の時や同期はずれの時には、挿入デ
ータｄの送出も停止してしまうという欠点を有する。
また、第３図に示した第二の従来例の中間中継装置は、
フレーム構造を打する低位ＰＣＭ信号複数を同期多重し
て生成された、ＰＣＭ多重信号を伝送路信号として用い
る場合には、低位ＰＣＭ信号に分解するための分離回路
かないために、明らかに、動作しない。
フレーム構造を打する低位ＰＣＭ信号複数を同期多重し
て生成された、ＰＣＭ多重信号を伝送路信号として用い
る場合には、低位ＰＣＭ信号に分解するための分離回路
かないために、明らかに、動作しない。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、上記二つの従来技術の欠点を除
去し、同期多重されたＰＣＭ多重信号を伝送路信号とす
る場合にも、オーバーヘッドビットデータ挿入動作を確
実とし、かつ、オーバーへノドビットデータの加工を行
わない低位ＰＣＭ信号の中継伝送にも悪影響を与えない
極めて高品質の新規な中間中継装置を提供することにあ
′る・ 問題点を解決するための手段 上記目的を達成する為に、本発明のＰＣＭ中間中継装Ｆ
ｔは、フレームを構成したＰＣＭパルス列を一系統針と
する低位のＰＣＭ信号を複数個同期多重して生成された
ＰＣＭ多重信号を伝送路信号とするＰＣＭ通借方式の中
間中継装置において、受信再生したＰＣＭ多重信号を直
列並列変換して元の複数個の低位ＰＣＭ信号に分離する
分離回路及び分離された低位ＰＣＭ信号のうち任意の一
系統の低位ＰＣＭ信号のみを選択する第一の選択回路、
及び前記分離回路の出力のうち一系統を除くすべての低
位ＰＣＭ信号を選択する第二の選択回路、及び前記第一
の選択回路により選択された一系統の低位ＰＣＭ信号を
入力としてフレーム同期をとり、フレームに組込まれた
オーバーへ、トビノド中の一部のデータを外部へ取り出
す同期回路及び低位ＰＣＭ信号のフレームと同一構造の
フレーム信号を発生し、かつ外部からのデータをオーバ
ーへ、トビ、トの一部として挿入する機能をもつフレー
ム発生回路、及び該フレーム発生回路の基本タイミング
を与えるための発振器、及び受信信号より抽出したタイ
ミング信号と前記発振器からの出力とを選択して前記フ
レーム発生回路に与えるための第三の選択回路、及びフ
レーム発生回路からの低位ＰＣＭ信号と前記第二の選択
回路において選択された低位ＰＣＭ信号とを並列直列変
換する多重回路、及び受信入力断を示す信号と前記同期
回路における同期はずれを示す信号とから第一、第二、
第三の選択回路を制御する制御回路を具備して構成され
る。
従って本発明の目的は、上記二つの従来技術の欠点を除
去し、同期多重されたＰＣＭ多重信号を伝送路信号とす
る場合にも、オーバーヘッドビットデータ挿入動作を確
実とし、かつ、オーバーへノドビットデータの加工を行
わない低位ＰＣＭ信号の中継伝送にも悪影響を与えない
極めて高品質の新規な中間中継装置を提供することにあ
′る・ 問題点を解決するための手段 上記目的を達成する為に、本発明のＰＣＭ中間中継装Ｆ
ｔは、フレームを構成したＰＣＭパルス列を一系統針と
する低位のＰＣＭ信号を複数個同期多重して生成された
ＰＣＭ多重信号を伝送路信号とするＰＣＭ通借方式の中
間中継装置において、受信再生したＰＣＭ多重信号を直
列並列変換して元の複数個の低位ＰＣＭ信号に分離する
分離回路及び分離された低位ＰＣＭ信号のうち任意の一
系統の低位ＰＣＭ信号のみを選択する第一の選択回路、
及び前記分離回路の出力のうち一系統を除くすべての低
位ＰＣＭ信号を選択する第二の選択回路、及び前記第一
の選択回路により選択された一系統の低位ＰＣＭ信号を
入力としてフレーム同期をとり、フレームに組込まれた
オーバーへ、トビノド中の一部のデータを外部へ取り出
す同期回路及び低位ＰＣＭ信号のフレームと同一構造の
フレーム信号を発生し、かつ外部からのデータをオーバ
ーへ、トビ、トの一部として挿入する機能をもつフレー
ム発生回路、及び該フレーム発生回路の基本タイミング
を与えるための発振器、及び受信信号より抽出したタイ
ミング信号と前記発振器からの出力とを選択して前記フ
レーム発生回路に与えるための第三の選択回路、及びフ
レーム発生回路からの低位ＰＣＭ信号と前記第二の選択
回路において選択された低位ＰＣＭ信号とを並列直列変
換する多重回路、及び受信入力断を示す信号と前記同期
回路における同期はずれを示す信号とから第一、第二、
第三の選択回路を制御する制御回路を具備して構成され
る。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明に係るＰＣＭ中間中継装置の一実施例を
示すブロック構成図である。本実施例では、第２図に示
した従来例と同様に、フレーム構造を仔する低位ＰＣＭ
信号２系統を同期多重したＰＣＭ多重信号を伝送路信号
とする場合を示す。
示すブロック構成図である。本実施例では、第２図に示
した従来例と同様に、フレーム構造を仔する低位ＰＣＭ
信号２系統を同期多重したＰＣＭ多重信号を伝送路信号
とする場合を示す。
入力端ａに伝送路を伝搬する間に減衰と波形歪を受けた
ＰＣＭ多重信号が入力され、受信回路１にて識別再生さ
れる。この出力は、分離回路２にて直列並列変換され、
フレーム構造を有する低位ＰＣＭ信号２系統に分離され
たのち、選択回路８及び選択回路９に入力される。選択
回路９の選択出力は同期回路４に送られ、ここでフレー
ム同期がとられると同時にオーバーヘッドビットデータ
の一部が分離データＣとして外部に取り出される。
ＰＣＭ多重信号が入力され、受信回路１にて識別再生さ
れる。この出力は、分離回路２にて直列並列変換され、
フレーム構造を有する低位ＰＣＭ信号２系統に分離され
たのち、選択回路８及び選択回路９に入力される。選択
回路９の選択出力は同期回路４に送られ、ここでフレー
ム同期がとられると同時にオーバーヘッドビットデータ
の一部が分離データＣとして外部に取り出される。
さらにフレーム発生回路５は、タイミング信号ｌにより
定められるタイミングに従って新たにフレーム構造を生
成し、外部からの挿入データｄをオーバーへ、トビ、ト
の一部に取り込み、かつ同期回路４から出力される分離
データＣ以外のデータのすへてをフレーム構造内のデー
タとして出力する機能を仔する。多重回路６では、選択
回路８を経由して低位ＰＣＭ信号の１系統及びフレーム
発生回路５で生成された新たな低位ＰＣＭ信号（４が入
力され、並列直列変換により同期多重されたＰＣＭ多重
信号が生成される。このＰＣＭ多重信号は送信回路７を
介して出力端すから伝送路に出力されてい（。
定められるタイミングに従って新たにフレーム構造を生
成し、外部からの挿入データｄをオーバーへ、トビ、ト
の一部に取り込み、かつ同期回路４から出力される分離
データＣ以外のデータのすへてをフレーム構造内のデー
タとして出力する機能を仔する。多重回路６では、選択
回路８を経由して低位ＰＣＭ信号の１系統及びフレーム
発生回路５で生成された新たな低位ＰＣＭ信号（４が入
力され、並列直列変換により同期多重されたＰＣＭ多重
信号が生成される。このＰＣＭ多重信号は送信回路７を
介して出力端すから伝送路に出力されてい（。
また参照数字１０は発振器３の出力にと受信回路１から
のタイミング出力ｊを切替えてフレーム発生回路５用の
タイミング信号を選択出力する選択回路であり、参照数
字１１は受信信号断情報ｉと同期はすれ情報ｅをもとに
、選択回路８，９．１０、の状態を制御する制御回路で
ある。受信信号に異状がない時には、同期回路４へ入力
される低位ＰＣＭ信号には、あらかしめ設定されたオー
ツく一ヘッドビット内の系統確認ビン）を同期回路４内
で照合することにより、２系統のうち１系統が選択回路
９において選択される。これとは別系統の低位ＰＣＭ信
号が選択回路８において選択されて仁ツ■Ｄとなる。こ
れらの制御は同期回路４にて検出する系統確認情報ｐを
もとに制御回路１１が行う。
のタイミング出力ｊを切替えてフレーム発生回路５用の
タイミング信号を選択出力する選択回路であり、参照数
字１１は受信信号断情報ｉと同期はすれ情報ｅをもとに
、選択回路８，９．１０、の状態を制御する制御回路で
ある。受信信号に異状がない時には、同期回路４へ入力
される低位ＰＣＭ信号には、あらかしめ設定されたオー
ツく一ヘッドビット内の系統確認ビン）を同期回路４内
で照合することにより、２系統のうち１系統が選択回路
９において選択される。これとは別系統の低位ＰＣＭ信
号が選択回路８において選択されて仁ツ■Ｄとなる。こ
れらの制御は同期回路４にて検出する系統確認情報ｐを
もとに制御回路１１が行う。
通常は、選択回路１０は信号Ｊのタイミング信号を選択
しており、受信信号とフレーム発生回路５の出力信号と
は同期している。
しており、受信信号とフレーム発生回路５の出力信号と
は同期している。
次に、受信信号異常時の各選択回路の制御方法を説明す
る。受信信号断の時には、受信回路１がら出力されるタ
イミング信号ｊも断となるが普通であるために、選択回
路１０は発振器３の出力ｋを選択し、このタイミ゛／グ
によりフレーム発生回路。
る。受信信号断の時には、受信回路１がら出力されるタ
イミング信号ｊも断となるが普通であるために、選択回
路１０は発振器３の出力ｋを選択し、このタイミ゛／グ
によりフレーム発生回路。
５が動作して、挿入データｄの送出を確保する。
また、同期はすれとなった場合には、信号ｍ側の低位Ｐ
ＣＭ信号のフレーム構造の状態を調べるために選択回路
９を反転させて、同期回路４にてフレーム同期がとれる
かどうかを確認し、もし同期がとれている場合には、フ
レーム発生回路５のタイミング信号ｌとして、タイミン
グ信号ｊを用い逆にフレーム同期がとれていない場合は
、タイミン信号１ａして、タイミング信号ｋを用いる。
ＣＭ信号のフレーム構造の状態を調べるために選択回路
９を反転させて、同期回路４にてフレーム同期がとれる
かどうかを確認し、もし同期がとれている場合には、フ
レーム発生回路５のタイミング信号ｌとして、タイミン
グ信号ｊを用い逆にフレーム同期がとれていない場合は
、タイミン信号１ａして、タイミング信号ｋを用いる。
即ち、低位ＰＣＭ信号２系統のうち両方について［１１
１期がとれない時には、発振器３の出力を用い挿入デー
タｄの送出を確保し、信号ｍ側の低位Ｐ ＣＭ信号の同
期がとれている場合には、受信回路１の出力するタイミ
ング信号ｊも正常であるため（こ、このタイミング信号
をフレーム発生回路５のタイミングとして用い信号ｍと
信号ｑの同期も確保する。
１期がとれない時には、発振器３の出力を用い挿入デー
タｄの送出を確保し、信号ｍ側の低位Ｐ ＣＭ信号の同
期がとれている場合には、受信回路１の出力するタイミ
ング信号ｊも正常であるため（こ、このタイミング信号
をフレーム発生回路５のタイミングとして用い信号ｍと
信号ｑの同期も確保する。
発明の詳細
な説明したように、本発明によれば、フレームを構成し
たＰＣＭパルス列を１系統分とする低位のＰＣＭ信号を
複数個同期多重して生成されたＰＣＭ多重信号を伝送路
符号とするＰＣＭ通信方式の中間中継装置において、受
信再生したＰＣＭ多重信号を元の複数個の低位のＰＣＭ
信号に分離する分離回路、及び分離された低位ＰＣＭ信
号のうちｌ系統の低位ＰＣＭ信号のみを選択する第一の
選択回路、及び前記分離回路出力のうち１系統を除くす
べての低位ＰＣＭ信号を選択する第二の選択回路、及び
第一の選択回路により選択された１系統の低位ＰＣＭ信
号を入力としてフレーム同ｔｉｌｌをとり、フレームに
組み込まれたオーバーヘッドビット中の一部のデータを
外部へ取り出す同期Ｔ１１１路、及び低位ＰＣＭ信号の
フレーム信号を発生しかつ外部からのデータをオーバー
へ、トビノドの一部として挿入する機能をもつフレーム
発生回路、伎びフレーム発生回路の基本タイミングを与
えもための発振器、及び受信信号より抽出１．たりｆミ
・グ（、−チと発振器出力とを選択１．てフレーム発１
１−回路にｌ−ｊえもｔ−めの第三の選択回路、及び］
し−１・発ｊ１−回路か・″）の低位ＰＣＭ信号と前記
第二の選択回路から）１１力さねる低位ＰＣＭ信号とを
同期多重する多重回路、支び受信入力断を示す信号と同
期はずれを示す信号とから、第一、第一、第三の選択回
路を制御する制御回路を配することにより、同期多重さ
れたＰＣＭ信号を伝送路信号とすることがでと、受信信
号の異常時にも、外部からオーバーヘッドビット中に挿
入するデータの送出を確保することがでと、かつオーバ
ーへノドビットデータの分離１や、（を＃−ｉ’なわな
い低位ＰＣＭ信号の同期状態をも選択回路と同期回路に
より調へることかでと、フレーム発生回路のタイミング
信号の選択を効率よく行うことができるという効宋が得
られる。
たＰＣＭパルス列を１系統分とする低位のＰＣＭ信号を
複数個同期多重して生成されたＰＣＭ多重信号を伝送路
符号とするＰＣＭ通信方式の中間中継装置において、受
信再生したＰＣＭ多重信号を元の複数個の低位のＰＣＭ
信号に分離する分離回路、及び分離された低位ＰＣＭ信
号のうちｌ系統の低位ＰＣＭ信号のみを選択する第一の
選択回路、及び前記分離回路出力のうち１系統を除くす
べての低位ＰＣＭ信号を選択する第二の選択回路、及び
第一の選択回路により選択された１系統の低位ＰＣＭ信
号を入力としてフレーム同ｔｉｌｌをとり、フレームに
組み込まれたオーバーヘッドビット中の一部のデータを
外部へ取り出す同期Ｔ１１１路、及び低位ＰＣＭ信号の
フレーム信号を発生しかつ外部からのデータをオーバー
へ、トビノドの一部として挿入する機能をもつフレーム
発生回路、伎びフレーム発生回路の基本タイミングを与
えもための発振器、及び受信信号より抽出１．たりｆミ
・グ（、−チと発振器出力とを選択１．てフレーム発１
１−回路にｌ−ｊえもｔ−めの第三の選択回路、及び］
し−１・発ｊ１−回路か・″）の低位ＰＣＭ信号と前記
第二の選択回路から）１１力さねる低位ＰＣＭ信号とを
同期多重する多重回路、支び受信入力断を示す信号と同
期はずれを示す信号とから、第一、第一、第三の選択回
路を制御する制御回路を配することにより、同期多重さ
れたＰＣＭ信号を伝送路信号とすることがでと、受信信
号の異常時にも、外部からオーバーヘッドビット中に挿
入するデータの送出を確保することがでと、かつオーバ
ーへノドビットデータの分離１や、（を＃−ｉ’なわな
い低位ＰＣＭ信号の同期状態をも選択回路と同期回路に
より調へることかでと、フレーム発生回路のタイミング
信号の選択を効率よく行うことができるという効宋が得
られる。
第１図は本発明に係るＰＣＭ中間中継装置の一実施例を
示すブロック構成図、第２図及び第３図は従来技術のＰ
ＣＭ中間中継装置の第一の従来例及び第二の従来例を示
すブクブク図である。、ａ、、７受信信号入力端、ｂｏ
、８送信（５号出力端、Ｃ０１８分離データ、ｄｏｌ、
挿入データ１．２１．３＋、 、 、受信回路、２．２
２． 、 、分、１！回路、８．９．１Ｏ１２３，３ｆ
ｉ、 、 、選択回路、４．２４３２、 、 、同期回
路、５．３３． 、 、 フレーム発生回路、６．２５
． 、 、多重回路、７．２６．３４． 、 、送信回
路、３．３７． 、 、発振器、１１．３５． 、 、
制御回路
示すブロック構成図、第２図及び第３図は従来技術のＰ
ＣＭ中間中継装置の第一の従来例及び第二の従来例を示
すブクブク図である。、ａ、、７受信信号入力端、ｂｏ
、８送信（５号出力端、Ｃ０１８分離データ、ｄｏｌ、
挿入データ１．２１．３＋、 、 、受信回路、２．２
２． 、 、分、１！回路、８．９．１Ｏ１２３，３ｆ
ｉ、 、 、選択回路、４．２４３２、 、 、同期回
路、５．３３． 、 、 フレーム発生回路、６．２５
． 、 、多重回路、７．２６．３４． 、 、送信回
路、３．３７． 、 、発振器、１１．３５． 、 、
制御回路
Claims (1)
- フレームを構成したＰＣＭパルス列を１系統分とする低
位のＰＣＭ信号を複数個同期多重して生成されたＰＣＭ
多重信号を伝送路信号とするＰＣＭ通信方式の中間中継
装置において、受信再生したＰＣＭ多重信号を直列並列
変換して元の複数個の低位ＰＣＭ信号に分離する分離回
路と、該分離回路により分離された低位ＰＣＭ信号のう
ち任意の１系統の低位ＰＣＭ信号のみを選択する第一の
選択回路と、前記分離回路の出力のうち１系統を除くす
べての低位ＰＣＭ信号を選択する第二の選択回路と、前
記第一の選択回路により選択された１系統の低位ＰＣＭ
信号を入力としてフレーム同期をとりフレームに組み込
まれたオーバーヘッドビット中の一部のデータを外部へ
取り出す同期回路と、低位ＰＣＭ信号のフレームと同一
構造のフレーム信号を発生しかつ外部からのデータをオ
ーバーヘッドビットの一部として挿入する機能をもつフ
レーム発生回路と、該フレーム発生回路の基本タイミン
グを与えるための発振器と、受信信号より抽出したタイ
ミング信号と前記発振器からの出力とを選択して前記フ
レーム発生回路に与えるための第三の選択回路と、前記
フレーム発生回路からの低位ＰＣＭ信号と前記第二の選
択回路において選択された低位ＰＣＭ信号とを並列直列
変換する多重回路と、受信入力断を示す信号と前記同期
回路における同期はずれを示す信号とから前記第一、第
二、第三の選択回路を制御する制御回路とを有すること
を特徴とするＰＣＭ中間中継装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25175885A JPS62111541A (ja) | 1985-11-09 | 1985-11-09 | Ｐｃｍ中間中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25175885A JPS62111541A (ja) | 1985-11-09 | 1985-11-09 | Ｐｃｍ中間中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111541A true JPS62111541A (ja) | 1987-05-22 |
| JPH0521454B2 JPH0521454B2 (ja) | 1993-03-24 |
Family
ID=17227485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25175885A Granted JPS62111541A (ja) | 1985-11-09 | 1985-11-09 | Ｐｃｍ中間中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111541A (ja) |
-
1985
- 1985-11-09 JP JP25175885A patent/JPS62111541A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521454B2 (ja) | 1993-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559411B2 (ja) | デジタル伝送システム | |
| JPS61135243A (ja) | 多重伝送方法 | |
| JPS6124338A (ja) | 多方向多重通信方式 | |
| JP2934109B2 (ja) | 二重化光伝送システムの制御装置及び制御方法 | |
| JP3520408B2 (ja) | マルチレート伝送システムにおけるフレーム同期方法及びこれに用いる送信装置，送受信装置 | |
| JPS62111541A (ja) | Ｐｃｍ中間中継装置 | |
| JP2000183861A (ja) | データ伝送方法及び装置 | |
| JPH0520011B2 (ja) | ||
| JPH0832566A (ja) | クロック供給回路 | |
| JP2751672B2 (ja) | ディジタル無線伝送システム | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JPS62286332A (ja) | デジタル信号分岐插入装置 | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| JPH02206243A (ja) | 時分割多重伝送方式 | |
| JPS63209337A (ja) | 中継装置 | |
| JPH022775A (ja) | システム諸元の設定方式 | |
| JP2002118528A (ja) | 通信情報伝送方式 | |
| KR19990056080A (ko) | 임의의 전송속도를 갖는 신호의 다중화 전송 및 복원장치 | |
| JPH0744554B2 (ja) | ル−プ式デ−タ伝送装置 | |
| JPH08331090A (ja) | パス監視方式 | |
| JPH0440138A (ja) | リング型ｌａｎ | |
| JPH0282851A (ja) | シリアル回線インタフェースにおけるループバック方式 | |
| JPH0440132A (ja) | リング型ｌａｎ | |
| JPH02135946A (ja) | 光海底中継システムの端局情報伝送方式 | |
| JPH1174856A (ja) | データ転送システム |