JPH0282851A - シリアル回線インタフェースにおけるループバック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 コンピュータシステム等により構成される局の間を、シ
リアルのディジタル回線で接続するためのシリアル回線
インタフェースにおいて、自局からの送信データを自局
内にループバックするためのループバック方式に関し、 自局のループバック動作時に、対局に対して自局のルー
プバック状態を識別させることを可能とすると共に、対
局によるシリアル回線の同期維持を可能とすることを目
的とし、 局間をシリアル回線で接続し、各局内に自局内ディジタ
ルデータとシリアル回線上の時分割ディジタルデータと
の相互変換を行うインタフェース手段を有するシリアル
回線インタフェースにおいて、各局内に、通常動作時に
対局からシリアル回線を介して入力するシリアル受信デ
ータをインタフェース手段を介して自局内受信データと
して自局内に取り込み、ループバック動作時にインタフ
ェース手段を介して出力される自局内送信データを折り
返しインタフェース手段を介して自局内受信データとし
て自局内に取り込むループバック手段と、通常動作時に
インタフェース手段を介して出力される自局内送信デー
タをシリアル送信データとしてシリアル回線を介して対
局に出力し、ループバック動作時に自局のループバック
状態を示す識別データに同期ビットを付加してシリアル
送信データとしてシリアル回線を介して対局に出力する
同期ビット付識別データ送出手段とを有するように構成
する。

〔産業上の利用分野〕

本発明は、コンピュータシステム等により構成される局
の間を、シリアルのディジタル回線で接続するためのシ
リアル回線インタフェースにおいて、自局からの送信デ
ータを自局内にループバックするためのループバック方
式に関する。

〔従来の技術〕

ディジタル伝送回線は、複数のコンピュータシステム間
を結んだり、遠隔地同土間で各種通信データを伝送する
のに多用されており、この場合の伝送方式として、ディ
ジタルデータを伝送路上で時分割多重化させ、例えば数
ｋｂｉｔｓ／ｓｅｅ〜数１００Ｍｂｉｔｓ／ｓｅｃの伝
送速度でシリアルデータとして伝送する方式が一般的に
よく用いられる。ここで、上記伝送路であるシリアル回
線の両端の局は、各局内のディジタルデータとシリアル
回線上のシリアルデータとを相互に変換するインタフェ
ース部が必要である。特に、局としてコンピュータシス
テムであるような場合が多いため、このような場合はイ
ンタフェース部はパラレル／シリアル変換機能が必要と
なる。

第４図（ａ）に、上記動作を行うための通常時のデータ
通信方式を示す。

同図において、自局１と対局２とが双方向のシリアル回
線３で接続されているとする。ここで、自局１を中心に
考えると（対局２も同じ構成である）、自局ｌ内にイン
タフェース部４を有し、自局１内から出力されるパラレ
ル送信データ５はインタフェース部４においてシリアル
送信データフに変換されて、シリアル回線３を介して対
局２に送出される。逆に、対局２からシリアル回線３を
介して伝送されてくるシリアル受信データ８は、自局１
内のインタフェース部４でパラレル受信データ６に変換
されて自局ｌ内に取り込まれる。

上記第４図（ａ）のようなシステムでは、運用時におい
て自局１内の特には図示しない送受信回路又においてシ
リアル回線３の試験を定期的に行う必要が生じるが、こ
のような試験を行うために一般にループバックと呼ばれ
る試験用の動作が実行される。

第４図（ロ）に、上記ループバック時の第１の動作状態
であるループ＃１状態を示す。この状態は、例えば対局
２がシリアル回線３の試験を行えるようにするために、
自局１内で形成される接続状態である。すなわち、同図
に示すように自局１内のインタフェース部４内において
、シリアル回線３から受信するシリアル受信データ８を
破線９に示すようにシリアル回線３の送信側に折り返し
、シリアル送信データ７として再びシリアル回線３に送
出する。従って対局２では、シリアル回線３から送出し
た自局１に対するシリアル受信データ８を、シリアル回
線３を介して自局１からのシリアル送信データ７として
正常に受信できるか否かを監視することにより、シリア
ル回線３の試験を行える。

次に第４図（Ｃ）に、前記ループバック時の第２の動作
状態であるループ＃２状態を示す。この状態は、自局１
内の送受信回路が正常に働くか否かの試験を行えるよう
にするために、自局１内で形成される接続状態である。

すなわち、同図に示すように自局ｌ内のインタフェース
部４内において、自局１内から出力されるパラレル送信
データ５を破線１０に示すように自局１内に折り返し、
パラレル受信データ６として自局１に受信させる。従っ
て自局１では、パラレル送信データ５として送出したデ
ータを、パラレル受信データ６として正常に受信できる
か否かを監視することにより、自局１内の送受信回路の
試験を行うことができる。

ここで、第４図（Ｃ）のループ＃２状態に注目し、これ
を実現する具体的な従来例を第５図に示す。

まず、第５図（ａ）は、ループ＃２状態を実現するため
の第１の従来例のループバック方式の説明図である。す
なわち、自局ｌ内のインタフェース部４内において、自
局１内から出力されるパラレル送信データ５を破線１１
（第４図（Ｃ）の破線１０に対応）に示すように自局１
内に折り返し、パラレル受信データ６として自局１に受
信させると共に、破線１２に示すようにシリアル送信デ
ータ７としてシリアル回線３から対局２に送出するよう
にしている。

これに対して、第５図（ｂ）は、ループ＃２状態を実現
するための第２の従来例のループバック方式の説明図で
ある。すなわち、自局１内のインタフェース部４内にお
いて、自局ｌ内から出力されるパラレル送信データ５を
破線１３（第４図（Ｃ）の破線工０に対応）に示すよう
に自局ｌ内に折り返し、パラレル受信データ６として自
局１に受信させると共に、ループ＃２状態接続時°には
セレクタ１４ｐく、自局１内で生成したオール″″ｌ＃
データ１５をシリアル送信データ７としてシリアル回線
３から対局２に送出するようにしている。

ここで、シリアル回線３上を伝送される通常の時分割多
重化信号は、一般にフレームと呼ばれる一定周期単位で
複数種類のデータを時分割で伝送できるようになってい
る。そして、このフレーム周期毎にフレームビットと呼
ばれるフレーム同期をとるためのビットが挿入されてお
り、対局２ではこのフレームビットを検出することによ
り同期を保っている。従って、例えば自局ｌからシリア
ル回線３を介して対局２にシリアル送信データ７（第４
図（ａ）等参照）を伝送する場合に、回線障害等により
回線の同期がとれなくなっても、対局２がシリアル回線
３を介して入力するシリアル送信データ７から上記フレ
ームビットを検出することにより同期を再度獲得し、ど
のタイミングでどのチャネルのディジタルデータが時分
割多重されているか把握することができる。

〔発明が解決しようとする課題〕

今、第５図（ａ）の第１の従来例では、ループ＃２状態
のループバック動作時においても対局２に対して実際の
シリアル送信データ７を送出し、これを対局２が受信す
ることによりフレーム同期を保つことができる。しかし
、対局２は、シリアル回線３から入力するシリアル送信
データ７が、現在自局１がループ＃２状態のループバッ
ク動作を行っている場合の試験用のデータであることを
識別することができず、通常通信時のデータとして扱っ
てしまうという問題点を有している。

一方、第５図（ハ）の第２の従来例では、ループ＃２状
態のループバック動作時においては、対局２に対して試
験中であることを示すオール゛１“データ１５をシリア
ル送信データ７として送出し、これを対局２が受信する
ことによ、り自局１が現在ループバック動作中であるこ
とを識別することができる。しかし、シリアル送信デー
タフにはもはやフレームビットが含まれていないため、
対局２はフレーム同期を維持することができなくなって
しまう。このため、自局ｌのループバック動作終了後に
、自局１から送られてくるシリアル送信データ７を受信
することができないという問題点を有している。

本発明は、自局のループバック動作時に、対局に対して
自局のループバック状態を識別させることを可能とする
と共に、対局によるシリアル回線の同期維持を可能とす
ることを目的とする。

〔課題を解決するための手段〕

第１図は、本発明のブロック図である。

まず、本発明は、画数のコンピュータシステム等の局の
間をシリアル回線で接続したシステムを前提とし、第１
図に示すように各局１６内に自局内ディジタルデータ２
１．２２（後述する）とシリアル回線２０上の時分割デ
ィジタルデータ２３．２４との相互変換を行うインタフ
ェース手段１７を有する。同手段は、例えば自局内ディ
ジタルデータ２１．２２であるパラレルデータと時分割
ディジタルデータ２３．２４であるシステムデータとの
相互変換を行うパラレル／シリアル変換回路を内蔵する
。

そして、更に本発明では各局１６内に、ループバック手
段１８及び同期ビット付識別データ送出手段１９を有す
る。

第１図において、ループバック手段１８は、通常動作時
には特には図示しない対局からシリアル回線２０を介し
て入力するシリアル受信データ２４をインタフェース手
段１７を介して自局内受信データ２２として自局内に取
り込む。また、ループバック動作時にはインタフェース
手段１７を介して出力される自局内送信データ２１を折
り返し、再びインタフェース手段１７を介して自局内受
信データ２２として自局内に取り込む。

また、同期ビット付識別データ送出手段１９は、通常動
作時にはインタフェース手段１７を介して出力される自
局内送信データ２１をシリアル送信データ２３としてシ
リアル回線２０を介して対局に出力する。また、ループ
バック動作時に自局のループバック状態を示す識別デー
タに同期ビットを付加してシリアル送信データ２３とし
てシリアル回線２０を介して対局に出力する。ここで、
識別データは例えばオール″′１＃データであり、同期
ビットは例えば一定周期毎に付加されるフレームビット
である。

〔作　　用〕

本発明では、通常動作時は、局工６内の同期ビット付識
別データ送出手段１９がインタフェース手段１７を介し
て出力される自局内送信データ２１を、そのままシリア
ル送信データ２３としてシリアル回線２０を介して対局
に出力し、また、ループバック手段１８が対局からシリ
アル回線２０を介して入力するシリアル受信データ２４
を、そのままインタフェース手段１７を介して自局内受
信データ２２として自局内に取り込む。これにより、局
１６と対局との間の通常のデータ通信が可能である。

一方、ループバック動作時は、ループバック手段１８が
インタフェース手段１７を介して出力される自局内送信
データ２１を折り返し、再びインタフェース手段１７を
介して自局内受信データ２２として自局内に取り込む。

これにより、例えば局１６では、自局内送信データ２１
として送出したデータを、自局内受信データ２２として
正常に受信できるか否かを監視することにより、自局内
の送受信回路の試験を行うことができる。

同時にループバック動作時は、同期ビット付識別データ
送出手段１９が、自局のループバック状態を示す識別デ
ータに同期ビットを付加してシリアル送信データ２３と
してシリアル回線２０を介して対局に出力する。これに
より対局においては、局１６が現在ループバック状態で
あることを識別することができ、同時にシリアル送信デ
ータ２３から同期ビットを検出することにより、ループ
バック動作時においてもシリアル回線２０の同期を保つ
ことができる。

〔実　　施　　例］ 以下、図面を参照しながら本発明の詳細な説明する。

第２図は、本発明の実施例′の構成図である。

同図は第４図（ａ）の自局１内のインタフェース部４の
部分の本実施例における詳細回路図である。

ここで、自局ｌは例えばコンピュータシステムであり、
パラレル送信データ５、パラレル受信データ６、局内送
信クロック３４、フレーム同期信号３５、識別データ３
６、ループ＃１指示信号４５、ループ＃２指示信号４６
は、自局１内の特には図示しないシステムバスを構成す
る信号群である。

また、シリアル回線３は例えば１．５Ｍｂｉ　ｔｓ／ｓ
ｅｅの伝送速度を有するＴ１回線である。

第２図において、自局１内からの例えば８ビツトのパラ
レル送信データ５は、パラレル／シリアル変換回路２５
に入力し、同回路２５で他に人力する局内送信クロック
３４及びフレーム同期信号３５に従ってシリアルの局内
送信データ３７に変換される。

局内送信データ３７は、通常動作時には、セレクタ３０
及びオア回路３３を介して回線側送信データ４０として
回線インタフェース回路２６に入力する。また、これと
同時に、局内送信クロック３４がセレクタ３１を介して
回線側送信クロック４２として回線インタフェース回路
２６に入力する。そして同回路２６において、回線側送
信データ４０は回線側送信クロック４２に従ってシリア
ル送信データフに変換され、シリアル回線３を介して対
局２（第４図参照）に送出される。

一方、回線インタフェース回路２６は、対局２からシリ
アル回＆？Ｉ３を介して入力するシリアル受信データ８
を回線側受信データ４１として受信すると共に、回線側
受信クロック４３を分離する。

回線側受信データ４１は、通常動作時には、セレクタ２
８を介して局内受信データ３日としてパラレル／シリア
ル変換回路２５に入力する。また、これと同時に、回線
側受信クロック４３がセレクタ２９を介して局内受信ク
ロック３９としてパラレル／シリアル変換回路２５に入
力する。そして同回路２５において、局内受信データ３
８は局内受信クロック３９に従って例え・ば８ビツトの
パラレル受信データ６に変換され、自局１内に取り込ま
れる。

次に、ループバック動作時におけるループ＃１状態にお
いて（前記第４図（ｂ）の説明参照）、ループ＃ｌ指示
信号４５がセレクタ３０及び３１を制御することにより
、回線インタフェース回路２６からの回線側受信データ
４１はセレクタ３０及びオア回路３３を介して回線側送
信データ４０として回線インタフェース回路２６に折り
返され、同時に、回線インタフェース回路２６からの回
線側受信クロック４３はセレクタ３１を介して回線側送
信クロック４２として回線インタフェース回路２６に折
り返される。

続いて、ループバック動作時におけるループ＃２状態に
おいて（前記第４図（Ｃ）の説明参照）、ループ＃２指
示信号４６がセレクタ２８及び２９を制御することによ
り、パラレル／シリアル変換回路２５からの局内送信デ
ータ３７はセレクタ２８を介して局内受信データ３８と
してパラレル／シリアル変換回路２５に折り返され、同
時に、局内送信クロック３４はセレクタ２９を介して局
内受信クロック３９としてパラレル／シリアル変換回路
２５に折り返される。また、この場合、識別データ３６
が論理１となり、シフトレジスタ２７の出力が論理Ｏの
場合にアンド回路３２の出力であるフレームビット付識
別データ４４が論理１となって、オア回路３３を介して
回線側送信データ４０として回線インタフェース回路２
６に入力する。

一方、自局１内からのフレーム同期信号３５は局内送信
クロック３４に同期して動作するシフトレジスタ２７に
よって所定ビット数シフトされ、そのタイミングでアン
ド回路３２によってフレームビット付識別データ４４に
フレームビットを付加する。そして、ループ＃２状態に
おいては、回線インタフェース回路２６は、セレクタ３
１を介して入力する回線側送信クロック４２に従って回
線側送信データ４０である上記フレームビット付識別デ
ータ４４をシリアル送信データフに変換して、シリアル
回線３を介して対局２（第４図参照）に送出する。

上記構成の本実施例の動作につき、以下に説明を行う。

ここで、本実施例におけるディジタルデータは、８ビツ
トを単位（以下、この単位をチャネルと呼ぶ）として、
チャネル（ＣＨ）１〜２４の２４チヤネルを１フレ一ム
単位として処理される。

まず、通常動作時の動作について第３図の動作タイミン
グチャートに従って説明する。

通常動作時には第３図に示すように（シフトレジスタ２
７については後述する）、例えば８ビツトのパラレル送
信データ５は、パラレル／シリアル変換回路２５におい
て局内送信クロック３４及びフレーム同期信号３５に従
ってビットシリアルの局内送信データ３７に変換され、
セレクタ３０及びオア回路３３を介して回線インタフェ
ース回路２６に入力する。同時に、局内送信クロック・
３４がセレクタ３１から回線側送信クロック４２として
回線インタフェース回路２６に入力し、これに基づいて
回線側送信データ４０がシリアル送信データ７としてシ
リアル回線３に送出される。なお、局内送信データ３７
であるシリアル送信データフには、第３図に示すように
、チャネル１の先頭に１ビツトのフレームビットＦが付
加される。

そして、対局２（第４図参照）では、シリアル回線３か
ら入力するシリアル送信データ７から上記フレームビッ
トＦを検出することにより同期制御を行い、どのタイミ
ングで各チャネルのデータが入力するかを識別する。

また、通常動作時に、シリアル回線３から回線インタフ
ェース回路２６に入力するシリアル受信データ８は、回
線側受信データ４１として受信され、セレクタ２８を介
して局内受信データ３８としてパラレル／シリアル変換
回路２５に入力する。

同時に、回線インタフェース回路２６で回線側受信クロ
ック４３が検出され、セレクタ２９を介して局内受信ク
ロック３９としてパラレル／シリアル変換回路２５に入
力する。そして、これに基づいて、局内受信データ３８
がパラレル受信データ６に変換され、自局ｌ内に取り込
まれる。なお、この場合の各信号の動作タイミングは、
第３図の送信側の場合と類偵するので省略する。

次に、ループバック動作時のループ＃１状態について説
明する。

ループ＃ｌ状態では、前記したようにループ＃１指示信
号４５がセレクタ３０及び３１を制御することにより、
回線インタフェース回路２６からの回線側受信データ４
１及び回線側受信クロック４３は、セレクタ３０・オア
回路３３及びセレクタ３１を介して回線側送信データ４
０及び回線側送信クロック４２として回線インタフェー
ス回路２６に折り返される。従って、シリアル回線３か
ら入力するシリアル受信データ８は、第２図のインタフ
ェース部４で折り返され、シリアル送信データ７として
再びシリアル回線３に送出される。

これにより、対局２（第４図郵）参照）では、シリアル
回線３から送出した自局１に対するシリアル受信データ
８を、シリアル回線３を介して自局ｌからのシリアル送
信データ７として正常に受信できるか否かを監視するこ
とにより、シリアル回線３の試験を行える。

続いて、本発明に直接関連するループバック動作時のル
ープ＃２状態について説明する。

ループ＃２状態では、前記したようにループ＃２指示信
号４６がセレクタ２日及び２９を制御することにより、
パラレル／シリアル変換回路２５からの局内送信データ
３７及び局内送信クロック３４は、セレクタ２８及び２
９を介して局内受信データ３８及び局内受信クロック３
９としてパラレル／シリアル変換回路２５に折り返され
る。従゛って、自局１内から出力されるパラレル送信デ
ータ５は第２図のインタフェース部４で折り返され、パ
ラレル受信データ６として再び自局１内に取り込まれる
。

これにより自局１では、パラレル送信データ５として送
出したデータを、パラレル受信データ６として正常に受
信できるか否かを監視することにより、自局１内の送受
信回路の試験を行うことができる。

また、上記動作と共にループ＃２状態においては、第３
図に示すように識別データ３６が論理１となり、シフト
レジスタ２７の出力が論理０の場合にアンド回路３２の
出力であるフレームビット付識別データ４４が論理１と
なって、オア回路３３を介して回線側送信データ４０と
して回線インタフェース回路２６に入力する。

一方、自局１内からの第３図に示すフレーム同期信号３
５は、局内送信クロック３４に同期して動作するシフト
レジスタ２７によって所定ビット数シフトされる。この
場合の所定シフトビット数は、パラレル／シリアル変換
回路２５が通常動作時に第３図の局内送信データ３７を
送出する場合にフレームビットＦを挿入するタイミング
に合うように設定される。これによりそのタイミングで
、アンド回路３２によって第３図に示すようにフレーム
ビット付識別データ４４にフレームビットＦが付加され
る。従って、フレームビット付識別データ４４は、フレ
ームビットＦの部分のみ意味があり、それ以外はオール
１１“のデータとなる。

上記フレームビット付識別データ４４は、回線インタフ
ェース回路２６においてセレクタ３１を介して入力する
回線側送信クロック４２に従ってシリアル送信データ７
に変換され、シリアル回線３を介して対局２（第４図参
照）に送出される。

以上の動作により、ループ＃２状態において対局２では
、シリアル送信データ７がフレームビット以外のタイミ
ングでオール１１＃であることより、自局１が現在ルー
プバック状態であることを識別することができ、同時に
シリアル送信データ７からフレームビットＦを検出する
ことにより、ループバック動作時においても通常動作時
と全く同様にしてシリアル回線３の同期を保つことがで
きる。

以上の実施例においては、自局１が内部でパラレルのデ
ィジタルデータを扱う場合を例に説明を行ったが、シリ
アルデータを扱う形式のシステムでも同様に本発明が適
用できる。この場合、第４図（ａ）のインタフェース部
４は、シリアル回線３と局内のシリアルバスの速度変換
を行うような回路となる。

〔発明の効果〕

本発明によれば、ループバック動作時に、同期ビット付
識別データ送出手段が、自局のループバック状態を示す
識別データに同期ビットを付加してシリアル送信データ
としてシリアル回線を介して対局に出力することにより
、対局において自局が現在ループバック状態であること
を識別することができ、対局が自局からのシリアル送信
データを受信・処理してしまうという誤動作をなくすこ
とができる。

これと同時に、対局がシリアル送信データから同期ビッ
トを検出することにより、ループバック動作時において
も通常動作時と全く同様にシリアル回線の同期を保つこ
とができ、自局と対局との間で回線断等になるのを防ぐ
ことができる。

自局内送信データ、 自局内受信データ、 シリアル送信データ、 シリアル受信データ

【図面の簡単な説明】

第１図は、本発明のブロック図、 第２図は、本実施例の構成図、 第３図は、本実施例の動作タイミングチャート図、 第４図（ａ）、伽）、（Ｃ）は、ループバック方式の説
明図、 第５図（ａ）、（ｂ）は、従来例の説明図である。 １６・・・局、 １７・・・インタフェース手段、 １８・・・ループバック手段、 １９・・・同期ビット付識別データ送出手段、２０・・
・シリアル回線、

Claims (1)

1. 【特許請求の範囲】 局間をシリアル回線（２０）で接続し、各局（１６）内
   に自局内ディジタルデータ（２１、２２）と前記シリア
   ル回線（２０）上の時分割ディジタルデータ（２３、２
   ４）との相互変換を行うインタフェース手段（１７）を
   有するシリアル回線インタフェースにおいて、前記各局
   （１６）内に、 通常動作時に対局から前記シリアル回線（２０）を介し
   て入力するシリアル受信データ（２４）を前記インタフ
   ェース手段（１７）を介して自局内受信データ（２２）
   として自局内に取り込み、ループバック動作時に前記イ
   ンタフェース手段（１７）を介して出力される自局内送
   信データ（２１）を折り返し前記インタフェース手段（
   １７）を介して自局内受信データ（２２）として自局内
   に取り込むループバック手段（１８）と、通常動作時に
   前記インタフェース手段（１７）を介して出力される前
   記自局内送信データ（２１）をシリアル送信データ（２
   ３）として前記シリアル回線（２０）を介して対局に出
   力し、ループバック動作時に自局のループバック状態を
   示す識別データに同期ビットを付加して前記シリアル送
   信データ（２３）として前記シリアル回線（２０）を介
   して対局に出力する同期ビット付識別データ送出手段（
   １９）とを有することを特徴とするループバック方式。