JPH071881B2 - 多重変換装置 - Google Patents
多重変換装置Info
- Publication number
- JPH071881B2 JPH071881B2 JP20209187A JP20209187A JPH071881B2 JP H071881 B2 JPH071881 B2 JP H071881B2 JP 20209187 A JP20209187 A JP 20209187A JP 20209187 A JP20209187 A JP 20209187A JP H071881 B2 JPH071881 B2 JP H071881B2
- Authority
- JP
- Japan
- Prior art keywords
- order group
- signal
- low
- input
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔概 要〕 低次群信号あるいは高次群信号の無入力時に、対向局に
無入力を通知しかつ対向局で同期を確保するためのAIS
信号を送出するAIS信号送出機能を有する多重変換装置
に関し、 各チャネル対応の低次群信号入出力部でスタッフ・デス
タッフ処理とともにAIS信号送出制御を可能にすること
を目的とし、 チャネル対応に設けられ、各チャネルの低次群信号をそ
れぞれスタッフおよびデスタッフするバッファメモリ手
段と、スタッフ制御およびデスタッフ制御を行なうスタ
ッフ・デスタッフ制御手段と、各低次群信号と高次群信
号との間の多重・分離を行なう多重分離手段とを備えた
多重変換装置において、信号無入力時に対向局に送出さ
れるAIS信号の周波数制御を行なう発振器と、信号無入
力時にこの発振器の出力クロックに応じてAIS信号をバ
ッファメモリ手段に書き込ませるAIS信号送出制御手段
と備える構成である。
無入力を通知しかつ対向局で同期を確保するためのAIS
信号を送出するAIS信号送出機能を有する多重変換装置
に関し、 各チャネル対応の低次群信号入出力部でスタッフ・デス
タッフ処理とともにAIS信号送出制御を可能にすること
を目的とし、 チャネル対応に設けられ、各チャネルの低次群信号をそ
れぞれスタッフおよびデスタッフするバッファメモリ手
段と、スタッフ制御およびデスタッフ制御を行なうスタ
ッフ・デスタッフ制御手段と、各低次群信号と高次群信
号との間の多重・分離を行なう多重分離手段とを備えた
多重変換装置において、信号無入力時に対向局に送出さ
れるAIS信号の周波数制御を行なう発振器と、信号無入
力時にこの発振器の出力クロックに応じてAIS信号をバ
ッファメモリ手段に書き込ませるAIS信号送出制御手段
と備える構成である。
本発明は、ディジタル伝送システムにおける多重化信号
相互間の多重変換処理を行なう多重変換装置に関する。
相互間の多重変換処理を行なう多重変換装置に関する。
特に、低次群信号あるいは高次群信号の無入力時に、対
向局に無入力を通知しかつ対向局で同期を確保するため
のAIS信号を送出するAIS信号送出機能を有する多重変換
装置に関する。
向局に無入力を通知しかつ対向局で同期を確保するため
のAIS信号を送出するAIS信号送出機能を有する多重変換
装置に関する。
多重変換装置は、PCMハイアラーキの１次群から５次群
にわたる多重化信号相互間の多重変換を行なう装置であ
る。
にわたる多重化信号相互間の多重変換を行なう装置であ
る。
スタッフ同期化による多重変換装置の送信部では、低次
群信号をバッファメモリ（エラースティックメモリ）に
書き込み、スタッフ制御したクロックで読み出すことに
より、スタッフパルスが挿入された同期化低次群信号を
得て、ビット単位に時分割多重化し、フレーム同期、ス
タッフ指定パルスなどを挿入し、スクランブルして高次
群信号に変換している。
群信号をバッファメモリ（エラースティックメモリ）に
書き込み、スタッフ制御したクロックで読み出すことに
より、スタッフパルスが挿入された同期化低次群信号を
得て、ビット単位に時分割多重化し、フレーム同期、ス
タッフ指定パルスなどを挿入し、スクランブルして高次
群信号に変換している。
このスタッフ同期化は、周波数が非同期である各低次群
信号を多重化するにあたり、あらかじめ高次群信号のク
ロック周波数に同期化させる方式である。すなわち、低
次群信号を一旦バッファメモリ（エラースティックメモ
リ）に書き込み、どの低次群信号よりもわずかに周波数
の高いクロックで読み出すときに、バッファメモリの書
込み・読出し位相差が接近した場合に冗長なパルス（ス
タッフパルス）を低次群信号列中のあらかじめ決められ
た位置に挿入付加して同期をとる方式である。
信号を多重化するにあたり、あらかじめ高次群信号のク
ロック周波数に同期化させる方式である。すなわち、低
次群信号を一旦バッファメモリ（エラースティックメモ
リ）に書き込み、どの低次群信号よりもわずかに周波数
の高いクロックで読み出すときに、バッファメモリの書
込み・読出し位相差が接近した場合に冗長なパルス（ス
タッフパルス）を低次群信号列中のあらかじめ決められ
た位置に挿入付加して同期をとる方式である。
また、受信部では送信部のほぼ逆の操作で、多重分離、
スタッフパルス除去（デスタッフ）、クロック平滑化に
より低次群信号に変換している。
スタッフパルス除去（デスタッフ）、クロック平滑化に
より低次群信号に変換している。
このような多重変換装置では、例えば低次群信号が入力
断になり無入力状態になったときに、対向局にオール
「０」の信号が送出され、対向局の下位群につながる装
置では同期はずれを起こしてアラームが発生するので、
例えばオール「１」のAIS信号（アラーム抑止信号）を
送出してアラームの発生を抑制するとともに入力断を通
知する方式がとられている。
断になり無入力状態になったときに、対向局にオール
「０」の信号が送出され、対向局の下位群につながる装
置では同期はずれを起こしてアラームが発生するので、
例えばオール「１」のAIS信号（アラーム抑止信号）を
送出してアラームの発生を抑制するとともに入力断を通
知する方式がとられている。
このAIS信号は、入力信号がないのであらかじめ設定さ
れている周波数で、メモリの出力が例えばオール「１」
に変換されて送出されるものである。
れている周波数で、メモリの出力が例えばオール「１」
に変換されて送出されるものである。
第５図は、従来の多重変換装置送信部のAIS信号送出の
ための構成を示すブロック図である。
ための構成を示すブロック図である。
図において、各チャネル対応の低次群信号入力部（＃１
〜＃４）510１〜４は、それぞれバイポーラ・ユニポー
ラ変換器（Ｂ・Ｕ）511、バッファメモリ512、位相比較
器513、入力断検出器514およびAIS変換器515により構成
され、各チャネル共通の多重化処理部520は、高次群発
振器521、クロック分配器523、固定スタッフ率制御回路
524、スタッフ制御回路525、セレクタ526および読出し
クロック発生器527、多重化ゲート528と、ユニポーラ・
バイポーラ変換器（Ｕ・Ｂ）529その他により構成され
る。
〜＃４）510１〜４は、それぞれバイポーラ・ユニポー
ラ変換器（Ｂ・Ｕ）511、バッファメモリ512、位相比較
器513、入力断検出器514およびAIS変換器515により構成
され、各チャネル共通の多重化処理部520は、高次群発
振器521、クロック分配器523、固定スタッフ率制御回路
524、スタッフ制御回路525、セレクタ526および読出し
クロック発生器527、多重化ゲート528と、ユニポーラ・
バイポーラ変換器（Ｕ・Ｂ）529その他により構成され
る。
通常、各チャネル対応の低次群信号入力部510では、低
次群信号ａはバイポーラ・ユニポーラ変換器511を介し
てバッファメモリ512に入力され、書込みクロックｂに
応じて低次群データｃがバッファメモリ512に書き込ま
れている。
次群信号ａはバイポーラ・ユニポーラ変換器511を介し
てバッファメモリ512に入力され、書込みクロックｂに
応じて低次群データｃがバッファメモリ512に書き込ま
れている。
一方、多重化処理部520において高次群発振器521の出力
は、クロック分配器523を介して各チャネル対応に分配
され、さらに読出しクロック発生器527を介して各チャ
ネル対応のバッファメモリ512に読出しクロックｄとし
て送出される。
は、クロック分配器523を介して各チャネル対応に分配
され、さらに読出しクロック発生器527を介して各チャ
ネル対応のバッファメモリ512に読出しクロックｄとし
て送出される。
各チャネル対応の位相比較器513では、書込みクロック
ｂと読出しクロックｄとの位相比較が行なわれ、位相差
が接近したときにスタッフ要求信号ｅがスタッフ制御回
路525に送出され、そのスタッフ制御信号出力はセレク
タ526を介して読出しクロック発生器527に送出され、読
出しクロックｄはスタッフ制御（１ビットだけ読出しク
ロックが阻止）されて送出される構成である。
ｂと読出しクロックｄとの位相比較が行なわれ、位相差
が接近したときにスタッフ要求信号ｅがスタッフ制御回
路525に送出され、そのスタッフ制御信号出力はセレク
タ526を介して読出しクロック発生器527に送出され、読
出しクロックｄはスタッフ制御（１ビットだけ読出しク
ロックが阻止）されて送出される構成である。
したがって、各チャネル対応のバッファメモリ512から
読み出される同期化低次群データｆは、各チャネル対応
の読出しクロックｄでゲート動作している多重化ゲート
528において多重化データｇに変換される。この多重化
データｇは、所定の処理が加えられ、ユニポーラ・バイ
ポーラ変換器529を介して高次群信号ｈとして送出され
る。
読み出される同期化低次群データｆは、各チャネル対応
の読出しクロックｄでゲート動作している多重化ゲート
528において多重化データｇに変換される。この多重化
データｇは、所定の処理が加えられ、ユニポーラ・バイ
ポーラ変換器529を介して高次群信号ｈとして送出され
る。
このような通常の動作に対して、低次群信号ａが入力断
になったときには、上述したようにAIS信号を送出する
ための処理が行なわれる。
になったときには、上述したようにAIS信号を送出する
ための処理が行なわれる。
第６図は、従来のAIS信号送出動作を説明するフローチ
ャートである。
ャートである。
第５図および第６図において、低次群信号ａの入力断が
入力断検出器514で検出された場合には、入力断検出信
号ｉが多重化処理部520のセレクタ526に送出される。多
重化処理部520の固定スタッフ率制御回路524では、シス
テム固定のスタッフ率に応じたスタッフ制御信号が生成
されており、対応の入力断検出信号ｉに応じてセレクタ
526は、固定スタッフ率制御回路524のスタッフ制御信号
出力を選択して読出しクロック発生器527に送出する。
読出しクロック発生器527では、この固定スタッフ率で
スタッフ制御された読出しクロックｄを該当チャネルの
バッファメモリ512に送出する。
入力断検出器514で検出された場合には、入力断検出信
号ｉが多重化処理部520のセレクタ526に送出される。多
重化処理部520の固定スタッフ率制御回路524では、シス
テム固定のスタッフ率に応じたスタッフ制御信号が生成
されており、対応の入力断検出信号ｉに応じてセレクタ
526は、固定スタッフ率制御回路524のスタッフ制御信号
出力を選択して読出しクロック発生器527に送出する。
読出しクロック発生器527では、この固定スタッフ率で
スタッフ制御された読出しクロックｄを該当チャネルの
バッファメモリ512に送出する。
各チャネル対応の低次群信号入力部510１〜４のAIS変換
器515では、入力断検出信号ｉに応じて、この読出しク
ロックｄのタイミングでバッファメモリ512の出力をオ
ール「１」のAIS信号に変換し、同期化低次群データｆ
として多重化ゲート528に送出し、同様に多重化データ
ｇに多重化され高次群信号ｈとして送出される。
器515では、入力断検出信号ｉに応じて、この読出しク
ロックｄのタイミングでバッファメモリ512の出力をオ
ール「１」のAIS信号に変換し、同期化低次群データｆ
として多重化ゲート528に送出し、同様に多重化データ
ｇに多重化され高次群信号ｈとして送出される。
ところが、このような従来の多重変換装置では、各チャ
ネル対応のバッファメモリ512は低次群信号ａが入力断
になったときにも、固定スタッフ率によりスタッフ制御
された読出しクロックｄにより読み出しが行なわれる
が、書込みクロックｂがないので常にバッファメモリ51
2が空でメモリスリップを起こした状態になる。
ネル対応のバッファメモリ512は低次群信号ａが入力断
になったときにも、固定スタッフ率によりスタッフ制御
された読出しクロックｄにより読み出しが行なわれる
が、書込みクロックｂがないので常にバッファメモリ51
2が空でメモリスリップを起こした状態になる。
また、各チャネルの低次群信号ａが入力断になったとき
に、固定スタッフ率によりスタッフ制御された読出しク
ロックｄの送出を制御する入力断検出信号ｉの制御線を
各チャネル対応に設ける必要があった。
に、固定スタッフ率によりスタッフ制御された読出しク
ロックｄの送出を制御する入力断検出信号ｉの制御線を
各チャネル対応に設ける必要があった。
本発明は、このような従来の問題点を解決するもので、
各チャネル対応の低次群信号入出力部でスタッフ・デス
タッフ処理とともにAIS信号送出制御を可能にする多重
変換装置を提供することを目的とする。
各チャネル対応の低次群信号入出力部でスタッフ・デス
タッフ処理とともにAIS信号送出制御を可能にする多重
変換装置を提供することを目的とする。
第１図は、本発明の原理ブロック図であり、第１図
（ａ）はその送信部、第１図（ｂ）はその受信部を示
す。
（ａ）はその送信部、第１図（ｂ）はその受信部を示
す。
図において、バッファメモリ手段101,111は、チャネル
対応に設けられ、各チャネルの低次群信号をそれぞれス
タッフおよびデスタックする。
対応に設けられ、各チャネルの低次群信号をそれぞれス
タッフおよびデスタックする。
スタッフ・デスタッフ制御手段103,113は、各チャネル
対応にスタッフ制御およびデスタッフ制御を行なう。
対応にスタッフ制御およびデスタッフ制御を行なう。
多重分離手段105,115は、各チャネル対応の低次群信号
と高次群信号との間の多重・分離を行なう。
と高次群信号との間の多重・分離を行なう。
本発明の多重変換装置は、バッファメモリ101と、スタ
ッフ・デスタッフ制御手段103と、多重分離手段105とを
備え、さらに低次群信号あるいは高次群信号が無入力の
ときに、対向局に無入力を通知しかつ対向局で同期を確
保するためのAIS信号の周波数制御を行なう発振器107,1
17と、低次群信号あるいは高次群信号の無入力時に、こ
の発振器107,117の出力クロックに応じてAIS信号をバッ
ファメモリ手段101,111に書き込ませるAIS信号送出制御
手段109,119とを備えることを特徴とする。
ッフ・デスタッフ制御手段103と、多重分離手段105とを
備え、さらに低次群信号あるいは高次群信号が無入力の
ときに、対向局に無入力を通知しかつ対向局で同期を確
保するためのAIS信号の周波数制御を行なう発振器107,1
17と、低次群信号あるいは高次群信号の無入力時に、こ
の発振器107,117の出力クロックに応じてAIS信号をバッ
ファメモリ手段101,111に書き込ませるAIS信号送出制御
手段109,119とを備えることを特徴とする。
本発明の多重変換装置は、低次群信号あるいは高次群信
号が無入力であれば、各チャネル対応に設けられ、スタ
ッフ・デスタッフ処理が行なわれるバッファメモリ手段
101,111に、AIS信号送出制御手段109,119を介して新た
に設けられた発振器107,117の出力クロックでAIS信号を
直接書き込むことにより、バッファメモリの正常動作を
確保することができる。
号が無入力であれば、各チャネル対応に設けられ、スタ
ッフ・デスタッフ処理が行なわれるバッファメモリ手段
101,111に、AIS信号送出制御手段109,119を介して新た
に設けられた発振器107,117の出力クロックでAIS信号を
直接書き込むことにより、バッファメモリの正常動作を
確保することができる。
また、各チャネル対応のバッファメモリ手段101,111に
対してAIS信号送出制御が行なわれるので、各チャネル
共通のスタッフ・デスタッフ制御手段103,113および多
重分離手段105,115に対して、AIS信号送出制御のための
制御信号線を設ける必要がなく、簡単な構成および制御
方式でAIS信号を対向局に送出することができ、対向局
のアラーム発生を抑止することができる。
対してAIS信号送出制御が行なわれるので、各チャネル
共通のスタッフ・デスタッフ制御手段103,113および多
重分離手段105,115に対して、AIS信号送出制御のための
制御信号線を設ける必要がなく、簡単な構成および制御
方式でAIS信号を対向局に送出することができ、対向局
のアラーム発生を抑止することができる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第２図は、本発明多重変換装置の送信部の一実施例構成
を示すブロック図である。
を示すブロック図である。
図において、各チャネル対応の低次群信号入力部（＃１
〜＃４）210１〜４は、それぞれ低次群信号ａが入力さ
れるバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）211と、
書込みクロックｂ、低次群データｃおよび読出しクロッ
クｄが入力されるバッファメモリ212と、書込みクロッ
クｂと読出しクロックｄの位相比較を行なう位相比較器
213と、バイポーラ・ユニポーラ変換器211の出力が接続
され低次群信号ａの入力断を検出する入力断検出器214
とを備える。
〜＃４）210１〜４は、それぞれ低次群信号ａが入力さ
れるバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）211と、
書込みクロックｂ、低次群データｃおよび読出しクロッ
クｄが入力されるバッファメモリ212と、書込みクロッ
クｂと読出しクロックｄの位相比較を行なう位相比較器
213と、バイポーラ・ユニポーラ変換器211の出力が接続
され低次群信号ａの入力断を検出する入力断検出器214
とを備える。
本実施例の特徴とするところは、AIS信号周波数を制御
するための低次群発振器216を設け、入力断検出器214か
ら送出される入力断検出信号ｉが接続され、入力断が検
出されたときに低次群発振器216の出力クロックに応じ
た書込みクロックｂおよびオール「１」の低次群データ
（AIS信号）ｃを出力するAIS変換器217をバッファメモ
リ212の前段に挿入する構成にある。
するための低次群発振器216を設け、入力断検出器214か
ら送出される入力断検出信号ｉが接続され、入力断が検
出されたときに低次群発振器216の出力クロックに応じ
た書込みクロックｂおよびオール「１」の低次群データ
（AIS信号）ｃを出力するAIS変換器217をバッファメモ
リ212の前段に挿入する構成にある。
なお、このAIS変換器217は、低次群信号ａの入力がある
ときには、バイポーラ・ユニポーラ変換器211の出力
（書込みクロックｂおよび低次群データｃ）をそのまま
バッファメモリ212に送出する構成である。また、低次
群発振器216の発振周波数は、バイポーラ・ユニポーラ
変換器211からの書込みクロックｂの周波数に等しい。
ときには、バイポーラ・ユニポーラ変換器211の出力
（書込みクロックｂおよび低次群データｃ）をそのまま
バッファメモリ212に送出する構成である。また、低次
群発振器216の発振周波数は、バイポーラ・ユニポーラ
変換器211からの書込みクロックｂの周波数に等しい。
各チャネル共通の多重化処理部220は、高次群発振器221
と、高次群発振器221に接続され各チャネル対応にクロ
ック分配を行なうクロック分配器223と、クロック分配
器223の出力および各チャネル対応の位相比較器213から
送出されるスタッフ要求信号ｅが接続されるスタッフ制
御回路225と、クロック分配器223およびスタッフ制御回
路225の各チャネル対応の出力が接続され、スタッフ制
御された読出しクロックｄを各チャネル対応のバッファ
メモリ212に送出する読出しクロック発生器227と、読出
しクロックｄの分岐クロックおよび各チャネル対応のバ
ッファメモリ212から送出される同期化低次群データｆ
が入力され、多重化データｇを送出する多重化ゲート22
8と、多重化データｇに所定の処理を加えて高次群信号
ｈとして送出するユニポーラ・バイポーラ変換器（Ｕ・
Ｂ）229その他により構成される。
と、高次群発振器221に接続され各チャネル対応にクロ
ック分配を行なうクロック分配器223と、クロック分配
器223の出力および各チャネル対応の位相比較器213から
送出されるスタッフ要求信号ｅが接続されるスタッフ制
御回路225と、クロック分配器223およびスタッフ制御回
路225の各チャネル対応の出力が接続され、スタッフ制
御された読出しクロックｄを各チャネル対応のバッファ
メモリ212に送出する読出しクロック発生器227と、読出
しクロックｄの分岐クロックおよび各チャネル対応のバ
ッファメモリ212から送出される同期化低次群データｆ
が入力され、多重化データｇを送出する多重化ゲート22
8と、多重化データｇに所定の処理を加えて高次群信号
ｈとして送出するユニポーラ・バイポーラ変換器（Ｕ・
Ｂ）229その他により構成される。
第３図は、本発明実施例のAIS信号送出動作を説明する
フローチャートである。
フローチャートである。
低次群信号ａが入力断になったときには入力断検出器21
4で検出され、入力断検出信号ｉがAIS変換器217に送出
される。
4で検出され、入力断検出信号ｉがAIS変換器217に送出
される。
AIS変換器217では、バッファメモリ212の書込みクロッ
クｂを低次群発振器216の出力クロックに切り換える。
また、低次群データｃをオール「１」に固定してバッフ
ァメモリ212に送出し、切り換えられた低次群発振器216
からの書込みクロックｂで書き込む。
クｂを低次群発振器216の出力クロックに切り換える。
また、低次群データｃをオール「１」に固定してバッフ
ァメモリ212に送出し、切り換えられた低次群発振器216
からの書込みクロックｂで書き込む。
すなわち、バッファメモリ212には、低次群信号ａが入
力されているときは、その書込みクロックｂに応じて低
次群データｃが書き込まれ、入力断のときは低次群発振
器216の出力クロックに応じてオール「１」のAIS信号が
書き込まれる。
力されているときは、その書込みクロックｂに応じて低
次群データｃが書き込まれ、入力断のときは低次群発振
器216の出力クロックに応じてオール「１」のAIS信号が
書き込まれる。
したがって、各チャネル共通の多重化処理部220では、A
IS信号送出のためのクロック周波数制御を行なう必要が
なく、通常のスタッフ制御を行なってバッファメモリ21
2に読出しクロックｄを供給すればよい。
IS信号送出のためのクロック周波数制御を行なう必要が
なく、通常のスタッフ制御を行なってバッファメモリ21
2に読出しクロックｄを供給すればよい。
このような構成により、低次群信号が入力断になったと
きのAIS信号送出制御は、各チャネル対応の低次群信号
入力部210１〜４においてそれぞれ実施することがで
き、従って従来必要であった入力断を多重化処理部220
に通知する入力断検出信号ｉの制御線およびその処理の
ための構成を削減することができる。
きのAIS信号送出制御は、各チャネル対応の低次群信号
入力部210１〜４においてそれぞれ実施することがで
き、従って従来必要であった入力断を多重化処理部220
に通知する入力断検出信号ｉの制御線およびその処理の
ための構成を削減することができる。
第４図は、本発明多重変換装置の受信部の一実施例構成
を示すブロック図である。
を示すブロック図である。
図において、各チャネル共通の多重分離処理部410は、
多重化された高次群信号ｊが入力され、高次群クロック
ｋおよび所定の処理を加えた高次群データｌが出力され
るバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）411その他
と、この高次群クロックｋが入力され各チャネル対応に
クロック分配を行なうクロック分配器412と、クロック
分配器412の各チャネル対応の出力が接続されるデスタ
ッフ制御回路413と、クロック分配器412およびデスタッ
フ制御回路413の各チャネル対応出力を入力し、デスタ
ッフ制御された書込みクロックｍを送出する書込みクロ
ック発生器414と、この書込みクロックｍの分岐クロッ
クおよび高次群データｌが入力され、各チャネル対応の
分離低次群データｎが送出される多重分離ゲート415と
により構成される。
多重化された高次群信号ｊが入力され、高次群クロック
ｋおよび所定の処理を加えた高次群データｌが出力され
るバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）411その他
と、この高次群クロックｋが入力され各チャネル対応に
クロック分配を行なうクロック分配器412と、クロック
分配器412の各チャネル対応の出力が接続されるデスタ
ッフ制御回路413と、クロック分配器412およびデスタッ
フ制御回路413の各チャネル対応出力を入力し、デスタ
ッフ制御された書込みクロックｍを送出する書込みクロ
ック発生器414と、この書込みクロックｍの分岐クロッ
クおよび高次群データｌが入力され、各チャネル対応の
分離低次群データｎが送出される多重分離ゲート415と
により構成される。
各チャネル対応の低次群信号出力部（＃１〜＃４）420
１〜４は、それぞれチャネル対応の書込みクロックｍ、
分離低次群データｎおよび読出しクロックｐが入力され
るバッファメモリ421と、バッファメモリ421に接続され
読出しクロックｐを出力する位相制御発振器（PLL）422
と、バッファメモリ421から読み出された低次群データ
ｑおよび読出しクロックｐが入力され低次群信号ｒを送
出するユニポーラ・バイポーラ変換器（Ｕ・Ｂ）423と
を備える。
１〜４は、それぞれチャネル対応の書込みクロックｍ、
分離低次群データｎおよび読出しクロックｐが入力され
るバッファメモリ421と、バッファメモリ421に接続され
読出しクロックｐを出力する位相制御発振器（PLL）422
と、バッファメモリ421から読み出された低次群データ
ｑおよび読出しクロックｐが入力され低次群信号ｒを送
出するユニポーラ・バイポーラ変換器（Ｕ・Ｂ）423と
を備える。
本実施例の特徴とするところは、書込みクロックｍおよ
び分離低次群データｎの各分岐信号が接続され、高次群
信号ｊの入力断を検出する入力断検出器424と、AIS信号
周波数を制御するための低次群発振器426を設け、入力
断検出器424から送出される入力断検出信号ｓが接続さ
れ、入力断が検出されたときに低次群発振器426の出力
クロックに応じて、書込みクロックｍおよびオール
「１」の分離低次群データ（AIS信号）ｎを出力するAIS
変換器427をバッファメモリ421の前段に挿入する構成に
ある。
び分離低次群データｎの各分岐信号が接続され、高次群
信号ｊの入力断を検出する入力断検出器424と、AIS信号
周波数を制御するための低次群発振器426を設け、入力
断検出器424から送出される入力断検出信号ｓが接続さ
れ、入力断が検出されたときに低次群発振器426の出力
クロックに応じて、書込みクロックｍおよびオール
「１」の分離低次群データ（AIS信号）ｎを出力するAIS
変換器427をバッファメモリ421の前段に挿入する構成に
ある。
なお、低次群発振器426の発振周波数は、書込みクロッ
ク発生器414の出力する書込みクロックｍの周波数に等
しい。
ク発生器414の出力する書込みクロックｍの周波数に等
しい。
第４図に示すように、多重変換装置の受信部において
も、AIS信号送出制御は、各チャネル対応の低次群信号
出力部420１〜４においてそれぞれ実施することがで
き、多重分離処理部410との接続関係が簡素化される。
も、AIS信号送出制御は、各チャネル対応の低次群信号
出力部420１〜４においてそれぞれ実施することがで
き、多重分離処理部410との接続関係が簡素化される。
上述したように、本発明によれば、AIS信号がバッファ
メモリの書込みデータおよびクロックとして機能し、信
号無入力時の書込みクロック消失に伴うメモリスリップ
を回避して正常な動作を確保することができる。
メモリの書込みデータおよびクロックとして機能し、信
号無入力時の書込みクロック消失に伴うメモリスリップ
を回避して正常な動作を確保することができる。
また、各チャネル対応のバッファメモリに対してAIS信
号送出制御が行なわれるので、各チャネルの共通部に対
してAIS信号送出制御のための制御信号線を設ける必要
がなく、そのためのバックボード配線が削減され、簡単
な構成および制御方式でAIS信号を対向局に送出するこ
とができ、実用的には極めて有用である。
号送出制御が行なわれるので、各チャネルの共通部に対
してAIS信号送出制御のための制御信号線を設ける必要
がなく、そのためのバックボード配線が削減され、簡単
な構成および制御方式でAIS信号を対向局に送出するこ
とができ、実用的には極めて有用である。
第１図（ａ）および（ｂ）は本発明の原理ブロック図、 第２図は本発明多重変換装置の送信部の一実施例構成を
示すブロック図、 第３図は本発明実施例のAIS信号送出動作を説明するフ
ローチャート、 第４図は本発明多重変換装置の受信部の一実施例構成を
示すブロック図、 第５図は従来の多重変換装置送信部のAIS信号送出のた
めの構成を示すブロック図、 第６図は従来のAIS信号送出動作を説明するフローチャ
ートである。 図において、 101,111はバッファメモリ手段、 103,113はスタッフ・デスタッフ制御手段、 105,115は多重分離手段、 107,117は発振器、 109,119はAIS信号送出制御手段、 210,510は低次群信号入力部、 211,511はバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）、 212,512はバッファメモリ、 213,513は位相比較器、 214,514は入力断検出器、 216は低次群発振器、 217,515はAIS変換器、 220,520は多重化処理部、 221,521は高次群発振器、 223,523はクロック分配器、 524は固定スタッフ率制御回路、 225,525はスタッフ制御回路、 526はセレクタ、 227,527は読出しクロック発生器、 228,528は多重化ゲート、 229,529はユニポーラ・バイポーラ変換器（Ｕ・Ｂ）、 410は多重分離処理部、 411はバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）、 412はクロック分配器、 413はデスタッフ制御回路、 414は書込みクロック発生器、 415は多重分離ゲート、 420は低次群信号出力部、 421はバッファメモリ、 422は位相制御発振器（PLL）、 423はユニポーラ・バイポーラ変換器（Ｕ・Ｂ）、 424は入力断検出器、 426は低次群発振器、 427はAIS変換器である。
示すブロック図、 第３図は本発明実施例のAIS信号送出動作を説明するフ
ローチャート、 第４図は本発明多重変換装置の受信部の一実施例構成を
示すブロック図、 第５図は従来の多重変換装置送信部のAIS信号送出のた
めの構成を示すブロック図、 第６図は従来のAIS信号送出動作を説明するフローチャ
ートである。 図において、 101,111はバッファメモリ手段、 103,113はスタッフ・デスタッフ制御手段、 105,115は多重分離手段、 107,117は発振器、 109,119はAIS信号送出制御手段、 210,510は低次群信号入力部、 211,511はバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）、 212,512はバッファメモリ、 213,513は位相比較器、 214,514は入力断検出器、 216は低次群発振器、 217,515はAIS変換器、 220,520は多重化処理部、 221,521は高次群発振器、 223,523はクロック分配器、 524は固定スタッフ率制御回路、 225,525はスタッフ制御回路、 526はセレクタ、 227,527は読出しクロック発生器、 228,528は多重化ゲート、 229,529はユニポーラ・バイポーラ変換器（Ｕ・Ｂ）、 410は多重分離処理部、 411はバイポーラ・ユニポーラ変換器（Ｂ・Ｕ）、 412はクロック分配器、 413はデスタッフ制御回路、 414は書込みクロック発生器、 415は多重分離ゲート、 420は低次群信号出力部、 421はバッファメモリ、 422は位相制御発振器（PLL）、 423はユニポーラ・バイポーラ変換器（Ｕ・Ｂ）、 424は入力断検出器、 426は低次群発振器、 427はAIS変換器である。
Claims (1)
- 【請求項１】チャネル対応に設けられ、各チャネルの低
次群信号をそれぞれスタッフおよびデスタッフするバッ
ファメモリ手段（101,111）と、 各チャネル対応にスタッフ制御およびデスタッフ制御を
行なうスタッフ・デスタッフ制御手段（103,113）と、 各チャネル対応の低次群信号と高次群信号との間の多重
・分離を行なう多重分離手段（105,115）と を備えた多重変換装置において、 前記低次群信号あるいは高次群信号が無入力のときに、
対向局に無入力を通知しかつ対向局で同期を確保するた
めのAIS信号の周波数制御を行なう発振器（107,117）
と、 前記無入力時に、この発振器（107,117）の出力クロッ
クに応じて前記AIS信号をバッファメモリ手段（101,11
1）に書き込ませるAIS信号送出制御手段（109,119）と を備えたことを特徴とする多重変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20209187A JPH071881B2 (ja) | 1987-08-13 | 1987-08-13 | 多重変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20209187A JPH071881B2 (ja) | 1987-08-13 | 1987-08-13 | 多重変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444643A JPS6444643A (en) | 1989-02-17 |
| JPH071881B2 true JPH071881B2 (ja) | 1995-01-11 |
Family
ID=16451817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20209187A Expired - Fee Related JPH071881B2 (ja) | 1987-08-13 | 1987-08-13 | 多重変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071881B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2736685B2 (ja) * | 1989-07-19 | 1998-04-02 | 富士通株式会社 | 無線装置のｄｓｃインタフェース |
-
1987
- 1987-08-13 JP JP20209187A patent/JPH071881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444643A (en) | 1989-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595907A (en) | PCM data translating apparatus | |
| JPH0290827A (ja) | 分岐挿入型多重変換装置 | |
| US5081619A (en) | Digital signal multiplex communication system having signal path monitoring function | |
| WO1996035275A1 (en) | Retiming arrangement for sdh data transmission system | |
| JPH071881B2 (ja) | 多重変換装置 | |
| US4571722A (en) | Integrated service multiplex equipment | |
| US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network | |
| US5781587A (en) | Clock extraction circuit | |
| JP3442194B2 (ja) | ディジタル映像信号多重伝送装置 | |
| JPH0338128A (ja) | 無瞬断切替方法 | |
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| JP2767107B2 (ja) | フレームフォーマット変換方法 | |
| JP2917297B2 (ja) | マルチフレーム同期回路 | |
| US4754454A (en) | Synchronization circuitry for duplex digital span equipment | |
| Zölzer et al. | FDDI-based digital audio interfaces | |
| JP3024163B2 (ja) | 同期多重端局装置 | |
| JPS5811781B2 (ja) | タジユウデイジタルカイセンモウノ ケツゴウブンキソウチ | |
| JPH03173233A (ja) | ジッタ低減方式 | |
| JP2541121B2 (ja) | Ｄｓ３フレ―ム送受信装置 | |
| JPH0520011B2 (ja) | ||
| KR100275066B1 (ko) | 쥐.703에따른디지털데이터처리장치. | |
| JPH01174036A (ja) | 多重装置 | |
| JPH03155236A (ja) | 同期データ伝送システム | |
| JPH08204677A (ja) | 光伝送装置 | |
| JPS61157129A (ja) | スタツフ率制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |