JPH03155236A - 同期データ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 異なるクロックに同期してデータを伝送する網を介して
同期データを伝送する同期データ伝送システムに関し、 同期データを送受信する装置同士が、これら装置とは独
立なマスタクロツタで動作する他の網を介して、該他の
網のマスククロツタの周波数を意識することなし１こ、
自らのマスククロックでテ′−タの送受信を行うことを
可能にすることを目的とし、 第１のクロックに同期してデータを送信する第１の装置
から、第２のクロックに同期してデータを伝送する伝送
路を介して第２の装置にデータを伝送する同期データ伝
送システムにふいて、前記第１の装置からは所定量毎の
送信データと共に、有効なデータが送信中か否かを示す
制御信号が送信され、送信側においては、第１のバッフ
ァ手段と、第１の書き込み制御手段と、第１の読み出し
制御手段とを有し、前記第１の書き込み制御手段は、前
記第１のクロックに同期して前記所定量毎の送信データ
と対応する前記制御信号とを前記第１のバッファ手段に
書き込み、前記第２の読み出し制御手段は、前記第２の
クロックに同期して、前記第１のバッファ手段からＦＩ
ＦＯの順で、所定量毎の送信データと対応する前記制御
信号とを読み出して前記伝送路上に送出し、受信側にお
いては、第２のバッファ手段と、第２の書き込み制御手
段と、第２の読み出し制御手段と、ＰＬＬ手段とを有し
、前記第２の書き込み制御手段は、前記伝送路を介して
受信した前記所定量毎の送信データと対応する前記制御
信号とを、前記第２のクロックに同期して、前記第２の
バッファ手段に書き込み、前記第２の読み出し制御手段
は、第３のクロックに同期して、前記第２のバッファ手
段からＦＩＦＯの順で、所定量毎の送信データと対応す
る前記制御信号とを読み出して前記第２の装置に対して
出力し、前記ＰＬＬ手段は、前記第３のクロックの周波
数を、前記第２のバッファ手段におけるデータ蓄積量が
一定に保たれるように制御するように構成する。

〔産業上の利用分野〕

本発明は、異なるクロックに同期してデータを伝送する
網を介して同期データを伝送する同期データ伝送システ
ムに関する。

例えば、近年、遠く離れたホストコンピュータと端末間
を接続してなるシステムが多く用いられているが、この
ような遠距離の装置の間は、通常、ディジタル公衆通信
網の通信回線を介して接続される。

ところで、ディジタル公衆通信網においては、単一のマ
スククロックに同期してデータが伝送されるが、コンピ
ュータ端末や、ＬＡＮ等において、ディジタル公衆通信
網のマスタクロツタとは独立にマスタクロックを有して
動作し、自らは、ディジタル公衆通信網のマスタクロッ
クに同期して動作することが出来ないものがある。

〔従来の技術および発明が解決しようとする課題〕一般
に、独立なりロック発振源から供給されるクロックの間
には、例え、公称周波数が同一であっても必ず周波数の
ずれが存在するので、従来、ディジタル公衆通信網のマ
スククロツタと独立にマスククロツタを有して動作し、
自らは、ディジタル公衆通信網のマスククロツタに同期
して動作することが出来ない装置や網から送信されるデ
ータは、ディジタル公衆通信網に接続して伝送すること
は困難であるという問題があった。

本発明は、上記の問題点に鑑み、同期データを送受信す
る装置同士が、これら装置とは独立なマスタクロックで
動作する他の網を介して、該他の網のマスククロックの
周波数を意識することなしに、自らのマスタクロツタで
データの送受信を行うことを可能にする同期データ伝送
システムを提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の基本構成図である。

第１図は、第１のクロックに同期してデータを送信する
第１の装置から、第２のクロックに同期してデータを伝
送する伝送路４を介して第２の装置にデータを伝送する
同期データ伝送システムの構成を示すものである。

第１図において、１は第１のバッファ手段、２は第１の
書き込み制御手段、３は第２の読み出し制御手段、４は
伝送路、５は第２のバッファ手段、６は第２の書き込み
制御手段、７は第２の読み出し制御手段、そして、８は
ＰＬＬ手段である。

まず、前記第１の装置からは所定量毎の送信データと共
に、データが送信中か否かを示す制御信号が送信される
。

送信側においては、第１のバッファ手段（１）と、第１
の書き込み制御手段（２）と、第１の読み出し制御手段
３とが設けられ、 前記第１の書き込み制御手段２は、前記第１のクロック
に同期して前記所定量毎の送信データと対応する前記制
御信号とを前記第１のバッファ手段１に書き込み、 前記第２の読み出し制御手段３は、前記第２のクロック
に同期して、前記第１のバッファ手段１からＦＩＦＯの
順で、所定量毎の送信データと対応する前記制御信号と
を読み出して前記伝送路４上に送出し、 受信側においては、第２のバッファ手段５と、第２の書
き込み制御手段６と、第２の読み出し制御手段７と、Ｐ
ＬＬ手段８とを有し、 前記第２の書き込み制御手段６は、前記伝送路４を介し
て受信した前記所定量毎の送信データと対応する前記制
御信号とを、前記第２のクロックに同期して、前記第２
のバッファ手段５に書き込み、 前記第２の読み出し制御手段７は、第３のクロックに同
期して、前記第２のバッファ手段５からＦＩＦＯの順で
、所定量毎の送信データと対応する前記制御信号とを読
み出して前記第２の装置に対して出力し、 前記ＰＬＬ手段８は、前記第３のクロックの周波数を、
前記第２のバッファ手段５におけるデータ蓄積量が一定
に保たれるように制御する。

〔作用〕

第１のクロックの周波数が第３のクロックの周波数より
高いときには、第２のバッファ手段５においては、書き
込まれるデータ量（速度）が読み出されるデータ量（速
度）より多（（速く）なり、これに応じてＰＬＬ手段８
は、出力する第３のクロックの周波数を高くする。これ
により、第２のバッファ手段５から読み出されるデータ
量（速度）が多く　（速く）なるように制御する。逆に
、第１のクロックの周波数が第３のクロックの周波数よ
り低いときには、第２のバッファ手段５においては、書
き込まれるデータ量（速度）が読み出されるデータ量（
速度）より少なく　（遅く）なり、これに応じてＰＬＬ
手段８は、出力する第３のクロックの周波数を低くする
。これにより、第２のバッファ手段５から読み出される
データ量（速度）が少なく　（遅く）なる。このように
して、第２のバッファ手段５に蓄積されるデータ量を一
定に保つように、第３のクロックの周波数を制御するこ
とにより、伝送路４上の第２のクロックと独立な第１の
クロックに同期してデータを送信する第１の装置から、
第２のクロックに同期する伝送路４を介して第２の装置
へ、伝送路４上の第２のクロックの周波数に影響されず
に、第１の装置からのデータ送信のタイミングでデータ
を伝送することができる。

〔実施例〕

第２図は本発明の実施例の構成図であり、独立なマスク
クロックに同期してデータを伝送する伝送路を介して互
いに接続される同一システムに属するの端末装置同士、
あるいは、端末装置とホストコンピュータとの間で、該
伝送路のマスククロツタとは独立な、該端末装置のマス
ククロツタに同期したデータの伝送を行う為のシステム
の構成を示すものである。

第２図において、１０および２３は端末装置、１１はシ
リアル・パラレル変換回路、１２はレジスタ、１３およ
び１８はＦＩＦＯメモリ、１４および１９は書き込み制
御回路、１５および２０は読み出し制御回路、１６は多
重化部、１７は分離部、２１はＰＬＬ回路、２２はパラ
レル・シリアル変換回路、３０は伝送路、３１は伝送路
の３０のマスククロック発振源、そして、３２は端末装
置１０のマスククロック発振源である。

ここで、第２図の構成において、端末装置１０および２
３０間で送受信されるデータのフォーマットを第３図に
示す。

第３図は、ＣＣＩＴＴ勧告Ｘ、５０１：１ｍ従うデータ
多重化フォーマットを示すものである。

Ｘ、５０の多重化フォーマットは、各々が８ビツトから
なるフレームが２０フレームからなるマルチフレームに
より構成され、各フレームの先頭ビットＦはフレームビ
ット、各フレームの最後のビットＳは制御信号ビットで
あり、各フレームの上記フレームピッ）Ｆと制御信号ビ
ットＳの間の６ビツトＤ１〜Ｄ６はデータビットである
。そして、制御信号ビットＳは、端末装置から送受信さ
れるデータが送信中であるか否か、すなわち、当該フレ
ームが有効データを含むものか無効データかを示し、制
御信号ピッ）Ｓ＝０のときは、当該フレームは有効デー
タを含み、Ｓ＝１のときは、当該フレームは無効データ
であることを示すものである。

第２図の構成において、端末装置１０からシリアルに出
力された送信データＳＤは、６ビツト分毎にシリアル・
パラレル変換回路１１においてパラレルデータに変換さ
れ、上記の６ビツトの送信データと同時に端末装置１０
から出力された、有効データ送信中であることを示すＲ
３信号と共に７ビツトのレジスタ１２にラッチされる。

ここで、書き込み制御回路１４は、上記のレジスタ１２
にラッチされたＲ３信号が有効（０）であるときには、
レジスタ１２のこれら７ビツトの出力を、該Ｒ３信号は
、上記のｘ、５０フオーマツトのＳビットとして、また
、６ビツトのデータ出力は、前記Ｘ、５０の各フレーム
内のデータＤ１〜Ｄ６として送信されるべく、ＦＩＦＯ
メモリ１３に書き込むように制御する。上記のレジスタ
１２にラッチされたＲ３信号が無効（１）であるときに
は、レジスタ１２の出力はＦＩＦＯメモリ１３には書き
込まれず、無視される。

ここで、端末装置１０および、上記のＦＩＦＯメモリ１
３への送信データ書き込みまでのタイミングは、全て端
末装置１０内のマスククロック発振源３２が発生する周
波数ｆ。のクロックに同期して行われる。

上記のＦＩＦＯメモリ１３に一旦保持された、上記のよ
うな６ビツト単位のデータふよび対応するＳビットは、
先入れ先出しくＦ　Ｉ　ＦＯ）の順に、読み出し制御回
路１５の制御の下に、伝送路３０のマスククロック発振
源３１が発生する周波数ｆ１のクロックに同期して読み
出され、さらに、多重化部１６において先頭のフレーム
ピッ）Ｆが付加されて伝送路３０上に送出される。

他方、上記のデータを受信する端末装置２３側において
は、分離部１７にて、マルチフレームのフレームビット
が構成するフレームパターンの検出により、各フレーム
からフレームピッ）Ｆが分離され、データビットＤ１〜
Ｄ６と対応するＳビットとがパラレルにＦＩＦＯメモリ
１８に印加される。

ここで、書き込み制御化１９は、上記のＳビットが有効
（０）であるときには、これら７ビツトの出力を、伝送
路３０のマスククロック発振源３１が発生する周波数ｆ
、のクロックに同期してＦＩＦＯメモリ１８に書き込む
ように制御し、該Ｓビットが無効（１）であるときには
、これら７ビツトの出力はＦＩＦＯメモリ１８には書き
込まず、無視する。

ＦＩＦＯメモリ１８に保持された、上記のような各７ビ
ツト単位のデータは、読み出し制御回路２０の制御の下
に、ＰＬＬ回路２１が出力する周波数ｆ２のクロックに
同期して読み出され、パラレル・シリアル変換回路２２
に人力されて、シリアルデータに変換されて、ＰＬＬ回
路２１が出力する周波数ｆ２のクロックに同期して端末
装置２３に人力される。また、このとき、上記のデータ
に対応するＳビットはＣＤ信号として端末装置２３に人
力される。

ここで、ＰＬＬ回路２１は、上記のＦＩＦＯメモリ１８
内のデータ蓄積量を制御人力とし、該データ蓄積量が一
定になるように、自らが出力するクロックの周波数ｆ２
を制御するものである。

こうして、前述のように、端末装置１０のクロックの周
波数ｆ。が端末装置１０のクロックの周波数ｆ２より高
いときには、ＦＩＦＯメモリ１８においては、書き込ま
れるデータ量（速度）が読み出されるデータ量（速度）
より多く　（速く）なり、これに応じてＰＬＬ回路２１
は、出力するクロックの周波数ｆ２を高くする。これに
より、ＦＩＯＦメモリ１８から読み出されるデータ量（
速度）が多く　（速く）なるように制御する。逆に、端
末装置１０のクロックの周波数ｆ。が端末装置１０のク
ロックの周波数ｆ２より低いときには、ＦＩＯＦメモリ
１８においては、書き込まれるデータ量（速度）が読み
出されるデータ量（速度）より少なく　（遅く）なり、
これに応じてＰＬＬ回路２１は、出力するクロックの周
波数ｆ２を低くする。これにより、ＦＩＦＯメモリ１８
から読み出されるデータ量（速度）が少なく　（遅く）
なる。

このようにして、ＦＩＦＯメモリ１８に蓄積されるデー
タ量を一定に保つように、クロックの周波数ｆ２を制御
することにより、伝送路３０上のマスタクロツタ（ｆ＋
）と独立なりロック（ｒａ　＞に同期してデータを送信
する端末装置１０から、マスククロツタ（ｆｌ）に同期
する伝送路３０を介して端末装置２３へ、伝送路３０上
のマスククロックの周波数ｆ１を意識することなしにデ
ータを伝送することができる。

〔発明の効果〕

本発明によれば、同期データを送受信する装置同士が、
これら装置とは独立なマスククロックで動作する他の網
を介して、該他の網のマスククロックの周波数を意識す
ることなしに、自らのマスククロツタでデータの送受信
を行うことができる。

【図面の簡単な説明】

第１図は本発明の基本構成図、 第２図は本発明の実施例の構成図、そして、第３図はＸ
、５０多重フレームの構成図である。 〔符合の説明〕 ■　第１のバッファ手段、２−・第１の書き込み制御手
段、３　第２の読み出し制御手段、４−伝送路、５　第
２のバッファ手段、６・・第２の書き込み制御手段、７
　第２の読み出し制御手段、８ＰＬＬ手段、１０．２３
一端末装置、１１　シリアル・パラレル変換回路、１２
−レジスタ、１３゜１８、、、、、　Ｆ　Ｉ　Ｆ　Ｏメ
モリ、１４．１９　　書き込み制御回路、１５　、　２
０．、、−読み出し制御回路、１６多重化部、１７−分
離部、２１．、、、、　Ｐ　Ｌ　Ｌ回路、２２−　パラ
レル・シリアル変換回路、３０　伝送路、３１　伝送路
の３０のマスククロツタ発振源、３２　端末装置１０の
マスククロック発振源。 Ｘ、５０多重化フォーマットを示す図 第３０

Claims (1)

1. 【特許請求の範囲】 第１のクロックに同期してデータを送信する第１の装置
   から、第２のクロックに同期してデータを伝送する伝送
   路（４）を介して第２の装置にデータを伝送する同期デ
   ータ伝送システムにおいて、前記第１の装置からは所定
   量毎の送信データと共に、有効なデータが送信中か否か
   を示す制御信号が送信され、 送信側においては、第１のバッファ手段（１）と、第１
   の書き込み制御手段（２）と、第１の読み出し制御手段
   （３）とを有し、 前記第１の書き込み制御手段（２）は、前記第１のクロ
   ックに同期して前記所定量毎の送信データと対応する前
   記制御信号とを前記第１のバッファ手段（１）に書き込
   み、 前記第２の読み出し制御手段（３）は、前記第２のクロ
   ックに同期して、前記第１のバッファ手段（１）からＦ
   ＩＦＯの順で、所定量毎の送信データと対応する前記制
   御信号とを読み出して前記伝送路（４）上に送出し、 受信側においては、第２のバッファ手段（５）と、第２
   の書き込み制御手段（６）と、第２の読み出し制御手段
   （７）と、ＰＬＬ手段（８）とを有し、 前記第２の書き込み制御手段（６）は、前記伝送路（４
   ）を介して受信した前記所定量毎の送信データと対応す
   る前記制御信号とを、前記第２のクロックに同期して、
   前記第２のバッファ手段（５）に書き込み、 前記第２の読み出し制御手段（７）は、第３のクロック
   に同期して、前記第２のバッファ手段（５）からＦＩＦ
   Ｏの順で、所定量毎の送信データと対応する前記制御信
   号とを読み出して前記第２の装置に対して出力し、 前記ＰＬＬ手段（８）は、前記第３のクロックの周波数
   を、前記第２のバッファ手段（５）におけるデータ蓄積
   量が一定に保たれるように制御することを特徴とする同
   期データ伝送システム。