JPH03274835A - 時分割多重化装置におけるタイミング再生方式 - Google Patents

時分割多重化装置におけるタイミング再生方式

Info

Publication number
JPH03274835A
JPH03274835A JP2075072A JP7507290A JPH03274835A JP H03274835 A JPH03274835 A JP H03274835A JP 2075072 A JP2075072 A JP 2075072A JP 7507290 A JP7507290 A JP 7507290A JP H03274835 A JPH03274835 A JP H03274835A
Authority
JP
Japan
Prior art keywords
time division
data
division multiplexing
clock
multiplexing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2075072A
Other languages
English (en)
Inventor
Yoshiko Yamada
佳子 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2075072A priority Critical patent/JPH03274835A/ja
Publication of JPH03274835A publication Critical patent/JPH03274835A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、送信側の端末装置のデータを送信側の時分
割多重化装置、高速回線および受信側の時分割多重化装
置を介して受信側の端末装置に送る場合に、受信側の時
分割多重化装置において端末装置のタイミングクロック
を再生する時分割多重化装置におけるタイミング再生方
式に関するものである。。
〔従来の技術〕
第8図は時分割多重化装置(以下、TDMという。)を
用いて端末装置間のデータ伝送を行う場合のデータ伝送
システムを示すシステム構成図である。第8図において
、IOは送信側の端末装置であるファクシミリ装置(F
AX) 、12はFAXデータを変調するモデムa、1
3はモデムa12が有するクロック源、14は低速回線
、16はFAXデータを復調するモデムb、18は送信
側のTDM、19は送信側のTDMlBが有するクロッ
ク源、20は受信側のTDM、40はFAXデータ等が
時分割で伝送される高速回線、42はFAXデータを変
調するモデムC144は低速回線、46はFAXデータ
を復調するモデムd、48は受信側の端末装置であるF
AXである。
次に動作について説明する。FAXIOが有するFAX
データは、モデムa12が出力するタイミングクロック
(以下、低速クロックという。)に同期してモデムa1
2に出力される。モデムa12は変調後のFAXデータ
を低速回線14に送出する。モデムb16は変調後のF
AXデータを受信して、低速クロックを再生するととも
にデータを復調する。そして、TDMlBに対して、低
速クロックに同期してFAXデータを出力する。
TDMlBは、FAXデータを所定のチャネルにのせて
高速回線40に送出する。そして、TDM20は、所定
のチャネルからFAXデータを取り出して、モデムc4
2に与える。すると、モデムc42はそのFAXデータ
を変調して低速回線44に出力する。そして、モデムd
46は変調されたFAXデータを復調して、そのFAX
データを、再生した低速クロックに同期してFAX48
に出力する。
ここで、FAXl 0から出力されたFAXデータは、
モデムa13が作成した低速クロックに同期している。
例えば、この低速クロックの周波数が9600 Hzで
あるとすると、高速回線40を伝送されるFAXデータ
は等価的に9600ビット/秒(b/S)の速度で伝送
されるように制御されるが、クロック源13と高速回線
40で用いられる高速クロックのクロック源19とは独
立しているために、高速回線40を伝送されるFAXデ
ータの速度は、厳密に低速クロックの周波数と合わせる
ことはできない、従って、TDMlBにおいてデータの
過不足が生ずることがある。
このデータの過不足を解消する方式として種々の方式が
あるが、高速回線40においてFAXデータのチャネル
とは異なるチャネルを用いて補助伝送路を設ける方式が
ある。つまり、低速クロックの周波数の方が高速回線4
0におけるデータ伝送速度よりも速い場合には、あふれ
たデータを補助伝送路を用いて伝送し、逆の場合には、
FAXデータに余分なビットを付加し、かつ、補助伝送
路を用いてFAXデータに余分なビットが含まれている
という情報を伝送すればよい、このようにして、TDM
lBにおけるデータの過不足は解消される。
一方、TDM20においては、FAXデータのチャネル
から人手したデータに補助伝送路から人手したデータを
挿入したり、FAXデータのチャネルから入手したデー
タを削除したりするので、これらの処理後のFAXデー
タの発生速度はFAXIOが出力するデータの速度と等
しくすることができる。つまり、モデムa12が出力し
たタイミングクロックに同期させることができる。しか
し、モデムa12が有するクロック源13とモデムc4
2が有するクロック源(図示せず)とはやはり独立して
いるために、TDM20の処理後のFAXデータを、モ
デムc42が出力するタイミングクロックでモデムc4
2が人力しようとすると、70M20においてFAXデ
ータの過不足が生ずる。従って、70M20が出力する
タイミングクロックに同期してFAXデータをモデムC
42に与える必要がある。
〔発明が解決しようとする課題〕
従来のデータ伝送システムは以上のように構成されてい
るので、受信側の70M20は高速クロック等を用いて
低速クロックを再生する必要があり、クロック源が低速
クロックのクロック源13とは異なるクロックを用いて
再生を行うために、単に分周したのでは正確な低速クロ
ックを再生できないという課題があった。
この発明は上記のような課題を解消するためになされた
もので、高速クロックを用いても低速クロックを正確に
再生できる時分割多重化方式におけるタイミング再生方
式(以下、単にタイミング再生方式という、)を得るこ
とを目的とする。
〔課題を解決するための手段〕
請求項(1)記載の発明に係るタイミング再生方式は、
送信側のTDMに、低速クロックと高速クロックとの位
相ずれを示す位相ずれ情報を、あらかじめ受信側のTD
Mに送出する位相ずれ送出回路を設け、受信側のTDM
に、高速クロックを分周して低速クロックを再生する分
周器と、受信した位相ずれ情報に応じて分周器の分周比
を設定する設定回路とを設けたものである。
また、請求項(2)記載の発明に係るタイミング再生方
式は、受信側のTDMに、■マルチフレーム内の、高速
回線から受信した送信側の端末装置のデータを格納する
先入れ先出し回路(以下、FIFOという。)と、高速
クロックを分周して低速クロックを再生する分周器と、
FIFO中のデータ数の変化に応じて分周器の分周比を
設定する制御回路とを設けたものである。
そして、請求項(3)記載のタイミング再生方式は、請
求項(3)記載の受信側のTDMに、さらに、低速クロ
ックの設定速度に応じてFIFOの初期データ量を設定
する初期値設定回路を設けたものである。
〔作 用〕
請求項(1)記載の発明における受信側のTDMは、送
信側のTDMから受信した位相ずれ情報が示す位相ずれ
をもとに、低速クロックを再生し、さらに必要ならば、
つまり、作成中の低速クロックの周波数が本来の値より
ずれてきたと判断した場合には調整を行う。
請求項(2)記載の発明における受信側のTDMは、F
IFO中のデータ数の増減によって、作成した低速クロ
ックの周波数の本来の値からのずれを検出し、ずれてい
る場合には調整を行う。
請求項(3)記載の発明における受信側のTDMは、F
IFOの初期データ量を、送信側の端末装置で使用する
低速クロックの周波数に応じて初期設定することにより
、使用する低速クロックの周波数の変更に柔軟に対応す
る。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、18aは送信側のTDM。
17は位相ずれ情報を送出する位相ずれ退出回路、20
aは受信側のTDM、21は分周比可変の分周器、22
は分周比を設定する設定回路、23は位相ずれ情報を受
信する位相ずれ受信回路、4゜は高速回線である。なお
、TDMにおける多重化等を行う部分は省略する。また
、システム全体の構成は第8図に示したものと同様であ
る。
次に動作について説明する。送信側のTDM18aにお
いて、位相ずれ送出回路17は、低速モデム(図示せず
)から入力した低速クロックの位相と高速クロックの位
相とのずれを示す位相ずれ情報を作成し、高速回線40
を用いて受信側のTDM20 aに送信しておく。位相
ずれ情報とは、送信側のTDM18aにおいて、自身の
クロック源19を用いて低速クロックを作成した場合に
、モデムb16が出力する低速クロックに比べてどの程
度位相が進むあるいは遅れるか(周波数差がどの位ある
か)を示す情報である。つまり、第2図(A)、(B)
に示すような場合には、Cz  C+の期間を示すもの
である。
受信側の70M20aにおいて、位相ずれ受信回路23
は、位相ずれ情報を受は取ったら分周器21のリセット
を解いて分周器21を起動する。
ここで、高速クロックの周波数として、例えば3.08
8MHz  (以下、3MHzと記す。)を使用し、低
速クロックの周波数が9600 Hzであったとすると
、3MHzの高速クロックを(1−1、/483 )X
 (1/321 )分周すれば、9600Hz(正確に
は9600.02Hzであるが十分許容範囲に入ってい
る。)のクロックを作成できる。従って、設定回路22
は分周比としてその値を設定する。
また、位相ずれ情報が比較的大きなずれを示している場
合には、そのずれに応じたより適した分局比を設定する
。例えば、ずれが0.06Hz(つまり、そのまま分周
すると0.06H2ずれる。)を示している場合には、
(1−1/484) X (1/321)分周すれば、
9600.06Hzのクロックが得られるので、その値
を設定しておく。
しかし、そのようにずれを補正しておいたとしても、分
周器21の動作を継続すると、データサンプルタイミン
グには、送信側のタイミングに比べて徐々に進みまたは
遅れが生じてしまう。クロック源が送信側の低速クロッ
クのクロック源とは異なる高速クロックを分周している
限り、周波数の完全一致はありえないからである。
そこで、設定回路22は、最初に受けている位相ずれ情
報から、このデータサンプリングタイミングのずれを認
識し、適当なときに分周器21の分周比を変える。例え
ば、分周比を(1−1/450)x (1/321)に
すると、周波数は9598.56Hzとなる。また、分
周比を(1−115,14) X (1/321)にす
ると、周波数は9601.22Hzとなる。設定回路2
2は、正しく9600Hzの場合に比べてずれが無視で
きなくなった時点で分周比の変更を行う。もちろん、−
通信中にずれが無視できる範囲にとどまれば、分周比を
変えることはない。
第3図は分周器21の構成をさらに詳細に示したもので
、21aは3MHzの高速クロックを1/nに子分周す
るnカウンタ、21bはEXOR回路、21cは1/3
21分周を行う1/321分周器である。
最初に、設定回路22はnカウンタ21aに対してカウ
ント値483を設定しておく。nカウンタ21aは高速
クロックをカウントし、483クロツク計数した時点で
出力を発生する(第3図(A)、(B)参照)。そして
、EXOR回路21bは、nカウンタ21aの出力と高
速クロックとの排他的論理和をとって、第4図(C)に
示す信号を出力する。従って、高速パルスの483パル
スにつきlパルス抜き取られる。そして、このEX○R
回路21bの出力を1/321分周器21cで分周すれ
ば低速クロックが得られる。上述のように、設定回路2
2は、所定のタイミングでnカウンタ2Laにカウント
値として450や514等を設定することもできる。
第5図はこの発明の他の実施例にらるタイミング再生方
式における受信側のTDMを示すブロック図である。第
5図において、20bは受信側のTDM、24は受信し
たデータが入力されるFIFO125はFIFO24の
データ量の検査を行う制御回路である。
次に動作について説明する。高速回線40において、第
6図(C)に示すように、7720ビツトでマルチフレ
ームを構威し、1マルチフレームには24ビツトのFA
Xデータが存在するとする。
受信側のTDM20 bにおいて、受信されたFAXデ
ータはFIFO24に入力される。補助伝送路を用いた
場合には、そこから受信したFAXデータも人力される
。ここで、最初にマルチフレームパルス(MFP)を受
信した時に、制御回路25はFIFO24をリセットし
ておく。すると、次のMFPを受信するまでにFIF○
24内のデータは24ビツトになっている。次のMFP
を受信すると、制御回路25はFIFO24の読出しを
イネーブルにする。また、第2図に示した設定回路22
の動作と同様に、分周器21に分周比として483(分
周比の321は固定とする。)を設定しておくものとす
る。すると、分周器21から、再生された9 600 
Hzの低速クロックが出力されるが、この低速クロック
に従って、PIF○24からFAXデータが出力される
。そして、さらに次のMFPを受信した時には、それま
でに24ビツトのFAXデータがFIFO24に書き込
まれ、また、24ビツトのFAXデータが読出されてい
るので、やはり24ビツトのFAXデータがFIFO2
4に存在している。
ところが、再生された9 600 Hzの低速クロック
の周波数が、送信側における低速クロックの周波数とず
れていた場合には、FIFO24に存在するデータ数は
、時間がたつと増減してしまう。
制御回路25は、データ数の変化を検出した場合には、
分周器21に与える分周比を変更する。例えば、データ
数が25になった場合には、再生された低速クロックの
周波数を高くするために、分周比として514などの値
を与える。また、データ数が23になった場合には、分
周比として450などの値を与える。このようにすれば
、再生された低速クロックの周波数を送信側における低
速クロックの周波数に合わせたことになる。
また、第7図は第5図に示したものに加えて、)”IF
O24に初期データ量を設定しうる初期値設定回路26
を設けた受信側のTDM20 Cの構成を示したもので
ある。FAXは、データ転送速度として9600b/s
を用いることが多いが、7200 b/s 、4800
 b/s 、2400b/sを用いることもある0例え
ば、7200b/sを用いた場合には、1マルチフレー
ム内のFAXデータの数を18ビツトにすると、 3°088X103 772o  x18−72oo(b/s)より、等価的
に7200b/sでFAXデータは高速回線40を伝送
されることになる。同様に、4800b/sを用いた場
合には12ビツト、2400b/Sを用いた場合には6
ビツトとする。
ところで、F I FO24に存在するデータ数の基準
値を例えば31(D) −011111(H)にすると
、データ数の変化が調べやすい、つまり、データ数が1
増えると、100000(H)となって上位1ビツトの
み検査すればよい、また、1滅った場合も下位5ビツト
のどれかが0になるので検査しやすい。従って、データ
転送速度として9600b/sを用いた場合には、FI
FO24をリセット直後に、初期値設定回路26は強制
的に7ビツト分のデータをFIFO24に設定するよう
にしておく、同様に、7200 b/sの場合には13
ビツト分、4800b/sの場合には19ビツト分、そ
して、2400b/sの場合には25ビツト分を設定す
るようにしておく。このようにして、送信側で用いる低
速クロックの周波数が変わったとしても、制御回路25
の動作を統一でき、低速クロックの再生制御をより簡略
化することができる。
なお、上記実施例において、端末装置としてFAXを用
いた場合について説明したが、これに限らず他の端末装
置を用いた場合であってもよく、同様の効果を奏する。
〔発明の効果〕
以上のように、請求項(1)記載の発明によれば、タイ
ミング再生方式を、あらかじめ位相ずれ情報を送信側の
TDMから送るようにして、受信側のTDMでこの位相
ずれ情報を用いて分周比を調整して低速クロックの再生
を行うように構成したので、受信側のTDMにおいて、
送信側の低速クロックを正しく再生できるものが得られ
る効果がある。
また、請求項(2)記載の発明によれば、FIFOのデ
ータ数の増減に応じて分周比を調整して低速クロックの
再生を行うようにしたので、受信側のTDMにおいて、
送信側の低速クロックを正しく再生できるものが得られ
る効果がある。
そして、請求項(3)記載の発明によれば、FIFOの
初期データ量をあらかじめ設定できるようにしたので、
分周比の調整のもとになるFIFOのデータ量の検査を
より簡単に行えるものが得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるタイミング再生方式
を示すブロック図、第2図は位相ずれを示すタイミング
図、第3図は分周器の構成例を示すブロック図、第4図
は分周器の動作を示すタイミング図、第5図はこの発明
の他の実施例によるタイミング再生方式における受信側
のTDMを示すブロック図、第6図は高速回線における
伝送データの槽底を示すタイミング図、第7図はこの発
明のさらに他の実施例によるタイミング再生方式におけ
る受信側のTDMを示すブロック図、第8図はTDMを
用いたデータ伝送システムを示すシステム構成図である
。 17は位相ずれ送出回路、18aは送信側のTDM、2
0a、20b、20cは受信側のTDM、21は分周器
、22は設定回路、24はFIF○、25は制御回路、
26は初期値設定回路、40は高速回線。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)高速回線で接続された2台の時分割多重化装置の
    それぞれに接続された端末装置間で通信を行う場合に、
    送信側の前記端末装置が送信側の前記時分割多重化装置
    に送出するデータのタイミングクロックを、受信側の前
    記時分割多重化装置で再生する時分割多重化装置におけ
    るタイミング再生方式において、前記送信側の時分割多
    重化装置は、前記タイミングクロックと前記高速回線の
    データ伝送に用いる高速クロックとの位相ずれを示す位
    相ずれ情報を、あらかじめ前記受信側の時分割多重化装
    置に向けて送出する位相ずれ送出回路を備え、前記受信
    側の時分割多重化装置は、前記高速クロックを分周して
    前記タイミングクロックを再生する分周器と、前記位相
    ずれ情報を入力してこの位相ずれ情報に応じて前記分周
    器の分周比を設定する設定回路とを備えたことを特徴と
    する時分割多重化装置におけるタイミング再生方式。
  2. (2)高速回線で接続された2台の時分割多重化装置の
    それぞれに接続された端末装置間で通信を行う場合に、
    送信側の前記端末装置が送信側の前記時分割多重化装置
    に送出するデータのタイミングクロックを、受信側の前
    記時分割多重化装置で再生する時分割多重化装置におけ
    るタイミング再生方式において、前記受信側の時分割多
    重化装置は、前記高速回線から受信した1マルチフレー
    ム内の前記送信側の端末装置のデータを格納する先入れ
    先出し回路と、前記高速回線のデータ伝送に用いる高速
    クロックを分周して前記タイミングクロックを再生する
    分周器と、前記先入れ先出し回路の中のデータ数を検査
    して、このデータ数の増減に応じて前記分周器の分周比
    を設定する制御回路とを備えたことを特徴とする時分割
    多重化装置におけるタイミング再生方式。
  3. (3)受信側の時分割多重化装置は、タイミングクロッ
    クの設定速度に応じて先入れ先出し回路の初期データ量
    を設定する初期値設定回路をさらに備えた請求項(2)
    記載の時分割多重化装置におけるタイミング再生方式。
JP2075072A 1990-03-23 1990-03-23 時分割多重化装置におけるタイミング再生方式 Pending JPH03274835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2075072A JPH03274835A (ja) 1990-03-23 1990-03-23 時分割多重化装置におけるタイミング再生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2075072A JPH03274835A (ja) 1990-03-23 1990-03-23 時分割多重化装置におけるタイミング再生方式

Publications (1)

Publication Number Publication Date
JPH03274835A true JPH03274835A (ja) 1991-12-05

Family

ID=13565622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2075072A Pending JPH03274835A (ja) 1990-03-23 1990-03-23 時分割多重化装置におけるタイミング再生方式

Country Status (1)

Country Link
JP (1) JPH03274835A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007112666A1 (en) * 2006-04-01 2007-10-11 Huawei Technologies Co., Ltd. Method and system for keeping timing alignment between driving signals in optical double modulation
US7447443B2 (en) 2005-05-18 2008-11-04 Huawei Technologies Co., Ltd. Method and system for keeping time alignment between optical data modulation and a periodically modulated light source

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447443B2 (en) 2005-05-18 2008-11-04 Huawei Technologies Co., Ltd. Method and system for keeping time alignment between optical data modulation and a periodically modulated light source
US7561806B2 (en) 2005-05-18 2009-07-14 Futurewei Technologies, Inc. Method and system for keeping timing alignment between driving signals in optical double modulation
WO2007112666A1 (en) * 2006-04-01 2007-10-11 Huawei Technologies Co., Ltd. Method and system for keeping timing alignment between driving signals in optical double modulation

Similar Documents

Publication Publication Date Title
US6449315B2 (en) Serial line synchronization method and apparatus
EP0409230B1 (en) Phase matching circuit
EP0105902A1 (en) SYNCHRONIZATION DEVICE FOR TRANSMITTING INFORMATION ON A SIMPLEX BUS.
JPH05507398A (ja) 非同期転送モード型ディジタル電気通信ネットワークの端末装置用同期装置
JPH03274835A (ja) 時分割多重化装置におけるタイミング再生方式
JPS594895B2 (ja) 衛星経由のデジタル伝送の同期方法および装置
JPS6148250A (ja) 空間光伝送方式
US5781587A (en) Clock extraction circuit
JPH06284100A (ja) 多重通信方法並びに多重化装置及び多重分離装置
JP2546970B2 (ja) Sdh無線通信方式および送受信装置
JPS61293048A (ja) ル−プ式通信システム
JPH04263531A (ja) ディジタル無線伝送方式
JP2943398B2 (ja) 伝送装置
JPS5911222B2 (ja) マルチフレ−ム同期方式
JPH01309447A (ja) 単線同期式通信方式
JPH0456545A (ja) 時刻同期制御方式
JPS6372232A (ja) デイジタル多重化装置
JPH06101717B2 (ja) フレーム信号発生回路
JPS59190753A (ja) 双方向通信方式
JPH08154088A (ja) 位相調整回路
JPH0394533A (ja) 時分割多重化装置の伝送回路
JPH02135832A (ja) タイミング生成回路
JPH02276326A (ja) 光データ伝送装置
JPH0297140A (ja) 無線中継システムにおけるデータ再生方式
JPH03136423A (ja) パラレル/シリアル変換回路