JPH06101717B2

JPH06101717B2 - フレーム信号発生回路

Info

Publication number: JPH06101717B2
Application number: JP63265448A
Authority: JP
Inventors: 寛蔵永; 宏美島田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-10-20
Filing date: 1988-10-20
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: JPH02112336A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、フレーム信号発生回路に関し、特にデジタ
ル多重通信においてフレームの先頭の位置を明らかにす
るフレーム信号発生回路に関するものである。

［従来の技術］第10図は従来のフレーム信号発生回路の構成を示すブロ
ック図である。

図において、入力端子Ｒにリセット信号RSが入力される
カウンタ１のカウント値信号CVがデコーダ２に入力され
る。デコーダにて生成されるタイミング信号S₁およびS₂
はフリップフロップ回路３の入力端子ＳとＲとにそれぞ
れ入力される。タイミング信号S₁とS₂に基づいてフレー
ム信号FSが出力される。

第11図は第10図の動作を示すタイミングチャートであ
る。

以下第10図および第11図を参照してフレーム信号の生成
動作について説明する。

カウンタ１は３ビット、すなわち2³＝８（０から７）の
カウント値を連続して繰返し出力する。カウンタ１はフ
レームの先頭が変化しない限り、「０」から「７」まで
を順にカウントし、フレームの先頭が変化する場合、適
当なタイミングでカウント値が「０」にリセットするこ
とによって実現される。この従来例では、フレームの先
頭が、カウント値「２」の場合、タイミング信号S₁が
「Ｈ」レベルとされる。タイミング信号S₂は適当なタイ
ミング、この例ではカウント値「６」のときに「Ｈ」レ
ベルとされる。タイミング信号S₁はフレーム信号FSの立
上がりを規定し、タイミング信号S₂はフレーム信号FSの
立下がりを規定する。このように、カウント値CVに基づ
いてタイミング信号S₁およびS₂が発生することによっ
て、図のようなフレーム信号FSが生成される。フレーム
信号FSはこのような形に形成されるので、フレーム信号
を受信する側において、フレーム信号の立上がりを検知
してフレームの先頭を認識する。

［発明が解決しようとする課題］第12図はフレーム信号の送受信に係わる装置の構成を示
す図である。

送受信装置32は送信装置31から通信回線B₁を介してフレ
ーム信号が送信される。送受信装置32から受信装置33に
通信回線B₂を介してフレーム信号を送信するが、このフ
レーム信号は送信装置31から送信されてきたものを転送
する場合もある。

このような送信においては、送受信装置32から送信され
るフレーム信号は、受信装置33側における受信に同期し
て行なわれる。このような状態で送信されているとき、
送信装置31から新たなフレーム信号が回線B₁を介して送
信され、さらにこれを受信装置33に転送するような処理
を送受信装置32が行なうときを想定する。

第13図はこのような状況の下での、送受信装置32による
フレーム信号発生に関するタイミングチャートである。

図において、最初に受信装置33に送信されているフレー
ム信号が第11図に示されたものとする。ところが送信装
置31から送信されてきたフレーム信号の位相が受信装置
33側の受入れの位相に同期していない場合、リセット信
号RSが受信装置33に同期をとるべく、カウント値CVの
「２」の値で発生したとする。このリセット信号RSに応
答してカウント値CVはリセットされ、すなわち、カウン
ト値「２」の次のカウント値が「０」となって新たなカ
ウントがなされる。このような状況においては、タイミ
ング信号S₁は新たなカウント値「２」において「Ｈ」レ
ベルとなり、タイミング信号S₂は新たなカウント値
「６」において「Ｈ」レベルとなる。このようにタイミ
ング信号S₁とS₂とが変化すると、送受信装置32から送信
されるフレーム信号FSは図に示すような形状に変化す
る。

第14図は第13図のタイミングチャートによって表わされ
た、変化前のフレーム信号と変化後のフレーム信号との
変化状況を示した図である。

図において、変化前のフレーム信号FS_Bは、時刻T₁まで
実線でその後は破線で描かれているような位相の信号を
形成していたものとする。変化後フレーム信号FS_Aは時
刻T₁までは生成されず、時刻T₁後に実線のごとくの位相
の信号が発生されるものとする。すなわち、第12図およ
び第13図の例においては、フレーム信号FS_Bは受信装置3
3に最初に送られていた信号を示すものであり、フレー
ム信号FS_Aは送信装置31から後に送信されてきた信号を
示したものである。このように、送受信装置32がフレー
ム信号を受信した後、その信号を受信装置33側の受入れ
に対して同期させる、すなわちフレーム同期引込みをし
ようとした時、その両信号の位相が同期されていない場
合に第14図のような状態となる。ところが、このような
フレーム同期引込みの場合、第13図にて示したようにフ
レーム信号FSの形状が変化してしまう。この結果、第14
図に示したようなフレーム信号FSを受信装置33が受信し
た場合、本来のフレーム信号FS_Aのフレームの先端が認
識されないことになる。したがって、Ｌで示したフレー
ムの先頭の１フレーム分のデータを見失ってしまうとい
う問題を生じる。

この発明は上記のような課題を解決するためになされた
もので、フレームの先頭が変化した場合であっても、最
初の１フレームを見失うことなく、確実にその先頭を認
識できるフレーム信号発生回路を提供することを目的と
する。

［課題を解決するための手段］この発明に係るフレーム信号発生回路は、フレームの先
頭が付与された第１のタイミングに応答して決定される
フレーム信号を発生するフレーム信号発生手段と、フレ
ーム信号発生手段に第１のタイミングを付与した後、第
１のタイミングと異なる第２のタイミングをさらに付与
するタイミング付与手段と、タイミング付与手段による
第２のタイミングに応答して、フレーム信号の先頭を変
化させるようにフレーム信号発生手段を制御する制御手
段とを備えたものである。

［作用］この発明においては、タイミング付与手段によって付与
されたタイミングが変更された場合、発生しているフレ
ーム信号の先頭を変更されたタイミングに応答して変化
させるので、フレームの先端が確実に認識される。

［実施例］第１図はこの発明の第１の実施例によるフレーム信号発
生回路の構成を示すブロック図である。

図において、入力端子Ｒにリセット信号RSが入力される
カウンタ１のカウント値CVがデコーダ２に入力される。
カウント値CVを基礎として、タイミング信号S₁とS₂とを
発生させ、それぞれの信号がフリップフロップ回路３の
入力端子ＳとＲに入力される。さらに、デコーダ２によ
って発生された信号S₃は論理否定回路４を介してフリッ
プフロップ回路３の出力とともに論理積回路５に入力さ
れ、そこからフレーム信号FSが発生される。

第２図は第１図の動作にかかわるタイミングチャートで
ある。

第１図および第２図を参照して、以下この回路の動作に
ついて説明する。

カウンタ１は従来例と同じく３ビットの構成によりなる
ものを想定し、カウント値０から７の値を繰返し出力す
るものである。タイミング信号S₁は従来例と同様に、カ
ウント値「２」において「Ｈ」レベルとなりフレーム信
号FSの立上がりを規定する。タイミング信号S₂は同じく
カウント値「６」において「Ｈ」レベルとなりフレーム
信号FSの立下がりを規定する。デコーダ２から新たに生
成されるタイミング信号S₃はタイミング信号S₁が生成さ
れるカウント値、すなわちフレームの先頭を示すカウン
ト値の１つ前のカウント値で「Ｈ」レベルとなる信号で
ある。この実施例においてはタイミング信号S₃はカウン
ト値「１」において「Ｈ」レベルとなっている。第１図
の構成にて明らかなように、タイミング信号S₃が「Ｈ」
レベルとなるとき、その信号は論理否定回路４によって
反転して論理積回路５に入力されるので、そのときのフ
レーム信号FSは「Ｌ」レベルに変化する。

このような構成の下で、フレーム同期引込み等によって
フレームの先頭が変化する場合を考えてみる。この実施
例においてはフレームの先頭が変化することによって、
リセット信号RSがカウント値「３」において「Ｈ」レベ
ルとなっている。この場合、タイミング信号S₁は従来例
と同様に新たなカウント値「２」において「Ｈ」レベル
となるが、タイミング信号S₃も新たなカウント値「１」
において「Ｈ」レベルとなる。この結果、新たなカウン
ト値「１」におけるフレーム信号FSは強制的に「Ｌ」レ
ベルに変化する。したがって、フレーム同期引込みによ
って変化した新たなフレームの先頭は、新たなカウント
値「２」におけるフレーム信号FSの立上がりとして識別
することができる。

なお、この実施例では、フレームの先頭を示すカウント
値が「２」の場合において示したが、カウント値が
「０」以外のカウント値であっても同様に適用でき同様
の効果を奏する。

ところが、上記実施例では、フレームの先頭がカウント
値「０」である場合においては、同期引込み等によって
変化したフレームの先頭を識別することができないこと
になる。

第３図はフレームの先頭がカウント値「０」の場合のタ
イミングチャートである。

図に示すように、この場合タイミング信号S₁はカウント
値「０」において「Ｈ」レベルとなるが、タイミング信
号S₃はカウント値「０」の前のカウント値すなわち
「７」において「Ｈ」レベルとなる。このような場合、
第２図と同様にリセット信号RSがカウント値「３」にお
いて「Ｈ」レベルとなった場合、タイミング信号S₃は新
たなカウント値における「７」において初めて「Ｈ」レ
ベルに変化する。したがってそれまでタイミング信号S₃
は「Ｌ」レベルであるので、フレーム信号FSはタイミン
グ信号S₂のカウント値「６」における「Ｈ」レベルの変
化まで「Ｈ」レベルを保持したままである。これは変化
したフレーム信号の先頭を認識できないことを意味す
る。

第４図は第３図における問題を解決するためののこの発
明の第２の実施例によるフレーム信号発生回路の構成を
示すブロック図である。

図において、カウンタ１およびフリップフロップ回路３
の構成は第１図に示したものと同様である。この実施例
においては、論理否定回路４に入力する信号S₃がデコー
ダ２から出力されるものではなく、カウンタ１に入力さ
れるリセット信号RSを直接使用しているものである。フ
リップフロップ回路３からの出力と、論理否定回路４を
介しての信号S₃とが論理積回路５に入力され、そこから
フレーム信号FSが発生されるのは同様である。

第５図は第４図の回路構成に基づいたタイミングチャー
トである。

以下第４図および第５図を参照してその動作について説
明する。

この実施例においてはタイミング信号S₁が、先の第３図
にて示したのと同じくカウント値「０」において「Ｈ」
レベルとなっている。ところが、この実施例においては
リセット信号RSがすなわちタイミング信号S₃となるの
で、リセット信号RSがカウント値「３」において「Ｈ」
レベルに変化すると同時にタイミング信号S₃も同様に変
化する。このようにタイミング信号S₃が変化すると第４
図の構成から明らかなように、その信号はカウント値
「３」において論理積回路５に論理否定回路４を介して
「Ｌ」レベルの信号となって入力する。したがって、フ
レーム信号FSはカウント値「３」において「Ｌ」レベル
となるので変化した新たなフレームの先頭を認識するこ
とができる。このようにこの実施例においては、フレー
ムの先頭に対応するカウント値がいずれの値であって
も、常に新たなフレームの先頭を認識することができ
る。

第６図はこの発明の第３の実施例によるフレーム信号発
生回路の構成を示すブロック図である。

この実施例においては、カウンタの最高位ビットの論理
否定をフレーム信号として用いる場合を示すものであ
る。

図において、リセット信号RSが入力端子Ｒに入力される
カウンタ11からのカウンタ最高位ビット信号CVSが論理
否定回路12を介して論理積回路14に入力される。一方、
リセット信号RSはまた論理否定回路13を介して論理積回
路14に入力され、カウンタ信号CVSの反転信号とともに
論理積回路14によってフレーム信号FSが出力される。

第７図は第６図に示すフレーム信号生成回路の動作を示
すためのタイミングチャートである。

以下、第６図および第７図を参照してこの動作について
説明する。

カウンタ11はこの実施例においても３ビットの構成によ
るものである。したがって、最高位ビットの論理否定、
すなわちカウント値０〜３が「Ｈ」レベルとなり、カウ
ント値４〜７が「Ｌ」レベルとなるフレーム信号が生成
されることになる。このようなカウンタの最高位ビット
の論理否定を用いることによってフレーム信号を生成す
ると、先の実施例に示したようなデコーダおよびフリッ
プフロップ回路を必要としないので回路自体をコンパク
トに構成することができる。第７図は先の実施例と同様
に、フレーム同期引込みがなされた場合の動作を示して
いる。すなわち、カウント値「３」においてリセット信
号RSが「Ｈ」レベルになって、次のカウント値から新た
なカウント値CVが始まる。この場合カウンタ信号CVSは
前述のようにカウント値０〜３の間においては「Ｈ」レ
ベルとなっているので、この場合古いカウント値「０」
から新たなカウント値「３」の間まで「Ｈ」レベルにな
っている。ところが、リセット信号RSはカウンタ11に入
力するのみだけではなく、論理否定回路13に入力しその
反転信号を論理積回路14に入力するので、論理積回路14
から出力されるフレーム信号FSは古いカウント値「３」
において「Ｌ」レベルになる。この結果、第７図に示す
ようにフレーム信号FSは新たなカウント値「０」の前の
カウント値「３」において一旦「Ｌ」レベルになるの
で、変更されたフレームの先頭がその立上がりによって
識別されることになる。

この実施例においては、カウンタのビット数を３ビット
としているが、他の任意のビット数のカウンタの場合に
おいても同様の効果を奏する。

第８図はこの発明の第４の実施例によるフレーム信号発
生回路の構成を示すブロック図である。

図において、カウンタ21、デコーダ22およびフリップフ
ロップ回路23の接続関係は基本的には第１図に示した実
施例と同様である。但し、この実施例においてはフリッ
プフロップ回路23の入力端子Ｓに入力されるタイミング
信号S₁が別途論理否定回路25を介して論理積回路26に入
力される。また、フリップフロップ回路23の出力信号
は、カウンタの１カウント分の時間信号を遅延させる遅
延回路24に一旦入力され、その出力となるタイミング信
号S₃またはS₄は論理積回路26に入力され、タイミング信
号S₁の反転信号とともに論理積回路26からフレーム信号
FSとして出力される。

第９図は第８図の構成によるフレーム信号発生回路の動
作を示すためのタイミングチャートである。

以下第８図および第９図を参照して、この動作について
説明する。

この実施例においてはフレーム信号の立上がりを規定す
るタイミング信号S₁はカウント値「１」において「Ｈ」
レベルとなり、フレーム信号の立下がりを規定するタイ
ミング信号S₂はカウント値「５」において「Ｈ」レベル
となるように構成されている。タイミング信号S₁，S₂を
受けて遅延回路24から出力されるタイミング信号S₃が第
９図に示されている。このような構成において、フレー
ム同期引込み等によって、新たなカウント値が「３」に
おいて発生されたものとする。すなわち、リセット信号
RSがカウント値「３」において「Ｈ」レベルとされる。
この場合、タイミング信号S₁は変更前と同じく「１」に
おいて「Ｈ」レベルとなるので、論理積回路26には論理
否定回路25によってその反転信号すなわち「Ｌ」レベル
の信号が入力されることになる。したがって、論理積回
路26から出力されるフレーム信号FSは新たなカウント値
「１」において「Ｌ」レベルとなる。このようにして、
新たなフレーム信号の立上がりがカウント値「２」にお
いて認識されることができる。このように、この実施例
では、デコーダ22でフレームの先頭の１つ前のカウント
値で「Ｈ」レベルとなる信号を生成する必要がなく、フ
リップフロップ回路23のセット入力に入る信号S₁を用い
ることによってフレーム先頭を認識できるフレーム信号
を生成することができる。

なお、この実施例においては、フレーム信号の立上がり
を規定するカウント値がどのような数値であっても、確
実にフレーム信号の立上がりを認識できるフレーム信号
を生成することができる。

また、上記各実施例においては、フレームの先頭を認識
するためにフレーム信号の立上がりを認識しているが、
必ずしも立上がりで識別しなくてもよく、要するに立下
げ等のそれ以外の他の変化によって識別させるものでも
同様にこの発明が適用でき、同様の効果を奏することは
言うまでもない。

さらに、上記各実施例においてはカウンタの構成を３ビ
ットによるものとしているが、このビット数は任意の数
のビットでもよく、同様の効果を奏する。

［発明の効果］この発明は以上説明したとおり、フレームの先頭の直前
でフレーム信号を強制的に変化させるので、フレームの
先頭の位置が同期引込み等によってどのように変化して
も、フレームの先頭を容易に識別することができる効果
がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例によるフレーム信号発
生回路の構成を示すブロック図、第２図は第１図の構成
による回路の動作を示すためのタイミングチャート図、
第３図は第１図の動作の他の例を示すタイミングチャー
ト図、第４図はこの発明の第２の実施例によるフレーム
信号発生回路の構成を示すブロック図、第５図は第４図
の構成による回路の動作を示すためのタイミングチャー
ト図、第６図はこの発明の第３の実施例によるフレーム
信号発生回路の構成を示すブロック図、第７図は第６図
の構成による回路の動作を示すタイミングチャート図、
第８図はこの発明の第４の実施例によるフレーム信号発
生回路の構成を示すブロック図、第９図は第８図の構成
による回路の動作を示すためのタイミングチャート図、
第10図は従来のフレーム信号発生回路の構成を示すブロ
ック図、第11図は第10図の構成による回路の動作を示す
ためのタイミングチャート図、第12図は一般のフレーム
信号の送受信に係る装置の関係を示す図、第13図は第10
図の構成による回路の動作の他の例を示すためのタイミ
ングチャート図、第14図は第13図のタイミングチャート
によって表わされた、変化前のフレーム信号と変化後の
フレーム信号との変化状況を示した図である。図において、１はカウンタ、２はデコーダ、３はフリッ
プフロップ回路、４は論理否定回路、５は論理積回路、
11はカウンタ、12は論理否定回路、13は論理否定回路、
14は論理積回路、21はカウンタ、22はデコーダ、23はフ
リップフロップ回路、24は遅延回路、25は論理否定回
路、26は論理積回路である。なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】フレームの先頭が、付与された第１のタイ
ミングに応答して決定されるフレーム信号を発生するフ
レーム信号発生手段と、前記フレーム信号発生手段に前記第１のタイミングを付
与した後、前記第１のタイミングと異なる第２のタイミ
ングをさらに付与するタイミング付与手段と、前記タイミング付与手段による前記第２のタイミングに
応答して、前記フレーム信号発生手段によって発生した
フレーム信号の先頭を変化させるように、前記フレーム
信号発生手段を制御する制御手段とを備えた、フレーム
信号発生回路。