JPH0588017B2 - - Google Patents

Info

Publication number
JPH0588017B2
JPH0588017B2 JP61122152A JP12215286A JPH0588017B2 JP H0588017 B2 JPH0588017 B2 JP H0588017B2 JP 61122152 A JP61122152 A JP 61122152A JP 12215286 A JP12215286 A JP 12215286A JP H0588017 B2 JPH0588017 B2 JP H0588017B2
Authority
JP
Japan
Prior art keywords
clock
signal
clock signal
data
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61122152A
Other languages
English (en)
Other versions
JPS62279748A (ja
Inventor
Yukio Hagiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61122152A priority Critical patent/JPS62279748A/ja
Publication of JPS62279748A publication Critical patent/JPS62279748A/ja
Publication of JPH0588017B2 publication Critical patent/JPH0588017B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタルデータ終端装置などにお
いて入力データの取り込み用に用いられるビツト
バツフア回路に関するものである。
〔従来の技術〕
近年、高品質のデータ伝送路が要求されること
が多くなり、そのためデジタルデータ終端装置が
普及しつつある。これは、音声周波数のキヤリア
をデジタル信号で変調していた従来のアナログモ
デムと異なり、正極性と負極性の2値形式のデジ
タル信号をそのまま伝送するものである。そし
て、送信側から伝送してくる信号をもとにして書
込みのクロツク信号を再生し、そのクロツク信号
によつて伝送されてきたデータを取り込んだ後、
その取り込んだデータを受信側の読出し用クロツ
ク信号と同期させたデータとして取り出すように
している。
〔発明が解決しようとする問題点〕
しかしながら従来の回路は、書込みクロツク信
号と読出しクロツク信号の同期をとつていないの
で、双方のクロツク信号の位相が接近するとジツ
タの影響により動作が不安定になることがあると
いう欠点を有していた。この欠点を除去するため
には両信号の同期をとることも考えられるが、伝
送されてくる信号はジツタがあるために同期を確
保することは困難である。
〔問題点を解決するための手段〕
このような問題を解決するためにこの発明は、
入力信号がないときは両方のクロツク信号の位相
差を所定の値にするようにしたものである。
〔作用〕
安定にデータの取り込みが行われる。
〔実施例〕
第1図はこの発明の一実施例を示すブロツク図
である。同図において、1は受信信号入力端子、
4は読出し用クロツク入力端子、5はデータ出力
端子、6,7は4段リングカウンタ、8は位相比
較回路、9はクロツク再生回路、10はクロツク
判定回路、11a〜11d,12a〜12dはレ
ジスタ、13はセレクタである。
クロツク再生回路9は入力信号が供給されると
その入力信号からクロツク信号を抽出して、その
抽出したクロツク信号を出力端子9a,9bから
送出し、入力信号が供されなくなつたときは端子
9aからいままで発生していたクロツク信号をフ
リーランニングによつて継続して発生する(以
下、この回路で発生したクロツク信号を再生クロ
ツク信号と称する)とともに、いままで端子9b
から送出していた再生クロツク信号の送出を停止
するようになつている。リングカウンタ6〜位相
比較回路8はクロツク制御回路を構成している。
クロツク判定回路10は第2図に示すように、リ
トリガラブル・モノマルチバイブレータ10a、
抵抗10b、コンデンサ10cから構成され、ク
ロツク信号が供給されているときは「1」レベル
の信号を出力しており、クロツク信号が所定時間
以上にわたつて供給されなくなつたときは「0」
レベルの信号を送出するようになつている。
このように構成された装置の動作は次のとうり
である。入力信号が供給されると、クロツク再生
回路9によつて入力信号からクロツク信号が抽出
され、その再生クロツク信号がリングカウンタ6
に供給される。このためリングカウンタ6はその
出力Q0〜Q3より順次「1」レベルの出力信号
を送出し、その出力信号をレジスタ11a〜11
dのクロツク入力端子に供給する。
一方、入力信号はレジスタ11a〜11dの入
力端子にも供給されているので、この入力信号は
リングカウンタ6から供給される再生クロツク信
号が供給される度にレジスタ11a〜11dに順
次取り込まれる。ここでレジスタ11a〜11d
によつてとりこまれるデータは、再生クロツク信
号が4個発生すると1回内容が更新されるので、
再生クロツク信号の4倍の周期のデータ、即ち入
力信号のデータ長が4倍になつたデータがレジス
タから順次送出されている。
読出しクロツク入力端子4には図示しない外部
装置から、受信側で発生している読出し用のクロ
ツク信号が供給されており、このため、リングカ
ウンタ7はその出力Q0〜Q3より順次「1」レ
ベルの出力信号を送出し、その出力信号をレジス
タ12a〜12dのクロツク入力端子に供給して
いる。そして、レジスタ12a〜12dのD入力
端子には、レジスタ11a〜11dの出力信号が
供給されているので、レジスタ12a〜12dは
そのクロツク入力端子にリングカウンタ7で発生
したクロツク信号が供給される度に入力信号を取
り込む。レジスタ12a〜12dに取り込まれた
データはセレクタ13によつて順次選択され、デ
ータ出力端子5から送出される。
デジタルデータ終端装置においては入力信号に
含まれているクロツク信号と、受信側で発生して
いるクロツク信号の周波数は同一に設定されてい
るので、レジスタ12a〜12dの出力信号継続
時間と、レジスタ11a〜11dの出力信号継続
時間とは同一となつている。そして、セレクタ1
3は読出し用クロツク入力端子4に供給されるク
ロツク信号4個毎に同一のレジスタを選択するの
で、セレクタ13から送出される信号の継続時間
はレジスタ12a〜12dの出力信号継続時間の
1/4、すなわち入力信号のデータ継続時間と同一
となつている。このことは、入力信号のデータが
読出し用クロツクに同期して取り込まれ、それを
読出したと等価な出力が得られたことになる。
以上は入力信号が供給されている期間の動作で
あり、このときはクロツク再生回路9の端子9b
から再生クロツク信号が送出されていたので、ク
ロツク判定回路10は「1」レベルの信号を送出
していた。しかし、入力信号が供給されなくなる
と、クロツク再生回路9は「0」レベルの信号を
発生し、それをリングカウンタ6,7のプリセツ
ト端子に供給するので、リングカウンタ6,7は
プリセツトされる。このとき、リングカウンタ6
は端子Q0に出力が発生し、リングカウンタ7は
端子Q2に出力が発生するように設定しておく。
この結果、入力信号の供給されないときレジスタ
は第3図の状態遷移図に示すように常に最適タイ
ミングとなつている。第3図において、WQ0〜
WQ3は書込み用レジスタ、RQ0〜RQ3は読出
し用レジスタを表している。
したがつて、第4図aのような入力信号の供給
されている期間、第4図bに示すような再生クロ
ツクが発生するとともに、第4図cに示す信号が
クロツク判定回路10から発生している。このた
め、入力信号の供給されなくなる第4図cの記号
Tで示した期間になる度に、リングカウンタ6,
7のプリセツトが行われ、書込み用のクロツク信
号と、読出し用クロツク信号はその度に最適タイ
ミングに設定され、受信入力信号の取り込み開始
時点においては両信号の位相が接近していること
はなく、動作が不安定になることもない。また、
書込み用のクロツク信号は入力信号をもとに発生
しているので、その信号によつて行われる書込み
はジツタが伴なつても、書き込まれたデータの読
出しは、書き込まれたデータが充分安定した後に
行われるので、読出されたデータにジツタ成分は
ふくまれていない。
データの取り込みが継続して行われると書込み
用クロツク信号と読出し用クロツク信号の位相が
接近してくることがある。このときは位相比較回
路8がそのことを検出し、検出した信号をリング
カウンタ7に供給する公知の技術によつて、接近
したクロツク信号の位相が再び離されるようにな
つている。
〔発明の効果〕
以上説明したようにこの発明は、入力信号が供
給されていない期間、読出し用のクロツクと書込
み用のクロツクに所定の位相差を与えるようにし
たので、双方のクロツク信号の位相が接近するこ
とがなくなり、安定したデータの取り込みを行な
うことができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロツク
図、第2図はクロツク判定回路の一例を示す回路
図、第3図はレジスタの状態遷移図、第4図はプ
リセツト期間を説明するためのタイムチヤートで
ある。 6,7…リングカウンタ、8…位相比較回路、
9…クロツク再生回路、10…クロツク判定回
路、11,12…レジスタ、13…セレクタ。

Claims (1)

    【特許請求の範囲】
  1. 1 送信側から伝送してくる信号をもとに書込み
    用のクロツク信号を再生し、そのクロツク信号に
    よつて、伝送されてきたデータを取り込んだ後、
    その取り込んだデータを受信側の読出し用クロツ
    ク信号と同期させて出力するビツトバツフア回路
    において、送信側から信号が伝送されてこないと
    きは読出し用クロツク信号と書込み用クロツク信
    号との位相差を所定の値にする位相差設定手段を
    設けたことを特徴とするビツトバツフア回路。
JP61122152A 1986-05-29 1986-05-29 ビツトバツフア回路 Granted JPS62279748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61122152A JPS62279748A (ja) 1986-05-29 1986-05-29 ビツトバツフア回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61122152A JPS62279748A (ja) 1986-05-29 1986-05-29 ビツトバツフア回路

Publications (2)

Publication Number Publication Date
JPS62279748A JPS62279748A (ja) 1987-12-04
JPH0588017B2 true JPH0588017B2 (ja) 1993-12-20

Family

ID=14828891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61122152A Granted JPS62279748A (ja) 1986-05-29 1986-05-29 ビツトバツフア回路

Country Status (1)

Country Link
JP (1) JPS62279748A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0447731B1 (en) * 1990-03-13 1995-08-30 International Business Machines Corporation A synchronization circuit for a synchronous switching system
US5101203A (en) * 1990-06-29 1992-03-31 International Business Machines Corporation Digital data regeneration and deserialization circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5075341A (ja) * 1973-11-02 1975-06-20
JPS547816A (en) * 1977-06-20 1979-01-20 Nippon Telegr & Teleph Corp <Ntt> Phase synchronous system
JPS58116832A (ja) * 1981-12-29 1983-07-12 Matsushita Electric Ind Co Ltd デ−タサンプリングパルス発生装置
JPS58153421A (ja) * 1982-03-08 1983-09-12 Nec Corp 位相同期回路
JPS6024533A (ja) * 1983-07-21 1985-02-07 Konishiroku Photo Ind Co Ltd 露光光学装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5075341A (ja) * 1973-11-02 1975-06-20
JPS547816A (en) * 1977-06-20 1979-01-20 Nippon Telegr & Teleph Corp <Ntt> Phase synchronous system
JPS58116832A (ja) * 1981-12-29 1983-07-12 Matsushita Electric Ind Co Ltd デ−タサンプリングパルス発生装置
JPS58153421A (ja) * 1982-03-08 1983-09-12 Nec Corp 位相同期回路
JPS6024533A (ja) * 1983-07-21 1985-02-07 Konishiroku Photo Ind Co Ltd 露光光学装置

Also Published As

Publication number Publication date
JPS62279748A (ja) 1987-12-04

Similar Documents

Publication Publication Date Title
US5323426A (en) Elasticity buffer for data/clock synchronization
US4703355A (en) Audio to video timing equalizer method and apparatus
JPH055711Y2 (ja)
JP2813106B2 (ja) 送信機とその動作方法
US4694196A (en) Clock recovery circuit
US5881110A (en) Carrier phase synchronization by reverse playback
US4964142A (en) Receiver synchronization in encoder/decoder
JPH0588017B2 (ja)
EP0396669B1 (en) Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer
JPS594895B2 (ja) 衛星経由のデジタル伝送の同期方法および装置
US5825834A (en) Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor
JP3546799B2 (ja) データ送受信装置
JPS60157351A (ja) 周期信号の有効タイミング再生方法及び装置
JPH0357349A (ja) 回線速度検出方式
JPH1013393A (ja) ディジタル信号の伝送方法、エンコーダ及びデコーダ
JP2602350B2 (ja) 通信装置
JP2590935B2 (ja) デジタル伝送データ再生回路
KR930005150Y1 (ko) 디지탈 오디오 기기의 지터 방지 장치
SU1474658A1 (ru) Устройство ввода асинхронного цифрового потока
JPS613544A (ja) 同期クロツク再生装置
JPH01278143A (ja) クロックのノイズ除去回路
JPH10164105A (ja) 通信装置および通信方法
JPH057186A (ja) デイジタルオーデイオスイツチヤ装置
JPH06101717B2 (ja) フレーム信号発生回路
JPH0511817B2 (ja)