JPS58116832A - デ−タサンプリングパルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は受信されたデジタルデータ信号から各ビットを
再生する際に必要なサンプリングパルスを得るデータサ
ンプリング装置に関する。

従来、この種のデータサンプリングパルス発生装置は、
入力信号の符号の変化点の位置と、同期用発振器よ多出
力されたクロックパルスの位相を比較し、この位相差を
もとに、クロックパルスが入力信号の各ビットのほぼ中
央に位置するように発振器の周波数を制御してクロック
パルスの位相補正を行うビット同期装置を受信期間中常
時動作させる事によって実現されている。しかし例えば
、装置の一部にマイクロコンピュータを利用シて、クロ
ッ゛り周波数の制御を行う場合、従来の受信期間中常時
ビット同期装置を動作させる構成では、データの取り込
み、処理等、ビット同期以外の他の処理を時分割多重で
同一のマイクロコンピュータで実行する際、マイクロコ
ンピータの利用効率の面で不利となる欠点がある。更Ｋ
例えば「ポケノトベル」の場合のような、時分割多重方
式を採用して移動する加入受信機を選択的に呼出す選択
呼出通信方式においては、個々の受信機にとって必要な
情報は、あらかじめ定められた一部の期間にしか送信さ
れないので、それ以前の期間にビット同期装置を動作さ
せ必要な情報の含まれる期間までに同期を確立させ、そ
の後は、確立された時点での位相を保持したまま、発振
器の周波数を入力信号のビット周波数に等しくさせて固
定しても、発振器の精度により決定される一定の期間は
正しく同期が取れていると見なせるので正確なデータサ
／グリ／グが可能となる。

本発明は、上述のような用途に適し、更に、マイクロコ
ンピュータの時分割多重処理に適したデータサンプリン
グパルス発生装置を提供するものである。

以下本発明の一実施例を説明する。

図は本発明を適用した一実施例を示すものである。

図中１はビット同期装置、２は可変分周器であり、入力
信号へのビット周波数のｎ倍（ｎは整数）の周波数の周
期パルスを発生する発振器３の出力を分周して、サンプ
リングツ（ルスとなるクロックパルスＢを得る。分周比
は制御端子２−１．２−２を介して制御装置４より供給
される制御信号Ｃ及びＤにより、”　＋　”　−１＋　
ｎ　＋　１のいずれかが選択される。６は発振器３より
供給される周期）くルスにより駆動されるｎ＋１段以上
のシフトレジスタであり、上記周期パルスによりサンプ
ルされた入力信号Ａを少くとも１ビット期間にわたり記
憶する。制御装置４は、クロックパルスＢを受けた時点
において、シフトレジスタ６に格納されているデータを
受け、変化点の位置を認識する事により、クロックパル
スＢのタイミングの遅れもしくは進みを判断し、その結
果に基いて可変分周器２の分周比を決定する制御信号Ｃ
及びＤを制御端子２−１．２−２へ供給する。この制御
信号Ｃ及びＤにより指定された分周比で可変分周器２は
発振器３の出力を分周し、再び同様の動作が繰り返され
、クロックパルスＢの位相の補正がなされる。

制御信号Ｃ及びＤのデータは次回の新たなデータが得ら
れるまでラッチされている。ここで制御装置４は入出力
インターフェース機能を持つマイクロコンピュータであ
り、上記の動作をあらかじめメモリに蓄積されたプログ
ラムに従って実行する。

ｉは上述のビット同期装置の動作を制御するだめのタイ
マ装置であり、ビット同期装置の「作動」及び「停止Ｊ
を制御するスティタス信号Ｅを交互に繰り返し制御装置
４に供給する。制御装置４はスティタス信号Ｅを受けて
、「作動」の状態であれば上述のビット同期装置の動作
を継続する。

「停止」の状態であれば、「停止」の状態になって以降
最初のクロックパルスＢを受けた時点以降、分周器２の
分周比がｎになるように制御信号Ｃ及びＤをランチし、
「作動」の状態になるまでクロックパルスＢの位相補正
を行わない。

以上のようにビット同期装置の動作を間欠的に行わせる
事により、Ｅが「停止Ｊの状態であれば制御装置４を構
成しているマイクロコンピュータ−に、ビット同期以外
の他の処理を行わせる事が容易となり、マイクロコンピ
ータの利用効率の向上が期待できる。

このように本発明によれば、マイクロコンピュータの利
用効率を高めることができ、動作効率の高いデータサン
プリングパルス発生装置を得ることができる。

【図面の簡単な説明】

図は本発明によるデータサンプリング装置の一実施例を
示すブロック図である。 １・・　ビット同期装置、２・・・・・可変分局器、３
−・・周期パルス発生器、４・・・・・制御装置、６・
・・・・シフトレジスタ、６・・・・・・タイマ装置。

Claims (1)

【特許請求の範囲】
1. （１）周期パルス発振器と、上記パルス発振器の出力を
   分周し、クロックパルスを得る可変分周回路と、入力信
   号の符号の変化点の位置と上記クロックパルスの位相を
   比較し、位相差に応じた信号を得る位相比較回路と、上
   記位相比較回路によシ得られた信号を受けて、上記クロ
   ックパルスが入力信号の各ピントのほぼ中央に位置する
   ように上記可変分周回路の分周比を制御する信号を得る
   制御回路とにより構成されるビット同期装置と、上記ピ
   ント同期装置を間欠的に動作させるタイマ装置とを備え
   、上記ビット同期装置の休止期間中においては入力信号
   のビット周波数に最も近い周波数でかつ休止直前の位相
   が保持されたクロックパルスが得られるように上記分周
   回路の分周比を固定させる事により上記クロックパルス
   を入力信号のサンプリングパルスとして得ることを特徴
   とするデータサンプリングパルス発生装置。