SU681566A2 - Устройство дл синхронизации многоканальных равнодоступных систем св зи - Google Patents

Description

Изобретение относитс  к технике св зи и может быть использовано дл  цикловой и канальной синхронизации многоканальных адресных систем радиосв зи с временным делением каналов.

Из основного авт. св. № 650245 известно устройство дл  синхронизации . м-чогоканальных равнодоступных систем св зи, содержащее последовательно соединенные фильтр, блок фазировани  и распределитель временных каналов, выход которого соединен с -другим входом блока фазировани , а также блок тактовой синхронизации соединенный по входу с фильтром, причем на управл ющие входы блока фазировани  и блока тактовой синхронизации подан сигнал управлени , управл емый коммутатор и коммутируемый временной дискриминатор, при Э.ТОМ другой выход распределител  временных каналов соединен через управл емый коммутатор с другими входами,блока тактовой синхронизации коммутируемого временного .дискриминатора , распределител  временных каналов и фильтра, а дополнительный выход блока фазировани  соединен

с дополнительным входом управл емого коммутатора, соот етствующий вход которого и выход коммутируемого временного дискриминатора соединены с соответствующими выходом и входом блока тактов.ой синхрони-зации , при этом один из входов коммутируемого временного дискриминатора соединен с входом фильтра,

0 а на управл те)щий вход управл емого коммутатора поданы сигналы управлени .

Однако такое устройство имеет

5 невысокую точность синхронизации.

Цель изобретени  - повышение точности синхронизации.

Это достигаетс  тем, что в устройство дл  синхронизации многоканаль0 ных равнодоступных систем св зи, содержащее последовательно соединенные фильтр, блок фазировани  и распределитель временных каналов, выход которого соединен с другим входом

Claims (1)

1. 5 блока фазировани , а также блок тактовой синхронизации, соединенный по входу с фильтром, причем на управл ющие входы блока фазировани  и блока тактовой синхрониза0 ции подан сигнал управлени , управл емый коммутатор и коммутируемый временной дискриминатор, при этом другой выход распределител  временных каналов соединен через управл е мый коммутатор с другими входами блока тактовой синхронизации, коммутируемого временного дискрими натора, распр целител  временных каналов и фильтра, а дополнительный выход блока фазировани  соедин с дополнительным входом управл емо ком1 татора, соответствукиций вход которого и выход коммутируемого временного дискриминатора соединены с соответствующими выходом и входом блока тактовой синхронизации, при этом один из входов коммутируе мого временного дискриминатора сое динен с входом фильтра, а на управ л ющий вход управл емого коммутато ра поданы сигналы управлени , введ блок выбора циклового синхросигнал ко входам которого подключены дополнительные выходы блока фазирова ни , распределител  временных кана лов и коммутируемого временного дискриминатора, а выход блока выбо ра циклового синхросигнала подключен к дополнительным входам управл емого коммутатора и коммутируемого временного дискриминатора. На фиг.- 1 изображена стуктурна  электрическа  схема предлагаемого устройства; на фиг. 2 - схема блока выбора циклового синхросигнала. Устройство дл  синхронизации мн гоканальных равнодоступных систем св зи содержит фильтр 1, блок 2 фазировани , распределитель 3 временных каналов, блок 4 тактовой синхронизации, управл емый коммутатор 5, коммутируемый временнЪй дискриминатор 6 и блок 7 выбора циклового синхросигнала. Устройство работает следующим образом. Групповой сигнал, состо щий из неперекрывающихс  во, времени сигналов различных станций, поступает на блок 2 .фазировани  и блок 4 тактовой синхронизации. В каждом временном канале с помощью ёлока 2 фазировани  произв д т обнаружение и прием синхросигнала , выбор синхросигнала, имеющего минимальную задержку. Импульс, соответствующий концу циклового синхросигнала, подаетс  на вход установки О счетчика 8 емкостью N+1(N-число временных каналов). На счетный вход счетчика 8 поступает последовательность упр л ющих импульсов распределител  3. При переходе счетчика 8 в состо ни N, соответствующее началу врем ного канала, зан того хронирующей станцией , с дешифратора 9 на элемент И 10 подаетс  разрешение. Разрешение на вторые входы элементов И 10, 11 подаетс  с триггера 12. Импульс, соответствующий началу канала, с выхода управл емого коммутатора 5 через элемент И 10 перебрасывает триггер 13, в результате чего распределитель 3 подключаетс  к блоку 4 тактовой синхронизации. Началу следующего временного канала соответствует - состо ние счетчика 8. Ори этом разрешение с дешифратора 14 подаетс  на элемент И 11 и импульс начала временного канала через элемент И 10 с помощью триггера 13 подключает распределитель 3 к блоку 4 тактовой сийхронизации . Если хронирующа  станци  закончила сеанс св зи, сигналом конец передачи , .поступающим на вход триггера 13 через элемент И 16, открытый сигналом дешифратора 17, элемент ИЛИ 18, элемент ИЛИ 15 в конце временного канала, распреД3 елитель 3 подключаетс  к блоку 4 тактовой синхронизации и опрокидываетс  триггер 12, в результате чего на элементы И 10, 11 подаетс  запрет. Одновременно на сумматор 19 по модулю два подаетс  потенциал и все станции, работающие на прием, инвертируют канальный синхросигнал, поступающий на вход сумматора 19 по модулю два. Прева , вышедша  на передачу, станци  становитс  хронирующей. Синхросигнал, прин тый другими станци ми , опрокидывает триггер 12 в состо ние и процесс повтор етс . При отсутствии циклового синхросигнала в N-временных каналах сигНсШ с выхода счетчика 8 через элеент ИЛИ 18 и элемент ИЛИ 15 опрокидывает триггеры 12 и 13 и происходи г процесс смены хронирующей станции. Формула изобретени  Устройство дл  синхронизации многоканальных равнодоступных систем св зи тпо авт. св. № 650245, о тличаюцеес  тем, что, с целью повышени  точности синхронизации , введен блок выбора циклового синхросигнала, ко входам которого подключены дополнительные выходы блока фазировани , распределител  временных каналов и коммутируемого временного дискриминатора, а выход блока выбора циклового синхросигнала подключен к дополнительным входам управл емого коммутатора и коммутируемого временного дискриминатора .

   /г