SU745012A1

SU745012A1 - Устройство синхронизации многоканальных равнодоступных систем св зи

Info

Publication number: SU745012A1
Application number: SU782591156A
Authority: SU
Inventors: Сергей Антонович Ганкевич
Original assignee: Минский радиотехнический институт
Priority date: 1978-03-16
Filing date: 1978-03-16
Publication date: 1980-06-30

Description

1

Изобретение относитс к радиосв зи и быть использовано в многоканальгных децейтрализованных синхронно-адресных системах св зи в временным делением каналов.

Известное устройство синзфонизадии многоканальных равнодоступных систем св зи содержит последовательно соеди- ненные блок фазировани , распределитель временных каналов, управл емый коммутатор и блок тактовой синхронизации, выход которого подключен к второму входу управл емого коммутатора, причем другой выход распределител временнь1х каналов подключен к второму входу блока фазировани , другой выход которого подключен к другому входу управл емого коммутатора, при этом на третий вход блока фазировани подан входной сигнал ClJОднако известное устройство имеет недостаточйую точность синхронизации.

Цель изобретени - повышение точности синхронизации.

Дл этого в устройство синхронизации многоканальных равнодоступных систем св зи введены последовательно соединенные ключ, блок коррел ционной обработки , коммутатор и управл ющий элемент , а также блок усреднени , входы которого объединены с входами коммутатора и соединены с дополнительными выходами блока тактовой синхронизации, а выход блока усреднени подключен к

10 второму входу блока, коррел ционной обработки , третий вход которого соединен с вторым дополнительным выходом блока тактовой синхронизации и дополнительным входом блока фазировани , причем выход

15 управл ющего элемента подключен к допсшнительному входу распределител ременных каналов, а другой вход управл ющего элемента соединен с третьим дополнительным выходом блока тактовой

20 синхронизации, а дополнительный выход управл емого коммутатора подключен к четвертому входу блока коррел ционной обработки и входу ключа, другой вход

которого объединен с третьим входом блока фазировани и вторым дополнительным входом блока тактовой син онизации .

На чертеже изображена структурна

схема устройства синхронизации многоканальных равнодоступных систем св аи .

Предложенное устройство содержит последовательно соединенные блок 1

фазировани , распределитель 2 временных каналов, управл емый коммутатор 3 и блок 4 тактовой синхроинзании, выход которого подключен к второму входу управл емого коммутатора 3. Другой

выход распределител 2 временных каналов подключен к второму входу блока 1 другой выход которого подключен к другому входу управл емого коммутатора 3. lia третий вход блока 1 подан входной сигнал. Входы блока 5 усреднени объединены с входами коммутатора 6 и соединены с дополнительными выходами блока 4. Выход блока 5 подключен к второму входу блока 7 коррел ционной обработки , третий вход которого соединен с вторым дополнительным выходом блока 4 и дополнительным входом блока 1.

Выход управл ющего элемента 8 подключен к дополшггельному входу распределител 2, а другой вход управл ющего элемента 8 соединен с третьим дополнительным выходом блока 4г Дополнительный выход управл: емого коммутатора 3 подключен к четвертому входу блока 7 и входу ключа 9, другой вход которого объединен с третьим входом блока 1 и вторым дополнительЕсым входом блока 4.

.Управл емый коммутатор 3 состоит вз делител 10 канальной частоты, коммутатора 11 с элементом 12 управлени коммутацией.

Блок 4 тает-овой синхронизации сое-, тоит из элемента 13 задержки, регенератора 14, перемножителей 15, 16, сумматора по модулю 2 17, элемента И 18, генератора 19, реверсивного счет чика 20, утфавл ющего элемента 21, ко мутаторов 22, 23, делител 24 тактовой частоты.

Предложенное устройство работает следующим образом.

На этапе вхождени в св зь производитс фазирование распределител 2 по синхрос гналу, принимаемому с минимальной задержкой относительно тактовых точек Е менных каналов, полученных в резулмате фазировани распределител 2 по первому прин тому синхросигналу , а также фазирование делителей 24 и 10 по синхросигналам, прин тым в соответствующих времегшых каналах с помощью блока 1, Одновременно производитс коррекци фазы опорного сигнала тактовой частоты, получаемого на выходе делител 24. По окончании времен.ного канала делитель 24 подключаетс к вы- . ходу генератора 19, а дл следующего временного канала - к управл ющему элементу 21. Через врем цикла последовательности импульсов тактовой частоты на выходе делител 24 будут синфазны с значащими моментами соответствующих канальных сигналов. При последующей коммутации делителей 10, 24 к регенератору фазовое рассогласование между входным и оперным сигналами бедет определ тьс лишь нестабильностью генерируе- мыхчастот и длительностью цикла. Коммутаци выходов делителей 10 и 24 к регенератору гфоизводитс в момент смен временных каналов посредством коммутатора 23, а входа к управл ющему элементу 21 - посредством коммутатора 22 Коммутаторы 22 и 23 управл ютс сигналами с элемента 12, который, в свою очередь, управл етс сигналами с выходов распределител 2.

Устранение вли ни задержки на частоту осуществл етс следующим/образом.

Если приращение рассто ний между станци ми не равно О, знак усредненной величины фазового рассогласовани между опорным и канальным сигналами тактовой частоты, определ емь1й с помощью блока 5, одинаков на всех станци х и соответствует знаку приращени задержки. В зан том дл передачи временном канале кажда станци информирует другие станции о знаке фазового рассогласовани посредством передачи в начале ременного канала одного из двух щэотивопйложных синхросигналов. Последа ВИЙ используетс также при коррел ционном приеме в качестве опорного сигнала. В этом случае максимальное значение коррел ции йа выходе блока 7 положительна .

Коммутатор 6 подключает перекрестно шшй добавлени и бычитани к упрабл ЕоmeNsy элементу 8. При этом знак коррекции фазы распределител 2 противоположен знаку приращени задержки. При этом вли йие задержки на частоту компенсируетс , поскольку передача информации осуществл етс с фазой распределител 2

Если прираШенйе рассто ний равно или близко к О, знак усредненной величины фазового рассогласовани на различных станци х различен и определ етс разностью между средней частотой цикла в сети и частотой цикла собственного генератсфа . Цри различии в знаках фазового рассогласовани на передающей и приемной станци х максимальное значение ксфрел цйонной функции отрицательно. В результате этого с помощью коммутатора ь осуществл етс пр мое соединение шин добавлени и вычитани управл ющих элементов 21 и 8, и коррекци фазы распределител 2 совпадает по величине и знаку с коррекцией фазы делитед 24,

Изобретение позвол ет обеспечить высокую точность синхронизации по временным каналам, а также снизить погрешность синхронизации, при этом максимальна продолжительность сеанса св зи не ограничиваетс .

.

. Формула, изобретени

Устройство синхронизации многоканальных равнодоступных систем св зи, содержащее последовательно соединеншде блок фазировани , распределитель Щ)еменных каналов, управл емый KOMMyraTqp и блок тактовой синхронизации, выход которого подключен к второму входу управл емого коммутатора, причем другой выход распределител временных каналов подключен к Второму входу блока фазироЬани , другой выход которого подключен к другому входу управл емого коммутатора при этом йа третий вход блока фаа1фовани подан входной сигнал, о т л и ч а ю щ е е с тем, что, с целью : повышени точности синхронизации, введены последовательно соединенные ключ, блок, коррел ционной обработки, коммутат ф и управл ющий элемент, а тже блок усреднени , входы которого объдинены с вхбдами коммутатора и соединены с дополНЕРгельными выходами блока тактовой синзфонизации, а выход блока усреднени подключен к второму входу блока коррел ционной обработки, третий вход KOTqporo соединен с вторым дополнительным выходом блока тактовой синзфонизации и дополнительным входом блока фазировани , причем выход управл ющего элеме га подключен к дополнительному входу распределител временных каналов, а другой вход управл ющег элемента соединен с третьим дополнительным выходом блока тактовой синхронизации , а дополнительный выход управл емого коммутатора подключен к четвертому входу блока коррел ционной обработки и входу ключа, другой вход которого объединен с третьим входом блока фазировани и вторым дополнительным входом блока тактовой синхронизации .

Источники информации, прин тые Во внимание при экспертизе

1. Авторское свидетельство СССР по за вке № 2372221/18-09, кл. Н 04 t 7/02, 1976.

Claims

Формула, изобретения

Устройство синхронизации многоканальных равнодоступных систем связи, содержащее последовательно соединенные блок фазирования, распределитель временных каналов, управляемый коммутатор й блок тактовой синхронизации, выход которого подключен к второму входу управляемого коммутатора, причем другой выход распределителя временных каналов подключен к второму входу блока фазиро6

Вания, другой выход которого подключен к другому входу управляемого коммутатора, при этом йа третий вход блока фазирования подан входной сигнал, о т л и ч а ю щ е ё с я тем, что, с целью повышения точности синхронизации, введены последовательно соединенные ключ, блок, корреляционной обработки, коммутатор и управляющий элемент, а так10 же блок усреднения, входы которого объединены с входами коммутатора и соединены с дополнительными выходами блока тактовой синхронизации, а выход блока усреднения подключен к второму входу 15 блока корреляционной обработки, третий вход которого соединен с вторым дополнительным выходом блока тактовой синхронизации и дополнительным входом блока фазирования, причем выход управ20 ляюшего элемента подключен к дополнительному входу распределителя временных каналов, а другой вход управляющего элемента соединен с третьим дополнительным выходом блока тактовой син25 хронизации, а дополнительный выход управляемого коммутатора подключен к четвертому входу блока корреляционной обработки и входу ключа, другой вход которого объединен с третьим входом

30 блока фазирования и вторым дополнительным входом блока тактовой синхронизации.