SU985956A1 - Устройство синхронизации цифровой сети св зи - Google Patents
Устройство синхронизации цифровой сети св зи Download PDFInfo
- Publication number
- SU985956A1 SU985956A1 SU813230351A SU3230351A SU985956A1 SU 985956 A1 SU985956 A1 SU 985956A1 SU 813230351 A SU813230351 A SU 813230351A SU 3230351 A SU3230351 A SU 3230351A SU 985956 A1 SU985956 A1 SU 985956A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- network
- channel
- discriminator
- generator
- output
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Устройство относится к электросвязи и может быть использовано для повышения точности синхронизации и уменьшения времени вхождения в синхронизм цифровой сети связи.
Известно устройство синхронизации 5 каналов связи, содержащее последовательно соединенные фазовый дискриминатор, усредняющий элемент и управляемый генератор [ 1} ' Недостатки указанного устройства - Ю невысокая точность и сравнительно большое время вхождения -в синхронизм.
Известно также устройство синхронизации цифровой сети связи, содержащее последовательно соединенные дискрими— 15 натор сети, формирователь средневзвешенного сигнала управления и генератор шкалы сети, выход которого подключен к управляющему входу дискриминатора сети [ 2 ]. 20
Однако известное устройство имеет невысокую точность синхронизации и i большое время вхождения в синхронизм. 1
Цель изобретения - сокращение времени вхождения в синхронизм и повышение точности синхронизации.
Указанная цель достигается тем, что в устройство синхронизации цифровой сети связи, содержащее последовательно соединенные дискриминатор сети, формирователь средневзвешенного сигнала управления и генератор шкалы сети, выход которого подключен к управляющему входу дискриминатора сети, в каждый входной канал синхронизации введены последовательно соединенные канальный дискриминатор, делитель напряжения, сумматор, умножитель с заданным коэффициентом передачи, элемент задержки и канальный генератор шкалы, при этом выход эле мента задержки подключен к другому входу сумматора, а выход канального генератора шкалы подключен к другому входу канального дискриминатора и к соответствующему входу дискриминатора сети.
На чертеже представлена структурноэлектрическая схема устройства синхронизации цифровой сети связи.
Устройство содержит дискриминатор 1 сети, формирователь 2 средневзвешенного сигнала управления, генератор 3 шкалы сети, канальный дискриминатор 4, делитель 5 напряжения, сумматор 6, умножитель 7 с заданным коэффициентом передачи, элемент 8 задержки и канальный генератор 9 шкалы.
Устройство работает следующим обрашкалы, с выхода которого отслеженная местная канальная последовательность синхроимпульсов подается на один из входов канального дискриминатора 4 и на соответствующий каналу вход дискриминатора 1 сети.
Отслеженная таким образом канальная последовательность синхроимпульсов на выходе канального генератора 9 шкалы задает временную шкалу канала.
Сформированные последовательности синхроимпульсов каждого канала подазом.
Из канального приемника поступают принятые канальные синхроимпульсы на 1 один из входов канального дискриминатора 4, на другой вход которого подаются местные канальные синхроимпульсы с выхода управляемого канального генератора 9 шкалы. ;
Сформированный канальным дискриминатором 4 сигнал расхождения фаз подается на делитель 5 напряжения с коэффициентом передачи γ. .
Коэффициент ft для каждого конкрет- ' ного канала может быть рассчитан, он тем м*еньшё, чем выше коррелированность отслеживаемого процесса.
Уменьшенный сигнал расхождения фаз в -д' раз на делителе 5 напряжения посту- . пает на один из входов сумматора 6, на ^торой вход которого подается с выхода элемента 8 задержки сигнал проведенного управления. Сумматор 6 из уменьшенного в γ раз сигнала расхождения фаз и сигнала проведения управления, иначе говоря, на основе анализа проведенного управления и его результата, формирует сигнал управления, который должен был бы воздействовать на канальный генератор 9 шкалы, если бы не было запаздывания в контуре управления. Сформированный таким образом опорный сигнал управления с выхода сумматора 6 подается на вход умножителя 7 и элемента 8 задержки, где он задерживается и умножается на коэффициент передачи, учитывающий соотношение периода следования синхроимпульсов и времени корреляции отслеживаемого процесса. Этот коэффициент получен аналитически и может быть представлен в следующем виде: .
где Ή = Т - период следования синхроимпульсов; Т - время корреляции.
Текущий сигнал управления с выхода • элемента 8 задержки подается на управляющий вход канального генератора 9 ются на соответствующие входы дискриминатора 1 сети, на другие входы которого поступают синхроимпульсы с выхода генератора 3 шкалы сети.
Сигналы ошибок всех каналов сети с выхода дискриминатора 1 сети поступают на соответствующие входы форми— 20 . рователя 2 средневзвешенного сигнала управления,который формирует сигнал управления синхроимпульсами сети.Сформированный таким образом средневзвешенный сигнал управления подается на вход генератора 3 шкалы сети, на выходе которого генерируется последовательность синхроимпульсов сети, задающая временную шкалу сети. С выхода генератора 3 шкалы сети последовательность синхроимпульсов сети тем или .иным методом (прямым или отображением в сообщении) передается по всем каналам всем станциям сети.
Технико-экономическая эффективность устройства заключается в повышении точ ности синхронизации и уменьшении вре>мени вхождения в синхронизм.
Claims (2)
- (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ЦИФРОВОЙ Устройство относитс к электросв зи и может быть использовано дл повышени точности синхронизации и уменьшени времени вхождени в синхронизм цифровой сети св зи. Известно устройство синхронизации каналов св зи, содержащее последовател но соединенные фазовый дискриминатор, усредн ющий элемент и управл емый генератор С 1 } Недостатки указанного устройства невысока точность и сравнительно боль шое врем вхождени -в синхронизм. Известно также устройство синхрони за5ши цифровой сети св зи, содержащее последо1вательно соединенные дискриминатор сети, формирователь средневзв&шенного сигнала утфавлени и генерато шкалы сети, выход которого подключен к управл ющему входу дискриминатора сети 12 J, Однако известное устройство имеет невысокую точность синхронизаци и I большое врем вхождени в синхронизм СЕТИ СВЯЗИ Цоль изобретени - сокращение врем&ни вхожаенвт в синхронизм и повышение точности синхронизации. Указанна цель достигаетс тем, что в устройство синхронизации цифровой сети св зи, содержащее последовательно соединенные дискриминатор сети, формирователь средневзвешенного сигнала управлени и генератор шкалы сети, выход которого подключен к управл ющему входу дискриминатора сети, в каждый входной канал синхронизации введены последовательно соединенные канальный дискриминатор , делитель напр жени , сумматор, умножитель с заданным коэффициентом передачи, элемент задержки и канальный генератор шкалы, при этом выход элемента задержки подключен к другому входу сумматора, а выход канального генератора шкалы подключен к другому входу канального дискриминатора и к соответствующему входу дискриминатора сети. На чертеже представлена структурноэлектрическа схема устройства синхронизации цифровой сети св зи. Устройство содержит дискриминатор 1 сети, формирователь 2 средневзвешенного сигнала управлени , генератор 3 шка лы сети, канальный дискриминатор 4, делитель 5 напр жени , сумматор 6, умножитель 7 с заданным коэффициентом передачи, элемент 8 задержки и канальный генератор 9 шкалы. Устройство работает следующим образом . Из канального приемника поступают прин тые канальные синхроимпульсы на один из входов канального дискриминато 4, на другой вход которого подаютс местные канальные синхроимпульсы с выхода управл емого канального генератора 9 шкалы. Сформированный канальным дискриминатором 4 сигнал расхождени фаз подаетс на делитель 5 напр жени с коэффициентом передачи . . Коэффициент д дл каждого конкретного канала может быть рассчитан, он тем 1у11еньше, чем выше коррелированност отслеживаемого процесса. Уменьшенный сигнал расхождени фаз в 7р раз на делителе 5 напр жени посту пает на один из входов сумматора 6, на : т6рой вход которого подаетс с выхода элемента 8 задержки сигнал проведенного управлени . Сумматор б из уменьшенного в f раз сигнала расхождени фаз и сигнала проведени управлени , иначе говор , на основе анализа проведенного управлени и его результата , формирует сигнал управлени , который должен был бы воздействовать на канальный генератор 9 шкалы, если бы не было запаздывани в контуре управлени . Сформированный таким образо опорный сигнал управлени с выхода сум матора 6 подаетс на вход умножител 7 и элемента 8 задержки, где он задер живаетс и умножаетс на коэффи;циент передачи, учитывающий соотношение периода следовани синхроимпульсов и вр мени коррел ции отслеживаемого процео са. Этот коэффициент получен аналитиче ки и может быть представлен в следующем виде: где ll ; Т - период следовани .синхр импульсов; Т - врем коррел ции. Текущий сигнал управлени с выхода элемента 8 задержки подаетс на упра& л юший вход канального генератора 9 шкалы, с выхода которого отслеженна естна канальна последовательность синхроимпульсов подаетс на один из входов канального дискриминатора 4 и на соответствуюший каналу вход дискриминатора 1 сети. Отслеженна таким образом канальна оследовательность синхроимпульсов на выходе канальнрго генератора 9 шкалы задает временную шкалу канала. Сформированные последовательности синхроимпульсов каждого канала подаютс на соответствующие входы дискриминатора 1 сети, на другие входы которого поступают синхроимпульсы с выхода генератора 3 шкалы сети. Сигналы ошибок всех каналов сети с выхода дискриминатора 1 сети поступают на соответствуюише входы форми- ровател 2 средневзвешенного сигнала управлени .который формирует сигнал управлени синхроимпульсами сеги.Сформированный таким образом средневзвешенный сигнал управлени подаетс на вход генератора 3 шкалы сети, на выходе которого генерируетс последовательность синхроимпульсов сети, задающа временную шкалу сети. С выхода генератора 3 шкалы сети последовательность синхроимпульсов сети тем или .иным методом (пр мым или отображением в сообщении) передаетс по всем каналам всем станци м сети. Технико-экономическа эффективность устройства заключаетс в повышении точ ности синхронизации и уменьшении вр&- мени вхождени в синхронизм. Формула изобретени Устройство синхронизации хшфровой сети св зи, содержащее последовательно соедийенные дискриминатор сети, формирователь средневзвешенного сигнала управлени и генератор шкалы, сети, выход которого подключен к управл ющему входу дискриминатора сети, отличающеес тем, что, с целью сокращени времени вхождени в синхронизм и повышени точности синхронизации в казвдый входной канал синхронизации введены последовательно соединенные канальный дискриминатор, делитель напр жени , сумматор, умножитель с заданным коэ фицие том передачи, элемент задержки и канальный генератор шкалы, при этом .выход элемента задержки подключен к другому входу сумматора, а вькод кана. льного генератора шкалы подключен к другому входу канального дискриминатора59659566и к соответствующему входу дискримин -1. Авторское свидетельство .тора сети.№ 625315, кп. Н 04 L 7/О4, 1980.Источники информации,
- 2. Патент СШД hfe 3859466,прин тые во внимание при экспертизекл. Н О4 J 3/О6, 1975 (npoTOTim).MHfffT
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813230351A SU985956A1 (ru) | 1981-01-05 | 1981-01-05 | Устройство синхронизации цифровой сети св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813230351A SU985956A1 (ru) | 1981-01-05 | 1981-01-05 | Устройство синхронизации цифровой сети св зи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU985956A1 true SU985956A1 (ru) | 1982-12-30 |
Family
ID=20936597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813230351A SU985956A1 (ru) | 1981-01-05 | 1981-01-05 | Устройство синхронизации цифровой сети св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU985956A1 (ru) |
-
1981
- 1981-01-05 SU SU813230351A patent/SU985956A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5442636A (en) | Circuit and method for alignment of digital information packets | |
KR880003494A (ko) | 비트 동기화 회로 및 그 방법 | |
JPH0799484A (ja) | チャンネル選択方式及びデータ受信装置 | |
SU985956A1 (ru) | Устройство синхронизации цифровой сети св зи | |
SU1105131A3 (ru) | Способ синхронизации генераторов цифровой сети св зи и устройство дл его осуществлени | |
US4439857A (en) | Digital data transmission system | |
JP2693758B2 (ja) | フレームパルス発生方式 | |
GB1309754A (en) | Electrical signalling systems | |
CN115220334B (zh) | 一种高精度时延调整的秒脉冲输出装置 | |
US3548104A (en) | Method of synchronization in binary communication systems | |
CN112993949B (zh) | 一种用于输电线路纵联差动保护采样的同步方法及装置 | |
JPS5535545A (en) | Digital phase synchronous circuit | |
SU745012A1 (ru) | Устройство синхронизации многоканальных равнодоступных систем св зи | |
SU936461A1 (ru) | Способ передачи и приема асинхронных цифровых сигналов | |
SU563736A1 (ru) | Устройство дл синхронизации равнодоступных многоканальных систем св зи | |
SU646453A1 (ru) | Устройство групповой тактовой синхронизации | |
SU720826A1 (ru) | Устройство дл приема адресной комбинации | |
SU703900A1 (ru) | Устройство синхронизации | |
JPH08335921A (ja) | Tfts通信同期回路 | |
SU1488971A1 (ru) | Устройство фазирования тактовых импульсов | |
JPS59178034A (ja) | デ−タ伝送方式 | |
SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
SU748904A1 (ru) | Способ синхронизации источников телевизионных сигналов | |
SU836811A1 (ru) | Устройство синхронизации цифровой радиотелемет-РичЕСКОй СиСТЕМы | |
SU938420A1 (ru) | Устройство тактовой синхронизации регенератора радиоканала |