SU936461A1 - Способ передачи и приема асинхронных цифровых сигналов - Google Patents

Способ передачи и приема асинхронных цифровых сигналов Download PDF

Info

Publication number
SU936461A1
SU936461A1 SU762405081A SU2405081A SU936461A1 SU 936461 A1 SU936461 A1 SU 936461A1 SU 762405081 A SU762405081 A SU 762405081A SU 2405081 A SU2405081 A SU 2405081A SU 936461 A1 SU936461 A1 SU 936461A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
pulses
divider
input
signals
Prior art date
Application number
SU762405081A
Other languages
English (en)
Inventor
Владимир Анатольевич Гиринович
Наталия Борисовна Иерусалимская
Михаил Натанович Колтунов
Герман Васильевич Коновалов
Original Assignee
Предприятие П/Я А-7956
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7956 filed Critical Предприятие П/Я А-7956
Priority to SU762405081A priority Critical patent/SU936461A1/ru
Application granted granted Critical
Publication of SU936461A1 publication Critical patent/SU936461A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

(54) СПОСОБ ПЕРЕДАЧИ И ПРИЕМА АСИНХРОННЫХ ЦИФРОВЫХ СИГНАЛОВ Изобретение относитс  к электросв зи и может использоватьс  в системах передачи информаци  с цифровыми методами модул ции , а также в системах передачи дискретных сообщений. Известен способ передачи и приема асин фонных ци({)ровых сигналов, включающий на передаче сравнение фазы импуль сов информационных сигналов с (|)азой линейных импульсов, фс М1фование сигнала по результату сравнени  и форм1фоваш1е группового сигнала из инфс маиионного сигнала и сигнала результатов сравнени , а на приеме - выделение инфс мационших сигнала и сигнала результатов сравнени  ij. Однако при известном Способе имекл с  значительные фазовые флюктуации сигнала на выходе приемного устровства (джиттор), котсрые могут быть скомпенсированы введе1шем большой избыточноств в передаваемый сигнал (при офеделекной стабил1 ности генераторного оборудовани ) или значительным усложнением устройства . Цель изобретени  - повышение, достоверности передаваемой информации. Поставленна  цель достигаетс  тем, что согласно способу передачи и приема асинхронных цифровых сигналов, включающему на передаче qpSBHeHjie фазы импульсов информационных сигналов с фазой тшнейных импульсов, форм)фование сигна ла по результату сравнени  и формирование группового сигнала ка инфс мационного сигнала и сигнала результатов сравнени , а на приеме - выделение информационнотх ) сигнала и сигнала результатов сравнени , на передаче фсрм{фуют опорные импульсы, синхро1Шые с линейгными импульсами, осуществл ют фазирс вание опорных импульсов и импульсов входного сигнала с задержкой на 1фем  формнровашш сигнала по результату срайиени , фазирование информационного сигвала опорными импульсами и стробировачие сфаэщ}ованного информационного сигнала линейными импульсами, а на приеме производ т фазирование опорных импульсов в соответствии с сигналом о результатах сравнени , выделение последовательности импульсов из информационных сигналов и стробирование их оперными импульсами. На фиг, 1 приведена структурна  электрическа  схема передающей части устройства , реализующего предложенный способ; на фиг. 2 - то же, приемной части устройства. Устройство, реешизующее предложенный способ, содержит вход 1 цифрового сигнала, блок 2 тайтовой синхронизации, вход 3 импул1 сов повышенной частоты (ИПЧ), дискрим1шатор 4, реверсив{шй счетчик 5, блок 6 управлени  делителем передачи, управл емый делитель 7 передачи, вход 8 канальных импульсов, определитель 9 крайних положений перед чи, вход 10 тактовых импульсов, регист 11 сдвига, элемент 12 сравнейи  сосед них символов, элемент 13 совпадени , формирователь 14 команд, управл емый делитель 15 на 2, блок 16 установки нул , блок 17 установки единицы, опред Л5ггель 18 перехода оперного импульса из одного крайнего состо ни  в другое, формирователь 19 команды смены знака сигнала, формирователь 2О сигналов управлени , выход 21 цифрового сигнала , выход 22 сигналов команд, вход 23 цифрового сигнала приема, расширитель 24 импульсов сигнала, блок 25 ффмировани  выходного , сигнала, управл емый делитель 26 приема, выход 27 сигнала, вьщелитель 28 сигналов команд, делитель 29 на 2 с вьщелением повтор ющихс  команд, вьщелитель 30 команды смены фазы сигнала, счетчик 31, вьщелитель 32 команды смены знака сигнала , блок 33 управлени  делител  приема определитель 34 крайних положений при ема. Способ осуществл етс  следующим обрабом. На передаче входной сигнал поступает в блок 2 тактовой синхронизации, ко тсрый вьфабатывает опорные импульсы, с помощью которых отслеживаетс  сред нее положение импульсов входного сигнала . Положение опорных импульсов может измен тьс  за счет изменени  пер ода в обе стороны не более, чем на период, импульсов промежуточной частоты, следовательность которых подаетс  на дискриминатер 4 и управл емый делитель 7 блока тактовой синхронизации. Причем при переходе опорных импульсов но одного крайнего полсщени  в другое это изменение задерживаетс  на врем  посылки команды, которое длитс  И периодов канальной частоты, последовательность которой подаетс  на вход 8. AHCKpHMHHarqp 4 сравнивает положение фронтов входного сигнала с положением опорных импульсов, поступающих с выхода управл емого делител  7 и вьщает данные о результатах сравнени  в реверсивный счетчик 5 один раз за период канальной частоты. Точность сравнени  определ тес  периодом ИПЧ. Реверсивнь й счетчик 5 усредн ет результаты сравнени  дискрим{шатора 4 не менее, чем за У периодов канальной частоты, т.е. используетс  реверсивный счетчик на 1. Импульсы с реверсивного счетчика 5 подаютс  на блок 6 и формирователь 14 команд. На блок 6 угфавлени  делителем передачи подаютс  также импульсы с формировател  14 команд и управл ющее напр жение с определител  9 крайних положений, В отсутствии управл юшлх напр жений с определител  9 крайних положений импульсы с реверсивного счетчика 5 поступают Щ) мо на управл емый делитель 7. При совпадении фаз опорных импульсов и тактовых импульсов, последовательность которых поступает на вход 1О, на вход управл емого делител  7 импульсы с реверсивного счетчика 5, уменьшающие период опорных импульсов, не поступают. При опережении тактовыми импульсами оперных импульсов на один период с реверсивного счетчика 5 на утравл емый делитель 7 не поступают импульсы, увеличивающие период оперных импульсов. В обоих случа х вместо запрещенных импульсов на вход управл емого делител  7 поступают импульсы с формировател  14 команд. Управл емый делитель 7 измен ет период оперных импульсов на один период -ИПЧ. Направление изменени  определ етс  видом сигнала блока 6 управлени  делителем. При поступлении входного сигнала на вход регистр 11 сдвига формирует символы сигнала длительностью ровно в период импульсов oпqpнoй частоты, которые поступают с выхода утфавл емого делител  7. Выходной сигнал регистра 11 сдвига задержан приблизительно на один период 55 опорной частоты относительно входного. Кроме того, здесь же форм1фуетс  СКРнал , задержанный относительно входного на два периода опорной частоты. Элемент 12 сравнени  соседних символов сравни вает символы сигналов, задержанных на один и на два периода опорной частоты, и выдает р улыаты сравнени  в рователь 14 команд. Определитель 9 крайних положений сравнивает положение опорных импульсов с положением тактовых импульсов. При совпадении эти положений и 1ФИ оп ежении опорными импульсами импульсов тактовой частоты выдаютс  соответствующие сигналы на формирователь 14 команд и блок 6 у1ф влени  делителем. В элементе 13 совпадени  определ етс  вид сигнала в момент посылки тактового импульса, т.е. происходит опробывание импульсов с регистра 11 сдвига тактовыми импульсами . С выхода элемента 13 совпадени  сигнал поступает на выход 21. формирователь 14 команд работает следующим образом. При отсутствии сигналов с реверсивного счетчика 5 и определител  9 крайних положений управ л емый делитель 15 на 2 вьздает последовательность чередующихс  символов 01О1... на выход 22. Переход из одного состо ни  в другое происходит по гфиходу каждого канального импульса Блоки 16 и 17 установок нулевого и единичного состо ний делител  на 2 уст навливают соответствующую фазу утфавл емого делител  15. При отсутствии сигнала с определител  9 крайних положений работа управл емого делител  15 на 2 определ етс  импульсами с реверсивного счетчика 5. При поступлени  импульса с реверсивного счетчика 5 на блок 16, т.е. импульса, уменьшающего период oпqэнoй частоты, в последовательность команд, поступающих на выход 22, происходит, вставка двух нулей. При поступлении импульса на блок 17, т.е. импульса, увеличивающего период опфно частоты, а последовательность команд, поступающих на выход 22, вроисходит вставка двух единиц. Эти установки происход т на врем  длительности одного канального интервала. При отсутствии сигналов с реверсивного счетчика 5 И 1ФИ поступлении сигналов с определител  9 крайних положений на соответствующие блоки 16 и 17 фаза управл емого делител  посто нна до тех пор (т.е. на выход 22 поступает последовательность либо нулей, либо единиц), пока это крайнее положение не снимаетс  или не поступает сигнал с определител  18 п ехода опорных импульсов из одного крайнего положени  в другое на блоки 16 и 17 установок. Огфеделитель 18 перехода определ ет смену состо ний, формирует сигнал изменени  состо ни  на врем  посылки , команд, т.е. 4-х канальных импульсов, подает его на блоки 16 и 17 установок и в формирователь 20 сигналов утравлени , в котором по этому сигналу считаетс  число канальных импульсов, выделенных дл  посылки команды, и в последний импульс вырабатываетс  сигнал в блок 6 управлени  делителем и сигнал в формирователь 19 команды смены знака сигнала дл  опроса сигналов с элемента 12 сравн ни  соседних символов. При поступлении на блок 17 установки сигнала с огфеделител  9 крайних положений (определена нулева  фаза) и сигнала с реверсивного счетчика 5, увеличивающего период опорных импульсов, она устанавливает фазу управл емого делител  15, в единичное состо ние, и на вькод 22 посылаетс  команда из двух единиц. Аналогично , при определении максимальной фазы в огфеделителе 9 крайних положений и поступлении сигнала с реверсивного счетчика 5 об уменьшении периода опорных импульсов на блок 16 установки на выход 22 посылаютс  два нул . При поступлении сигнала о максимальном крайнем положении с определител  9 1файних положений и сигнала об уменьщешш периода опорных импульсов на блок 16 установки на выход 22 с управл емого делител  15 на 2 поступает последовательность из и нулей. По этим же сигналам с оюределител  18 перехода поступает сигнал в формирователь 2О сигналов угфавлени , который в момент посылки И-ого нул  посылает сигнал в блок 6 управлени  делителем. Если огфеделено нулевое крайнее полоение сигналом с определител  9 крайних положений и поступает сигнал об увеичении периода с реверсивного счетчика 5, то. блок 17 установки устанавливает азу управл емого делител  15 на 2 в диничное состо ние и на выход 22 ;посы- аетс  последовательность ш и- 1 едииц . В момент посылки И -ого символа оманды аналогично подаетс  сигнал на лок 6 угфавлени  делителем К-ый сигал команды определ етс  сигналом с лемента 12 сравнени  соседних симвоов , поступающего на формирователь 19 оманды смены знака сигнала. При налиии сигнала о смене знака и импульса с
формировател  20 сигналов управлени  на блок 17 установки поступает сигнал, защзещающий установку угфавл емого делител  15 на 2 в - единичное состо ние на врем  посылки импульса команды . На выход 2S поступает ноль. При отсутствии сигнала с формировател  19 команды смены знака на выход 22 .поступает единица. После посылки команды посылаетс  сигнал, соответствующий сигнал с определител  9 крайних положений, т.е.последовательность единиц. На Щ)иеме входной сигнал со входа 23 поступает на вход расширител  24 импульсов сигнала, кoтqpый с помощью тактовых импульсов, поступающих со входа 10 тактовых импульсов, расщир ет длительность входных импульсов сигнала до величины тактового интервала. При поступлении сигнала о смене знака с выхода вьщелител  32 команды о смене знака сигнала расширитель 24 мен ет вид выходного сигнала с О на I или с I на О. С выхода расширител  24 сигнал поступает на вход блока 25 формировани  выходного сигнала, гфедназначенного дл  строб1фовани  расширенных импульсов сигнала с помощью . опорр ых импульсов , поступающих с управл емого делител  26. Простробированный сигнал расЩ1ф етс  до длительности тактового интервала и подаетс  на выход 27. В вьще 1лителе 28 сигналов команд делитель 29 на 2 с вьщелением повтор ющихс  команд вьщел ет чередующиес  и повтор ющиес  команды, подаютс  на блок 33, Вьщелитель 30 команды смены фазы сигнала и счетчик 31 со сбросом. Счетчик 31 со сбросом считает количество одинаковых символов, поступивших подр д, до значений не менее, чем И -1 { И число символов в команде) смены знака, и сбрасываетс  первым же символом обратного знака. Вьщелитель ЗО команды смены фазы сигнала вьщел ет И -1-ый повтор ющийс  символ, получе1шый с делител  29 на 2 и устанавливает по нему значение крайней фазы сигнала. Если 1файн   фаза сигнала установлена, то 1ФИ гфиеме И- 1-ого, противоположного ранео прин тым повтор ющимс  символом, с выхода вьщелител . ЗО команд формируетс  сигнал переключени  дл  блока 33 управлени  делител . Этот сигнал форма- руетс  также при 1Ч)иеме сигнала с выхода вьщелител  32 команды смены знака сигнала, который работает аналогично вьщелителю о смене фазы сигнала с -Ли разниией, что вьщеление выходного скгнала происходит при приеме нул , когда делитель 29 на 2 стоит в положении И-2 и в выделителе 30 команды смены фазы сигнала установлена нулева  фаза.

Claims (1)

  1. Вьщелитель 32 управо ет также сбросом счетчика. Блок 33 утфавлени  управл ет прохождением сигналов на ухфавл емый делитель аналогично такой же схеме на передаче. ЕСЛИ опорные импульсы, поступающие с с выхода управл емого делител  не наход тс  ни в нулевой, ни в максимальной фазах (т.е. отсутствует сигнал с определител  34 крайних положений), то все повтор ющиес  команды управлени  с выхода делител  29 на 2 поступают на вход утфавл емого делител . При наличии сигнала о крайнем максимальном положении с выхода определител  на вход утфавл емого делител  не проход т импульсы с выхода делител  29 на 2, увеличивающие период опорных импульсов, а 1фи наличии сигнала о крайнем нулевом положении импульсы , уменьшающие период опорных импульсов. Вместо них на вход управл емого делител  поступают импульсы сигнала переключени  с вьрсода вьщелител  30 командьи По этим сигналам утфавл емый делитель мен ет период выходных опорных импульсов на один период ИПЧ, последовательность которых поступает со входа. Определитель 34 крайних положений сравнивает фазу опорных импульсов управл емого делител  26 с фазой тактовых импульсов со входа Ю и вьщает сигналы об установке крайней нулевой или максимальной фазы в блок 33 управлени  делител . Таким образом, предлагаемый способ упрощает канальное оборудование асинхронного ввода, обеспечива  приэто|9 высокую точность передачи фазы сигнала и малого коэффициента размножени  ошибок. Формула изобретени  Оюсоб передачи и 1фиема асинхронных цифровых сигналов, включающий на передаче сравнение фазы импульсов инфсрмационных сигналов с фазой линейных импульсов, формирование сигнала по ре&ультату сравнени  и формирование группового сигнала из информационного сигнала и сипшла результатов сравнени , а на гфиеме - вьщеление ннформационного сигнала и сигнала результатов сравнени , отличающийс   тем, что, с целью повышени  достоверности передаваемой информации, на передаче ф(фМ1фу от оперные импульсы, синхронные с линейными импульсами, осуществл нэт фазирование опорных импульсов и импульсов входного сигнала с задержкой на врем  формщ}овани  сигнала по результату сравнени , фазирование информационного сигнала опорными импульсами и стробирование сфаа1фованно9 46110 го инфсрмашюнного сигнала линейными импульсами, а на гфиеме производ т фазирование cнIqэныx импульсов в соответствии с сигналом о результатах сравне5 ни , выделение последовательности импульсов из информационных сигналов и стробиро ание их опорными импульсами. Источники информации, 15)ин тые во внимание при экспертизе О1. Патент США № 3136861, кл. 179-15,1 1962. (прототип).
SU762405081A 1976-09-16 1976-09-16 Способ передачи и приема асинхронных цифровых сигналов SU936461A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762405081A SU936461A1 (ru) 1976-09-16 1976-09-16 Способ передачи и приема асинхронных цифровых сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762405081A SU936461A1 (ru) 1976-09-16 1976-09-16 Способ передачи и приема асинхронных цифровых сигналов

Publications (1)

Publication Number Publication Date
SU936461A1 true SU936461A1 (ru) 1982-06-15

Family

ID=20677230

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762405081A SU936461A1 (ru) 1976-09-16 1976-09-16 Способ передачи и приема асинхронных цифровых сигналов

Country Status (1)

Country Link
SU (1) SU936461A1 (ru)

Similar Documents

Publication Publication Date Title
EP0346896B1 (en) A parallel-to-serial converter
US4694472A (en) Clock adjustment method and apparatus for synchronous data communications
US4151373A (en) Data transmission system
IL36446A (en) Time divison multiplex data transmission system
US5442636A (en) Circuit and method for alignment of digital information packets
US5012198A (en) Digital PLL circuit having reduced lead-in time
US3754102A (en) Frame synchronization system
EP0379384B1 (en) A phase adjustment circuit
GB1047639A (en) Improvements in or relating to time division transmission systems
US5202904A (en) Pulse stuffing apparatus and method
EP0302112B1 (en) Multiplex dividing apparatus in a synchronous multiplexing system
US5111486A (en) Bit synchronizer
SU936461A1 (ru) Способ передачи и приема асинхронных цифровых сигналов
US4196416A (en) Synchronization apparatus with variable window width and spacing at the receiver
JP2693758B2 (ja) フレームパルス発生方式
GB1184108A (en) Improvements in or relating to Communication Systems
US3505478A (en) Clock frequency converter for time division multiplexed pulse communication system
US3548104A (en) Method of synchronization in binary communication systems
KR970009685B1 (ko) 무선기지국의 특정신호 듀티싸이클 조정 회로
SU1073896A1 (ru) Устройство дл фазировани электронного стартстопного регенератора
SU843271A1 (ru) Устройство тактовой синхронизации
JPH08256181A (ja) バースト通信用自動利得リセット回路
SU569042A1 (ru) Приемное устройство телеметрической системы
SU563736A1 (ru) Устройство дл синхронизации равнодоступных многоканальных систем св зи
SU1376256A1 (ru) Устройство тактовой синхронизации