KR880003494A - 비트 동기화 회로 및 그 방법 - Google Patents

비트 동기화 회로 및 그 방법 Download PDF

Info

Publication number
KR880003494A
KR880003494A KR1019870008654A KR870008654A KR880003494A KR 880003494 A KR880003494 A KR 880003494A KR 1019870008654 A KR1019870008654 A KR 1019870008654A KR 870008654 A KR870008654 A KR 870008654A KR 880003494 A KR880003494 A KR 880003494A
Authority
KR
South Korea
Prior art keywords
clock
bit
phase
output
input
Prior art date
Application number
KR1019870008654A
Other languages
English (en)
Inventor
타스토 만프레드
블뢰시우스 라이너
란네르 게오르그
베르 크리스티안
Original Assignee
이반 밀러 레르너
엔.브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이. 필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR880003494A publication Critical patent/KR880003494A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)

Abstract

내용 없음

Description

비트 동기화 회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 방법을 수행하기 위한 회로 실시예를 도시한 도면.
제2도는 방해되지 않은 동기인 경우 제1도 실시예에서 신호의 시간 다이어그램도.
제3도는 방해된 동기 처리인 경우 제1도 실시예에서 신호의 시간 다이어그램도.

Claims (4)

  1. 수신기에서 데이타 블록의 비트 동기화를 위한 방법에 따라서 데이타 블록 이전에 연속적으로 전달되며, 데이타 블록의 비트를 위해 비트 클럭을 결정하기 위한 변화하는 0과 1레벨의 제1비트 시퀀스와 수신기에서 저장된 비트 시퀀스와 상호 결합하여 블록 동기화를 결정하기 위한 제2 비트 시퀀스가 데이타 블록이전에 연속적으로 전달되는 수신기에서의 데이타 블록을 동기화시키는 방법에 있어서, 제1 비트 시퀀스가 수신에서 발생하는 동일 클럭 주파수의 N위상 시프트된 클럭(TI …… TN)으로 샘플되며 여기서 각 비트 간격의 전위상 영역은 소 간격으로 분할되고, 상기 클럭(TI …… TN)이 위상동기 비트 클럭으로서 이용되며 이를 위해 제1비트 시퀀스의 샘플 값 변화수는 예정된 시간간격 동안 예정된 최소 값을 갖는 것으로 설정되는 것을 특징으로 하는 동기화 방법.
  2. 제1항에 있어서, 같은 수의 샘플 값을 갖는 클럭(TI …… TN)이 바뀌므로 평균 위상값은 클럭 위상으로부터 결정되고 평균 위상값을 갖는 클럭이 위상 동기 비트클럭으로서 이용되는 것을 특징으로 하는 동기화 방법.
  3. 제1항에서 청구된 방법을 수행하기 위한 회로 배열에 있어서, 클럭 발생기(TG)의 클럭이 N평행 배치 된 지연소자(V1……VN)에 인가되고 각 지연소자(V1……VN)의 출력이 제1D 플립플롭(D1……DN)의 클럭 입력에 연결되며, 데이타 입력이 인버터 출력에 연결되고 제1D 플립플롭(D1……DN)의 비인버팅 출력은 배타적 OR회로(AI……AN)의 제1 입력에 연결되며 디지탈 신호 (RXD)가 배타적 OR회로(A1……AN)의 출력이 제2D 플립플롭(DⅡ……DIN)의 데이타 입력에 연결되며 클럭 입력이 각 지연 소자(VI……VN)의 출력에 연결되고, 각각의 제2D 플립플롭(DII……DIN)의 출력이 단안정 플립플롭(MI……MN)의 입력에 연결되고 그 출력이 카운터(ZI……ZN)의 리셋 입력에 연결되며, 각 카운터(ZI……ZN)의 클럭입력이 각각의 지연 소자(VI……VN)의 출력에 연결되고, 위상동기 비트 클럭의 선택이 카운터(ZI……ZN)의 카운팅 위치로서 되는 것을 특징으로 하는 회로 배치.
  4. 제3항에 있어서, 비트 동기화가 베이스국과 코드가 없는 전화세트의 관련된 이동국에서 제공된 프로그램 제어된 제어 배열 수단에 의해 수행되는 것을 특징으로 하는 회로 배치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870008654A 1986-08-09 1987-08-07 비트 동기화 회로 및 그 방법 KR880003494A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP3627135.7 1986-08-09
DE3627135A DE3627135C2 (de) 1986-08-09 1986-08-09 Bitsynchronisation eines Datenblocks in einem Empfänger

Publications (1)

Publication Number Publication Date
KR880003494A true KR880003494A (ko) 1988-05-17

Family

ID=6307122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008654A KR880003494A (ko) 1986-08-09 1987-08-07 비트 동기화 회로 및 그 방법

Country Status (10)

Country Link
US (1) US4817117A (ko)
EP (1) EP0256595B1 (ko)
JP (1) JPH07112187B2 (ko)
KR (1) KR880003494A (ko)
AT (1) ATE98412T1 (ko)
DE (2) DE3627135C2 (ko)
DK (1) DK409787A (ko)
ES (1) ES2048731T3 (ko)
FI (1) FI92359C (ko)
HK (1) HK178495A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803703A (en) * 1987-04-30 1989-02-07 Motorola, Inc. Apparatus and method for fine synchronization of a communication receiver
DE3832946A1 (de) * 1988-09-28 1990-04-05 Siemens Ag Verfahren zur verschluesselung digitaler zeitmultiplexsignale
JPH0771057B2 (ja) * 1990-02-28 1995-07-31 松下電器産業株式会社 ディジタル移動無線用フレーム同期方法
JPH0778774B2 (ja) * 1991-02-22 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 短待ち時間データ回復装置及びメッセージデータの同期化方法
DE4132200A1 (de) * 1991-09-27 1993-04-01 Aeg Mobile Communication Zeitmultiplex-verfahren zur bestimmung der mittleren phasenaenderung eines empfangssignals
DE4224527A1 (de) * 1992-07-24 1994-01-27 Siemens Ag Verfahren zur Durchschaltung von Digitalsignalen
US5323421A (en) * 1992-09-30 1994-06-21 Motorola, Inc. Method and apparatus of estimating channel quality in a receiver
DE4333000C2 (de) * 1993-09-28 1997-10-16 Siemens Ag Verfahren und Anordnung zum Synchronisieren von Basisstationen in einem mehrzellularen, drahtlosen Fernsprechsystem
DE4333397C1 (de) * 1993-09-30 1994-12-08 Siemens Ag Verfahren und Anordnung zur Übertragung eines Digitalsignals
US5787078A (en) * 1994-03-09 1998-07-28 Alcatel N.V. Frame Synchronization method
GB2315194B (en) * 1996-07-11 2000-11-15 Nokia Mobile Phones Ltd Method and apparatus for resynchronizing two system clocks
DE19639309B4 (de) * 1996-09-25 2013-12-05 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Bestimmen der zeitlichen Lage einer Synchronisationsfolge in einem empfangenen Datenstrom mittels Rahmensynchronisation
DE19640315C1 (de) * 1996-09-30 1998-02-26 Siemens Ag Verfahren und Vorrichtung zur Aktionssteuerung in einem Zeitschlitzverfahren
US6912637B1 (en) * 1998-07-08 2005-06-28 Broadcom Corporation Apparatus and method for managing memory in a network switch
DE10004874C2 (de) 2000-02-04 2002-01-17 Infineon Technologies Ag Einrichtung zur Durchführung von Suchprozeduren in einem Mobilfunkempfänger
US8775707B2 (en) 2010-12-02 2014-07-08 Blackberry Limited Single wire bus system
US9479275B2 (en) 2012-06-01 2016-10-25 Blackberry Limited Multiformat digital audio interface
JP6362277B2 (ja) 2012-06-01 2018-07-25 ブラックベリー リミテッドＢｌａｃｋＢｅｒｒｙ Ｌｉｍｉｔｅｄ マルチフォーマットオーディオシステムにおけるロック保証のための確率的方法に基づく汎用同期エンジン
US9461812B2 (en) * 2013-03-04 2016-10-04 Blackberry Limited Increased bandwidth encoding scheme
US9473876B2 (en) 2014-03-31 2016-10-18 Blackberry Limited Method and system for tunneling messages between two or more devices using different communication protocols

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1805463B2 (de) * 1968-10-26 1971-10-14 Blocksynchronisationsverfahren fuer zeitmultiplexsysteme mit pulscodemodulation
DE2219016C3 (de) * 1972-04-19 1978-11-30 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren zur empfangsseitigen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks
FR2283592A1 (fr) * 1974-08-27 1976-03-26 Thomson Csf Dispositif extracteur de synchronisation et systeme de transmission d'informations comportant un tel dispositif
US4189622A (en) * 1975-10-17 1980-02-19 Ncr Corporation Data communication system and bit-timing circuit
DE3012075A1 (de) * 1979-11-20 1981-10-08 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur bitsynchronisation
US4312074A (en) * 1980-02-07 1982-01-19 Motorola, Inc. Method and apparatus for detecting a data signal including repeated data words
US4541104A (en) * 1982-06-10 1985-09-10 Nec Corporation Framing circuit for digital system
FR2549323B1 (fr) * 1983-07-12 1985-10-25 Lignes Telegraph Telephon Dispositif de synchronisation pour transmission numerique avec trames, et recepteur comportant un tel dispositif
US4672639A (en) * 1984-05-24 1987-06-09 Kabushiki Kaisha Toshiba Sampling clock pulse generator
US4663765A (en) * 1985-02-01 1987-05-05 General Electric Company Data muting method and apparatus for audo-digital communications systems

Also Published As

Publication number Publication date
DE3788383D1 (de) 1994-01-20
JPS63100838A (ja) 1988-05-02
DE3627135A1 (de) 1988-02-11
DK409787A (da) 1988-02-10
DK409787D0 (da) 1987-08-06
FI92359B (fi) 1994-07-15
HK178495A (en) 1995-12-01
EP0256595A2 (de) 1988-02-24
FI873405A0 (fi) 1987-08-05
EP0256595B1 (de) 1993-12-08
EP0256595A3 (en) 1990-03-21
FI92359C (fi) 1994-10-25
ES2048731T3 (es) 1994-04-01
FI873405A (fi) 1988-02-10
DE3627135C2 (de) 1994-11-24
JPH07112187B2 (ja) 1995-11-29
ATE98412T1 (de) 1993-12-15
US4817117A (en) 1989-03-28

Similar Documents

Publication Publication Date Title
KR880003494A (ko) 비트 동기화 회로 및 그 방법
US5661765A (en) Receiver and transmitter-receiver
US4573173A (en) Clock synchronization device in data transmission system
US4280222A (en) Receiver and correlator switching method
US4346475A (en) Data transmission system operating on the spread spectrum principle
US5699389A (en) Oversampling correlator with virtual clock phase for a telecommunications device
CZ256393A3 (en) Process for synchronization of clock sample signal with received data signal, and apparatus for making the same
US6819685B1 (en) Method of and system for controlling a frequency via an asynchronous transmission network and mobile telephone network including the system
CZ283937B6 (cs) Způsob nastavování fáze v obvodu obnovy hodin a zařízení ke provádění tohoto způsobu
US5103465A (en) Symbol synchronization circuit
RU2099892C1 (ru) Способ демодуляции сигналов с относительной фазовой модуляцией и устройство для его осуществления
US6748036B1 (en) Radio receiving method and apparatus
JPS63169846A (ja) フレ−ムパルス発生方式
US7103070B2 (en) Transmission system comprising a station of a first type and a station of a second type and synchronization method
JPS58171143A (ja) スペクトラム拡散通信方式
JP3251464B2 (ja) クロック再生回路
JPH1098763A (ja) パイロット信号の基地局間同期方法及び回路
US5260977A (en) Communication terminal equipment
SU560349A1 (ru) Устройство синхронизации
SU938420A1 (ru) Устройство тактовой синхронизации регенератора радиоканала
SU1665516A1 (ru) Устройство дл асинхронного переприема дельта-модулированного сигнала
SU1277411A1 (ru) Устройство тактовой синхронизации приемника дискретной информации
JPS5542493A (en) Digital communication signal receiver circuit for pcmmtime division communication network digital exchange station
SU1354431A1 (ru) Система передачи информации
JPS58116832A (ja) デ−タサンプリングパルス発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application