JPH07112187B2 - デ−タブロツクのビツト同期化を保証する方法および装置 - Google Patents
デ−タブロツクのビツト同期化を保証する方法および装置Info
- Publication number
- JPH07112187B2 JPH07112187B2 JP19542187A JP19542187A JPH07112187B2 JP H07112187 B2 JPH07112187 B2 JP H07112187B2 JP 19542187 A JP19542187 A JP 19542187A JP 19542187 A JP19542187 A JP 19542187A JP H07112187 B2 JPH07112187 B2 JP H07112187B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- clock pulse
- phase
- synchronization
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Description
【発明の詳細な説明】 産業上の利用分野 本発明は特許請求の範囲第１項の上位概念に記載の受信
機におけるデータブロツクの同期化を保証する方法に関
する。
機におけるデータブロツクの同期化を保証する方法に関
する。
情報をブロツク毎に伝送する方式のデイジタル情報系に
おいて、受信機は送信機と、共通のスタート時点が両者
に対して形成されるように、同期化する必要がある。受
信機の送信機に対する同期化のために、特定のビツトパ
ターンが送信機において形成されて受信機へ送信され
る。スタート時点を形成するために、受信機は、受信し
たデータ信号を、記憶されているデータ信号と関係づけ
ることにより基準を取り出す。
おいて、受信機は送信機と、共通のスタート時点が両者
に対して形成されるように、同期化する必要がある。受
信機の送信機に対する同期化のために、特定のビツトパ
ターンが送信機において形成されて受信機へ送信され
る。スタート時点を形成するために、受信機は、受信し
たデータ信号を、記憶されているデータ信号と関係づけ
ることにより基準を取り出す。
無線伝送接続に頻ぱんに生ずるように、伝送路における
障害がビツトエラーを生ぜさせそのため著しく高いビツ
トエラー率を生ぜさせる場合は、受信したビツトパター
ンは、伝送路において１つまたは複数個のパターンが歪
みを有する時は、必ずしも識別することができない。
障害がビツトエラーを生ぜさせそのため著しく高いビツ
トエラー率を生ぜさせる場合は、受信したビツトパター
ンは、伝送路において１つまたは複数個のパターンが歪
みを有する時は、必ずしも識別することができない。
データブロツクに先行するこの種のビツトパターンの実
質的な構成要素は、データブロツクのビツトに対するビ
ツトを定めるための交番するハーフビツトから成る第１
ビツト列および、受信機において記憶されているビツト
列との関連づけてブロツク同期化を定めるための第２ビ
ツト列である。
質的な構成要素は、データブロツクのビツトに対するビ
ツトを定めるための交番するハーフビツトから成る第１
ビツト列および、受信機において記憶されているビツト
列との関連づけてブロツク同期化を定めるための第２ビ
ツト列である。
従来の技術 ドイツ連邦共和国特許第2219016号に、受信機において
クロツクパルスの位相を、受信したデータブロツクのビ
ツトクロツクパルスの位相位置へ同期させる方法が開示
されている。この方法によればビツトクロツクパルスと
ブロツク同期化とを同時に定めるために、ビツト列がＮ
個の並列接続された相関器に加えられる。この場合この
相関器に所属のシフトレジスタは、互いにオフセツトさ
れるシフトクロツクパルス列により制御される。
クロツクパルスの位相を、受信したデータブロツクのビ
ツトクロツクパルスの位相位置へ同期させる方法が開示
されている。この方法によればビツトクロツクパルスと
ブロツク同期化とを同時に定めるために、ビツト列がＮ
個の並列接続された相関器に加えられる。この場合この
相関器に所属のシフトレジスタは、互いにオフセツトさ
れるシフトクロツクパルス列により制御される。
ノイズ電圧，過渡状態およびフエージングおよびそれら
から生ずる位相ジツタの影響により障害を受けた受信デ
ータ信号からビツトクロツクパルスを再生してブロツク
同期化を行なうため、位相同期化は、著しく短かい時間
間隔内では、著しく不正確であるかまたは達成すること
ができない。さらに相関器を設けるため回路構成が著し
く複雑になり、さらにそれ以外の装置を設けないため相
関信号を評価すべき時点を、例えばノイズによるエラー
を有する同期化を回避するために、定めることができな
い。
から生ずる位相ジツタの影響により障害を受けた受信デ
ータ信号からビツトクロツクパルスを再生してブロツク
同期化を行なうため、位相同期化は、著しく短かい時間
間隔内では、著しく不正確であるかまたは達成すること
ができない。さらに相関器を設けるため回路構成が著し
く複雑になり、さらにそれ以外の装置を設けないため相
関信号を評価すべき時点を、例えばノイズによるエラー
を有する同期化を回避するために、定めることができな
い。
さらにドイツ連邦共和国特許出願公報第3012075号は、
ビツトクロツクパルスも受信したデータ信号から取り出
すようにしたビツト同期化用の回路装置を開示してい
る。この目的のために個々のビツト（０から360度）の
全位相範囲が細分化された間隔（いわゆる位相窓）へ分
割されている。測定期間中に、細分化間隔へ割り当てら
れた瞬時の位相値の形成の数が（側縁計数器により）記
憶される。細分化間隔（位相窓）の数は、AND回路と組
み合わされた分周回路により定められる。これらの回路
が、異なる位相窓の数の逆数にもとづいて位相のずらさ
れたパルス列を形成する。
ビツトクロツクパルスも受信したデータ信号から取り出
すようにしたビツト同期化用の回路装置を開示してい
る。この目的のために個々のビツト（０から360度）の
全位相範囲が細分化された間隔（いわゆる位相窓）へ分
割されている。測定期間中に、細分化間隔へ割り当てら
れた瞬時の位相値の形成の数が（側縁計数器により）記
憶される。細分化間隔（位相窓）の数は、AND回路と組
み合わされた分周回路により定められる。これらの回路
が、異なる位相窓の数の逆数にもとづいて位相のずらさ
れたパルス列を形成する。
計数器がこれらの回路の出力側と接続され、所属の細分
化間隔（位相窓）に到来した受信データ信号の側縁の数
を計数する。測定期間の終りにビツトクロツクパルスの
位相が最大の側縁数を有する細分化間隔の位相値に相応
する、評価された位相により補正される。
化間隔（位相窓）に到来した受信データ信号の側縁の数
を計数する。測定期間の終りにビツトクロツクパルスの
位相が最大の側縁数を有する細分化間隔の位相値に相応
する、評価された位相により補正される。
この目的のためにより多いビツトクロツクパルスが分周
回路を介して計数器および切り換えスイツチへ測定期間
の終りに供給され、この場合、順方向計数器が作動され
る。位相のずらされたパルス列のため常に、最大位置に
達する唯１つの計数器だけが設けられ、後置接続された
符号変換器を用いて２進数が計数位置に割り当てられ、
その２進数がメモリに記憶される。スイツチ切り換えお
よび最大数の側縁を有する細分化間隔に相応するしたが
つて位相同期ビツトクロツクパルスに相応する記憶され
た２進数の読み出しは、制御論理回路により制御され、
受信したビツトクロツクパルスは評価された位相値にも
とづいて補正される。
回路を介して計数器および切り換えスイツチへ測定期間
の終りに供給され、この場合、順方向計数器が作動され
る。位相のずらされたパルス列のため常に、最大位置に
達する唯１つの計数器だけが設けられ、後置接続された
符号変換器を用いて２進数が計数位置に割り当てられ、
その２進数がメモリに記憶される。スイツチ切り換えお
よび最大数の側縁を有する細分化間隔に相応するしたが
つて位相同期ビツトクロツクパルスに相応する記憶され
た２進数の読み出しは、制御論理回路により制御され、
受信したビツトクロツクパルスは評価された位相値にも
とづいて補正される。
発明が解決しようとする問題点 この種の回路装置は次の欠点を有する、即ち受信したデ
ータ信号からのビツトクロツクパルスを再生するため、
このデータ信号の位相ジツタが即ち理想的には等間隔で
あるその有意瞬間毎の変動が、位相の評価される値の決
定に対して影響を与える欠点を有する。具体的には、フ
エージングの結果ビツトエラー率が許容できないくらい
の高い値をとるため、無線伝送接続路において頻ぱんな
再同期化が必要とされる。
ータ信号からのビツトクロツクパルスを再生するため、
このデータ信号の位相ジツタが即ち理想的には等間隔で
あるその有意瞬間毎の変動が、位相の評価される値の決
定に対して影響を与える欠点を有する。具体的には、フ
エージングの結果ビツトエラー率が許容できないくらい
の高い値をとるため、無線伝送接続路において頻ぱんな
再同期化が必要とされる。
本発明の目的は、位相変動ビツトクロツクの決定に影響
を与えないようにしかつデータ信号の異なる種々の変調
形式に対しても使用できるようにした、データブロツク
のビツト同期化を保証する方法を提供することである。
を与えないようにしかつデータ信号の異なる種々の変調
形式に対しても使用できるようにした、データブロツク
のビツト同期化を保証する方法を提供することである。
問題点を解決するための手段 この課題は特許請求の範囲第１項の特徴部分に示された
構成により達成される。
構成により達成される。
公知のドイツ連邦共和国特許第2219016号およびドイツ
連邦共和国特許出願公開公報第3012075号に記載の方法
と比較して、本発明の方法はデータ信号に対する変調法
の方式に関係なく適用できる利点を有する。ドイツ連邦
共和国特許出願公開公報第3012075号に記載の回路装置
と比較して、本発明の方法を実施する装置は、回路構成
が簡単になる利点を有する。ビツトクロツクパルスが、
プリセツト可能な時間間隔の間中に交番する、プリセツ
ト可能な最小数のサンプル値を有する第１ビツト列の比
較から得らえるため、位相ジツタに起因する変動がビツ
トクロツクパルスに対してほとんど影響を与えることが
なくなる。比較過程の間中にプリセツト可能な時間間隔
（時間窓）のシフトが行なえるため、短時間のクロツク
パルスの欠落は同期化過程の中断を生ぜさせない。
連邦共和国特許出願公開公報第3012075号に記載の方法
と比較して、本発明の方法はデータ信号に対する変調法
の方式に関係なく適用できる利点を有する。ドイツ連邦
共和国特許出願公開公報第3012075号に記載の回路装置
と比較して、本発明の方法を実施する装置は、回路構成
が簡単になる利点を有する。ビツトクロツクパルスが、
プリセツト可能な時間間隔の間中に交番する、プリセツ
ト可能な最小数のサンプル値を有する第１ビツト列の比
較から得らえるため、位相ジツタに起因する変動がビツ
トクロツクパルスに対してほとんど影響を与えることが
なくなる。比較過程の間中にプリセツト可能な時間間隔
（時間窓）のシフトが行なえるため、短時間のクロツク
パルスの欠落は同期化過程の中断を生ぜさせない。
ドイツ連邦共和国特許第2219016号公報に記載の方法と
比較して本発明の方法は次の利点を有する、即ち決定さ
れるビツトクロツクパルスにもとづいてビツト同期を、
ブロツク同期化を決定するための第２ビツト列により連
続的に検査することができる利点を有する。
比較して本発明の方法は次の利点を有する、即ち決定さ
れるビツトクロツクパルスにもとづいてビツト同期を、
ブロツク同期化を決定するための第２ビツト列により連
続的に検査することができる利点を有する。
特許請求の範囲第２項に示された構成は次の利点を有す
る、即ち平均の位相値の決定によりデータブロツクビツ
トの側縁間の中央位置へサンプリング時点をシフトでき
る利点を有する。
る、即ち平均の位相値の決定によりデータブロツクビツ
トの側縁間の中央位置へサンプリング時点をシフトでき
る利点を有する。
特許請求の範囲第３項に示された装置はそれほどの回路
構成の複雑さしか要求せずさらに簡単に集積化すること
ができる。
構成の複雑さしか要求せずさらに簡単に集積化すること
ができる。
実施例の説明 次に本発明の実施例につき図面を用いて説明する。本発
明の方法を、これがコードレス電話セツトに用いられる
場合に対して説明する。コードレス電話において基地局
とこれに所属の移動局との間の情報の伝送は、無線通話
路を介して行なわれる。基地局は公衆通話線路へまたは
構内交換機へ接続機器を介して接続され、その結果、ユ
ーザーは公衆電話回路網へ接続される。基地局と移動局
とは無線通話路を介して相互に接続されるため、当該の
固定の接続機器からのユーザーの自由行動範囲は近似的
に200メートルだけ拡大される。
明の方法を、これがコードレス電話セツトに用いられる
場合に対して説明する。コードレス電話において基地局
とこれに所属の移動局との間の情報の伝送は、無線通話
路を介して行なわれる。基地局は公衆通話線路へまたは
構内交換機へ接続機器を介して接続され、その結果、ユ
ーザーは公衆電話回路網へ接続される。基地局と移動局
とは無線通話路を介して相互に接続されるため、当該の
固定の接続機器からのユーザーの自由行動範囲は近似的
に200メートルだけ拡大される。
ドイツ連邦共和国においては、40の無線通話路が情報の
伝送のために利用可能であり、この無線通話路は900MHz
の周波数範囲に設けられている。接続を望む時は空きの
無線伝送通話路のサーチが開始されてこの通話路が補捉
される。移動局において無線通話路に対するサーチはク
レードルスイツチ（cradle-switch）の操作により開始
される。移動局と基地局との間に伝送されるべきメツセ
ージを他のいかなる近接のコードレス電話セツトにより
傍受されないことを保証するために、および／または料
金の割り当てを確実に行なうために、両局はそれぞれ符
号装置を有する。この符号装置において移動局における
符号と基地局における符号とが組になつて接続され電話
使用者の加入者番号には依存しないようにされている。
空きの無線通話路に対するサーチとその結果得られる無
線接続の形成との間中、照合番号が両局間で交換され
る。
伝送のために利用可能であり、この無線通話路は900MHz
の周波数範囲に設けられている。接続を望む時は空きの
無線伝送通話路のサーチが開始されてこの通話路が補捉
される。移動局において無線通話路に対するサーチはク
レードルスイツチ（cradle-switch）の操作により開始
される。移動局と基地局との間に伝送されるべきメツセ
ージを他のいかなる近接のコードレス電話セツトにより
傍受されないことを保証するために、および／または料
金の割り当てを確実に行なうために、両局はそれぞれ符
号装置を有する。この符号装置において移動局における
符号と基地局における符号とが組になつて接続され電話
使用者の加入者番号には依存しないようにされている。
空きの無線通話路に対するサーチとその結果得られる無
線接続の形成との間中、照合番号が両局間で交換され
る。
接続が形成されると、両方の局の一方が空いていること
の見出された無線伝送通話路を捕捉して送信機を作動し
その照合番号を、データテレグラムとしてこの伝送通話
路を介して伝送する。このデータテレグラムの各伝送後
に、当該の相手局からの肯定応答テレグラムが待機され
る。呼び出された局は全部の無線伝送チヤネルを走査し
てデータテレグラムを探して、割り当てられた照合番号
と一致する照合番号を含むデータテレグラムが受信され
ると、呼び出し局へ肯定応答テレグラムを返信する。
の見出された無線伝送通話路を捕捉して送信機を作動し
その照合番号を、データテレグラムとしてこの伝送通話
路を介して伝送する。このデータテレグラムの各伝送後
に、当該の相手局からの肯定応答テレグラムが待機され
る。呼び出された局は全部の無線伝送チヤネルを走査し
てデータテレグラムを探して、割り当てられた照合番号
と一致する照合番号を含むデータテレグラムが受信され
ると、呼び出し局へ肯定応答テレグラムを返信する。
上述のテレグラムは、連続して伝送される種種のビツト
列を含む。交番するハーフビツトの第１のビツト列は例
えば16ビツトから成り、局におけるビツトクロツクパル
スの決定のために用いられる。続いてブロツク同期化を
行なうための第２のビツト列が伝送される。この第２の
ビツト列は例えば８ビツトの長さを有しチヤネル番号を
その情報内容として有する。ブロツク同期化のためにチ
ヤネル番号を用いることにより、後続のデータブロツク
の開始が識別され、他方、有利な電界強度状態の場合に
受信局が、適切な電界強度レベルを有する近接チヤネル
へ接続されることが回避される。データブロツクは例え
ば20ビツトを有し、さらに無線接続の形成中の照合番号
を含む。さらに12ビツトのチエツク列をこのデータブロ
ツクに付加することができる。このチエツクビツト列は
有効情報内でのビツトエラーの検出および補正のために
用いられる。この目的のために例えばマトリクス‐パリ
テイ法が、チエツク列の12ビツトのために用いられる。
列を含む。交番するハーフビツトの第１のビツト列は例
えば16ビツトから成り、局におけるビツトクロツクパル
スの決定のために用いられる。続いてブロツク同期化を
行なうための第２のビツト列が伝送される。この第２の
ビツト列は例えば８ビツトの長さを有しチヤネル番号を
その情報内容として有する。ブロツク同期化のためにチ
ヤネル番号を用いることにより、後続のデータブロツク
の開始が識別され、他方、有利な電界強度状態の場合に
受信局が、適切な電界強度レベルを有する近接チヤネル
へ接続されることが回避される。データブロツクは例え
ば20ビツトを有し、さらに無線接続の形成中の照合番号
を含む。さらに12ビツトのチエツク列をこのデータブロ
ツクに付加することができる。このチエツクビツト列は
有効情報内でのビツトエラーの検出および補正のために
用いられる。この目的のために例えばマトリクス‐パリ
テイ法が、チエツク列の12ビツトのために用いられる。
通話中に両局間で、聴取されない音量による照合番号の
交換を行なうことができる。この場合、このテレグラム
は、聴取されない帯域外シグナリング信号として伝送さ
れる。既に述べたようにデータテレグラムは、第１ビツ
ト列を含むため、ビツト同期化は通話中も確実に行なわ
れる。
交換を行なうことができる。この場合、このテレグラム
は、聴取されない帯域外シグナリング信号として伝送さ
れる。既に述べたようにデータテレグラムは、第１ビツ
ト列を含むため、ビツト同期化は通話中も確実に行なわ
れる。
ビツト同期化は、コードレス電話セツトの基地局にも移
動局にも設けられるプログラム制御される制御装置を用
いても行なうことができる。
動局にも設けられるプログラム制御される制御装置を用
いても行なうことができる。
次に本発明の方法を第１図に示されている制御装置の実
施例を用いて説明する。この制御装置においては、本発
明の理解のためには重要でない両局のコンポーネントは
示されていない。
施例を用いて説明する。この制御装置においては、本発
明の理解のためには重要でない両局のコンポーネントは
示されていない。
クロツクパルス発生器TGのクロツクパルスが、並列に接
続されたＮ個の遅延素子V1,…,VNへ加えられる。クロツ
クパルスを発生するために、両局中に設けられるマイク
ロプロセツサの内部クロツクパルスを用いることもでき
る。各遅延素子V1,…,VNの出力側は第１のＤフリツプフ
ロツプD1,…,DNのクロツクパルス入力側へ接続されてい
る。これらの第１のＤフリツプフロツプの各データ入力
側は反転出力側と接続されている。各第1Dフリツプフロ
ツプD1,…,DNの非反転出力側は、排他OR回路A1,…,ANの
第１入力側と接続されている。テレグラムRxDは各排他O
R回路A1,…,ANの第２入力側へ加えられる。各排他OR回
路A1,…,ANの出力側は第２のＤフリツプフロツプD11,
…,D1Nのデータ入力側と接続されている。第２のＤフリ
ツプフロツプのクロツクパルス入力側は各遅延素子V1,
…,VNの出力側と接続されている。各第2Dフリツプフロ
ツプD11,…,D1Nの出力側は単安定マルチバイブレータM
1,…,MNの反転入力側および非反転入力側と接続されて
いる。各単安定マルチバイブレータM1,…,MNの出力側は
第１計数器Z1,…,ZNのリセツト入力側と接続されてい
る。各計数器Z1,…,ZNのクロツクパルス入力側は、その
所属の遅延素子V1,…,VNの出力側と接続されている。
続されたＮ個の遅延素子V1,…,VNへ加えられる。クロツ
クパルスを発生するために、両局中に設けられるマイク
ロプロセツサの内部クロツクパルスを用いることもでき
る。各遅延素子V1,…,VNの出力側は第１のＤフリツプフ
ロツプD1,…,DNのクロツクパルス入力側へ接続されてい
る。これらの第１のＤフリツプフロツプの各データ入力
側は反転出力側と接続されている。各第1Dフリツプフロ
ツプD1,…,DNの非反転出力側は、排他OR回路A1,…,ANの
第１入力側と接続されている。テレグラムRxDは各排他O
R回路A1,…,ANの第２入力側へ加えられる。各排他OR回
路A1,…,ANの出力側は第２のＤフリツプフロツプD11,
…,D1Nのデータ入力側と接続されている。第２のＤフリ
ツプフロツプのクロツクパルス入力側は各遅延素子V1,
…,VNの出力側と接続されている。各第2Dフリツプフロ
ツプD11,…,D1Nの出力側は単安定マルチバイブレータM
1,…,MNの反転入力側および非反転入力側と接続されて
いる。各単安定マルチバイブレータM1,…,MNの出力側は
第１計数器Z1,…,ZNのリセツト入力側と接続されてい
る。各計数器Z1,…,ZNのクロツクパルス入力側は、その
所属の遅延素子V1,…,VNの出力側と接続されている。
次に第１図の回路装置の動作を、第２図に示されている
時間ダイヤグラムを用いて説明する。時点toにおいて第
1DフリツプフロツプD1,…,DNの各１つがその“1"状態に
ある。第1DフリツプフロツプD1,…,DNは、遅延素子V1,
…,VNの出力側に現われる位相のシフトされたクロツク
パルスT1,…,TNの周波数を、1:2に分周する。第1Dフリ
ツプフロツプD1,…,DNの出力側の信号Ａがデイジタル信
号RxDの期待される状態を与える。
時間ダイヤグラムを用いて説明する。時点toにおいて第
1DフリツプフロツプD1,…,DNの各１つがその“1"状態に
ある。第1DフリツプフロツプD1,…,DNは、遅延素子V1,
…,VNの出力側に現われる位相のシフトされたクロツク
パルスT1,…,TNの周波数を、1:2に分周する。第1Dフリ
ツプフロツプD1,…,DNの出力側の信号Ａがデイジタル信
号RxDの期待される状態を与える。
排他OR回路A1,…,ANにおいて、信号Ａにより与えられた
期待状態がデイジタル信号RxDの実際の状態と比較さ
れ、排他OR回路A1,…,ANの出力側における信号Ｂは、２
つの信号ＡおよびRxDのうちの１つが“1"状態にあると
検出される時にだけ、“1"状態におかれる。
期待状態がデイジタル信号RxDの実際の状態と比較さ
れ、排他OR回路A1,…,ANの出力側における信号Ｂは、２
つの信号ＡおよびRxDのうちの１つが“1"状態にあると
検出される時にだけ、“1"状態におかれる。
第2DフリツプフロツプD11,…,D1Nによりこの比較の結果
が、遅延素子V1,…,VNの出力側におけるクロツクパルス
信号Ｔの側縁時点において、記憶される。第２のＤフリ
ツプフロツプD11,…,D1Nの出力側における信号Ｅが、プ
リセツトされる時間間隔（測定間隔）の間中に一定の有
意状態を有すると、単安定マルチバイブレータM1,…,MN
はトリガされず計数器Z1,…,ZNは順方向計数を行なう。
が、遅延素子V1,…,VNの出力側におけるクロツクパルス
信号Ｔの側縁時点において、記憶される。第２のＤフリ
ツプフロツプD11,…,D1Nの出力側における信号Ｅが、プ
リセツトされる時間間隔（測定間隔）の間中に一定の有
意状態を有すると、単安定マルチバイブレータM1,…,MN
はトリガされず計数器Z1,…,ZNは順方向計数を行なう。
同期化ビツト（第１ビツト列）はビツト間隔の中心で遷
移を有するため所定数の“1"-サンプルと“0"-サンプル
は、クロツクパルスT1,…,TNのサンプリングパルスの位
相位置に関係なく、第１ビツト列のサンプリング中に行
なわれる。それぞれのサンプル変換の数は計数器Z1,…,
ZNにより計数され、これらの計数器Z1,…,ZNのうちの１
つがプリセツト可能な最小数を示すと直ちに、このクロ
ツクパルスが位相同期クロツクパルスとして用いられ
る。
移を有するため所定数の“1"-サンプルと“0"-サンプル
は、クロツクパルスT1,…,TNのサンプリングパルスの位
相位置に関係なく、第１ビツト列のサンプリング中に行
なわれる。それぞれのサンプル変換の数は計数器Z1,…,
ZNにより計数され、これらの計数器Z1,…,ZNのうちの１
つがプリセツト可能な最小数を示すと直ちに、このクロ
ツクパルスが位相同期クロツクパルスとして用いられ
る。
例えば第１ビツト列が、クロツクパルス周波数が等しく
位相のシフトされた３つのクロツクパルスT1,…,T3によ
りサンプリングされると、かつ１つのクロツクパルスの
位相位置が同期化ビツトの中心における遷移側縁と一致
すると、このクロツクパルスは交番する“0"および“1"
レベルの要求を満たさず、そのため位相同期ビツトクロ
ツクパルスとして用いられない。他方、残りの２つのク
ロツクパルスは同期化ビツトの中心の遷移側縁に対して
60°の間隔に位置しており、そのため２つのクロツクパ
ルスのうちの一方が位相同期ビツトクロツクパルスとし
て用いられる。
位相のシフトされた３つのクロツクパルスT1,…,T3によ
りサンプリングされると、かつ１つのクロツクパルスの
位相位置が同期化ビツトの中心における遷移側縁と一致
すると、このクロツクパルスは交番する“0"および“1"
レベルの要求を満たさず、そのため位相同期ビツトクロ
ツクパルスとして用いられない。他方、残りの２つのク
ロツクパルスは同期化ビツトの中心の遷移側縁に対して
60°の間隔に位置しており、そのため２つのクロツクパ
ルスのうちの一方が位相同期ビツトクロツクパルスとし
て用いられる。
計数器Z1,…,ZNのうちの１つがプリセツト可能な最小値
に達すると、他の計数器の実際の計数位置を検査するこ
とができる。もし３つの計数器Z1,Z2,Z3が用いられる
と、異なる種々の場合が生じ得る。
に達すると、他の計数器の実際の計数位置を検査するこ
とができる。もし３つの計数器Z1,Z2,Z3が用いられる
と、異なる種々の場合が生じ得る。
実際の計数位置にもとづいて次のこと前提とすることが
できる、即ち短時間後に２つの他の計数器が、３つのク
ロツクパルスの各々が位相同期ビツトクロツクパルスと
して用いることができるように、プリセツト可能な最小
値を越えることが前提とされる。
できる、即ち短時間後に２つの他の計数器が、３つのク
ロツクパルスの各々が位相同期ビツトクロツクパルスと
して用いることができるように、プリセツト可能な最小
値を越えることが前提とされる。
位相位置の一層の改善は本発明による方法を修正するこ
となく達成することができる。
となく達成することができる。
１つの計数器だけを短時間後にプリセツト可能な最小値
に達することが期待される時は、２つのクロツクパルス
の平均の位相値が、位相位置の改善の目的でクロツクパ
ルス位相から決定することができて、さらに平均の位相
値を有するクロツクパルスが位相同期ビツトクロツクパ
ルスとして用いることができる。両方の計数器のいずれ
もプリセツト可能な最小値に達しないことが期待される
時は、第１計数器に割り当てられるビツトクロツクパル
スを位相同期ビツトクロツクパルスとして用いる。
に達することが期待される時は、２つのクロツクパルス
の平均の位相値が、位相位置の改善の目的でクロツクパ
ルス位相から決定することができて、さらに平均の位相
値を有するクロツクパルスが位相同期ビツトクロツクパ
ルスとして用いることができる。両方の計数器のいずれ
もプリセツト可能な最小値に達しないことが期待される
時は、第１計数器に割り当てられるビツトクロツクパル
スを位相同期ビツトクロツクパルスとして用いる。
例えば同期化ビツトの数が16の時は、連続するビツト列
において生ずる交番する“0"および“1"レベルの最小数
は、25に設定することができる。
において生ずる交番する“0"および“1"レベルの最小数
は、25に設定することができる。
第３図は障害の場合の同期化過程を示す。時点t1におい
て障害が発生してそのため“期待の”信号Ａと受信され
た信号RxDとが異なる有意状態を有する。信号Ｅは“1"
状態に変化して、例えば単安定マルチバイブレータM1を
トリガし計数器Z1をリセツトする。測定期間中に計数器
Z1がプリセツト可能な計数位置に達すると、計数器Z1に
割り当てられるビツトクロツクパルスが、障害にもかか
わらず、位相同期ビツトクロツクパルスとして用いられ
る。
て障害が発生してそのため“期待の”信号Ａと受信され
た信号RxDとが異なる有意状態を有する。信号Ｅは“1"
状態に変化して、例えば単安定マルチバイブレータM1を
トリガし計数器Z1をリセツトする。測定期間中に計数器
Z1がプリセツト可能な計数位置に達すると、計数器Z1に
割り当てられるビツトクロツクパルスが、障害にもかか
わらず、位相同期ビツトクロツクパルスとして用いられ
る。
本発明による同期化法は、“期待の”信号Ａの有意状態
と受信デイジタル信号RxDとが、プリセツト可能な時間
間隔（測定間隔）中に常に等しくない時にも、用いるこ
とができる。
と受信デイジタル信号RxDとが、プリセツト可能な時間
間隔（測定間隔）中に常に等しくない時にも、用いるこ
とができる。
クロツクパルスがマイクロプロセツサ（プログラム制御
される制御装置）の内部クロツクパルスから取り出され
る場合は、2.5μＳの32のクロツクパルスサイクルに対
する連続的中断の最小間隔は、6MHzの水晶を用いる時
は、それぞれ80μＳに達する。この80μＳの中断間隔は
処理の都合上その間隔長さの２倍に増加されて、このク
ロツクパルスがテレグラムのサンプリングのために用い
られる。位相範囲を60°の位相間隔（細分化間隔）に細
分化するために、ビツトの位相範囲にわたり均等に配分
されている少くとも３つのクロツクパルスが必要とされ
る。同期化ビツトのビツト長さはこの場合は960μＳで
ある。
される制御装置）の内部クロツクパルスから取り出され
る場合は、2.5μＳの32のクロツクパルスサイクルに対
する連続的中断の最小間隔は、6MHzの水晶を用いる時
は、それぞれ80μＳに達する。この80μＳの中断間隔は
処理の都合上その間隔長さの２倍に増加されて、このク
ロツクパルスがテレグラムのサンプリングのために用い
られる。位相範囲を60°の位相間隔（細分化間隔）に細
分化するために、ビツトの位相範囲にわたり均等に配分
されている少くとも３つのクロツクパルスが必要とされ
る。同期化ビツトのビツト長さはこの場合は960μＳで
ある。
発明の効果 本発明により、異なる変調法に対して適用できる、かつ
位相ジツタに起因する変動の影響を受けない、かつ短時
間のクロツクパルスの欠落も同期化過程の中断を生ぜさ
せない、データブロツクの同期化の構成が提供される。
位相ジツタに起因する変動の影響を受けない、かつ短時
間のクロツクパルスの欠落も同期化過程の中断を生ぜさ
せない、データブロツクの同期化の構成が提供される。
第１図は本発明の方法を実施する回路図、第２図は障害
のない同期化の場合の第１図の実施例における信号の時
間ダイヤグラム図、第３図は障害時の同期化の場合の第
１図の実施例における信号の時間ダイヤグラム図を示
す。 TG……クロツクパルス発生器、V1,…,VN……遅延素子、
D1,…,DN……第1Dフリツプフロツプ、A1,…,AN……排他
OR回路、D11,…,D1N……第2Dフリツプフロツプ、M1,…,
MN……単安定マルチバイブレータ、Z1,…,ZN……計数器
のない同期化の場合の第１図の実施例における信号の時
間ダイヤグラム図、第３図は障害時の同期化の場合の第
１図の実施例における信号の時間ダイヤグラム図を示
す。 TG……クロツクパルス発生器、V1,…,VN……遅延素子、
D1,…,DN……第1Dフリツプフロツプ、A1,…,AN……排他
OR回路、D11,…,D1N……第2Dフリツプフロツプ、M1,…,
MN……単安定マルチバイブレータ、Z1,…,ZN……計数器
フロントページの続き (72)発明者 ゲーオルク・ラナー ドイツ連邦共和国ラウフ・ペクニツツ・ニ ユルンベルガー・シユトラーセ 60 (72)発明者 クリステイアン・ベール ドイツ連邦共和国ニユルンベルク50・ヴエ ルフエンシユトラーセ 24アー
Claims (4)
- 【請求項１】受信機においてデータブロツクのビツト同
期化を保証する方法であつて、この場合データブロツク
に先行して、データブロツクのビツト用のビツトクロツ
クパルスを定めるための交番する“0"および“1"レベル
を有する第１ビツト列と、受信機中に記憶されているビ
ツト列に関連づけてブロツク同期化を定めるための第２
ビツト列とを順次連続して送信するようにした、受信機
においてデータブロツクの同期化を保証する方法におい
て、第１ビツト列を、受信機中で発生される、クロツク
パルス周波数の等しいかつ位相のシフトされたＮ個のク
ロツクパルス（T1,…,TN）を用いてサンプリングするよ
うにし、この場合、個々のビツト間隔の全体の位相範囲
を細分化された間隔に分割するようにし、第１ビツト列
のサンプル値変化の数がプリセツト可能な時間間隔中に
プリセツト可能な最小値を有するものとして検出された
場合のクロツクパルス（T1,…,TN）を、位相同期ビツト
クロツクパルスとして用いるようにしたことを特徴とす
る受信機においてデータブロツクのビツト同期化を保証
する方法。 - 【請求項２】同数のサンプル値変化を検出したクロツク
パルス（T1,…,TN）の場合は、平均の位相値をクロツク
パルスの位相から求めるようにし、さらに該平均の位相
値を有するクロツクパルスを位相同期ビツトクロツクパ
ルスとして用いるようにした特許請求の範囲第１項に記
載のデータブロツクのビツト同期化を保証する方法。 - 【請求項３】受信機においてデータブロツクのビツト同
期化を保証する装置であつて、この場合、データブロツ
クに先行して、データブロツクのビツト用のビツトクロ
ツクパルスを決定するための交番する“0"および“1"レ
ベルを有する第１ビツト列と、受信機中に記憶されてい
るビツト列に関連づけてブロツク同期化を決定するため
の第２ビツト列とを連続的に送信するようにした、受信
機においてデータブロツクの同期化を保証する装置にお
いて、第１ビツト列を、受信機中で発生される、クロツ
クパルス周波数の等しいかつ位相のシフトされたＮ個の
クロツクパルス（T1,…,TN）を用いてサンプリングする
ようにし、この場合、個々のビツト間隔の全体の位相範
囲を細分化された間隔に分割するようにし、第１ビツト
列のサンプル値変化の数がプリセツト可能な時間間隔中
にプリセツト可能な最小値を有するものとして検出され
た場合のクロツクパルス（T1,…,TN）を、位相同期ビツ
トクロツクパルスとして用いるように構成するために、
クロツクパルス発生器（TG）のクロツクパルスをＮ個の
並列接続された遅延素子（V1,…,VN）へ加えるように
し、さらに各遅延素子（V1,…,VN）の出力側を第1Dフリ
ツプフロツプ（D1,…,DN）のクロツクパルス入力側と接
続し、該第1Dフリツプフロツプのデータ入力側を第1Dフ
リツプフロツプの反転出力側と接続し、さらに該第1Dフ
リツプフロツプ（D1,…,DN）の非反転出力側を排他OR回
路（A1,…,AN）の第１入力側と接続し、デイジタル信号
（RxD）を排他OR回路の第２入力側へ加えるようにし、
さらに各排他OR回路（A1,…,AN）の出力側を第2Dフリツ
プフロツプ（D11,…D1N）のデータ入力側と接続し、該
第2Dフリツプフロツプのクロツク入力側を各遅延素子
（V1,…,VN）の出力側と接続し、各第2Dフリツプフロツ
プの出力側を単安定マルチバイブレータ（M1,…,MN）の
入力側と接続し、該単安定マルチバイブレータの出力側
を計数器（Z1,…,ZN）のリセツト入力側と接続し、各計
数器（Z1,…,ZN）のクロツクパルス入力側を各遅延素子
（V1,…,VN）の出力側と接続し、位相同期ビツトクロツ
クパルスの選択を計数器（Z1,…,ZN）の計数位置にもと
づいて行なうことを特徴とするデータブロツクのビツト
同期化を保証する装置。 - 【請求項４】ビツト同期化を、コードレス電話セツトの
基地局および所属の移動局に設けられているプログラム
制御方式の制御装置を用いて行なうようにした特許請求
の範囲第３項に記載のデータブロツクのビツト同期化を
保証する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3627135.7 | 1986-08-09 | ||
| DE3627135A DE3627135C2 (de) | 1986-08-09 | 1986-08-09 | Bitsynchronisation eines Datenblocks in einem Empfänger |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63100838A JPS63100838A (ja) | 1988-05-02 |
| JPH07112187B2 true JPH07112187B2 (ja) | 1995-11-29 |
Family
ID=6307122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19542187A Expired - Lifetime JPH07112187B2 (ja) | 1986-08-09 | 1987-08-06 | デ−タブロツクのビツト同期化を保証する方法および装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4817117A (ja) |
| EP (1) | EP0256595B1 (ja) |
| JP (1) | JPH07112187B2 (ja) |
| KR (1) | KR880003494A (ja) |
| AT (1) | ATE98412T1 (ja) |
| DE (2) | DE3627135C2 (ja) |
| DK (1) | DK409787A (ja) |
| ES (1) | ES2048731T3 (ja) |
| FI (1) | FI92359C (ja) |
| HK (1) | HK178495A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803703A (en) * | 1987-04-30 | 1989-02-07 | Motorola, Inc. | Apparatus and method for fine synchronization of a communication receiver |
| DE3832946A1 (de) * | 1988-09-28 | 1990-04-05 | Siemens Ag | Verfahren zur verschluesselung digitaler zeitmultiplexsignale |
| JPH0771057B2 (ja) * | 1990-02-28 | 1995-07-31 | 松下電器産業株式会社 | ディジタル移動無線用フレーム同期方法 |
| JPH0778774B2 (ja) * | 1991-02-22 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 短待ち時間データ回復装置及びメッセージデータの同期化方法 |
| DE4132200A1 (de) * | 1991-09-27 | 1993-04-01 | Aeg Mobile Communication | Zeitmultiplex-verfahren zur bestimmung der mittleren phasenaenderung eines empfangssignals |
| DE4224527A1 (de) * | 1992-07-24 | 1994-01-27 | Siemens Ag | Verfahren zur Durchschaltung von Digitalsignalen |
| US5323421A (en) * | 1992-09-30 | 1994-06-21 | Motorola, Inc. | Method and apparatus of estimating channel quality in a receiver |
| DE4333000C2 (de) * | 1993-09-28 | 1997-10-16 | Siemens Ag | Verfahren und Anordnung zum Synchronisieren von Basisstationen in einem mehrzellularen, drahtlosen Fernsprechsystem |
| DE4333397C1 (de) * | 1993-09-30 | 1994-12-08 | Siemens Ag | Verfahren und Anordnung zur Übertragung eines Digitalsignals |
| US5787078A (en) * | 1994-03-09 | 1998-07-28 | Alcatel N.V. | Frame Synchronization method |
| GB2315194B (en) * | 1996-07-11 | 2000-11-15 | Nokia Mobile Phones Ltd | Method and apparatus for resynchronizing two system clocks |
| DE19639309B4 (de) * | 1996-09-25 | 2013-12-05 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren zum Bestimmen der zeitlichen Lage einer Synchronisationsfolge in einem empfangenen Datenstrom mittels Rahmensynchronisation |
| DE19640315C1 (de) * | 1996-09-30 | 1998-02-26 | Siemens Ag | Verfahren und Vorrichtung zur Aktionssteuerung in einem Zeitschlitzverfahren |
| US7002982B1 (en) * | 1998-07-08 | 2006-02-21 | Broadcom Corporation | Apparatus and method for storing data |
| DE10004874C2 (de) * | 2000-02-04 | 2002-01-17 | Infineon Technologies Ag | Einrichtung zur Durchführung von Suchprozeduren in einem Mobilfunkempfänger |
| US8775707B2 (en) | 2010-12-02 | 2014-07-08 | Blackberry Limited | Single wire bus system |
| KR101733273B1 (ko) | 2012-06-01 | 2017-05-24 | 블랙베리 리미티드 | 다중 포맷 오디오 시스템들에서의 확률적 로크 보장 방법에 기초한 범용 동기화 엔진 |
| US9479275B2 (en) | 2012-06-01 | 2016-10-25 | Blackberry Limited | Multiformat digital audio interface |
| US9461812B2 (en) * | 2013-03-04 | 2016-10-04 | Blackberry Limited | Increased bandwidth encoding scheme |
| US9473876B2 (en) | 2014-03-31 | 2016-10-18 | Blackberry Limited | Method and system for tunneling messages between two or more devices using different communication protocols |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1805463B2 (de) * | 1968-10-26 | 1971-10-14 | Blocksynchronisationsverfahren fuer zeitmultiplexsysteme mit pulscodemodulation | |
| DE2219016C3 (de) * | 1972-04-19 | 1978-11-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Verfahren zur empfangsseitigen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks |
| FR2283592A1 (fr) * | 1974-08-27 | 1976-03-26 | Thomson Csf | Dispositif extracteur de synchronisation et systeme de transmission d'informations comportant un tel dispositif |
| US4189622A (en) * | 1975-10-17 | 1980-02-19 | Ncr Corporation | Data communication system and bit-timing circuit |
| DE3012075A1 (de) * | 1979-11-20 | 1981-10-08 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur bitsynchronisation |
| US4312074A (en) * | 1980-02-07 | 1982-01-19 | Motorola, Inc. | Method and apparatus for detecting a data signal including repeated data words |
| US4541104A (en) * | 1982-06-10 | 1985-09-10 | Nec Corporation | Framing circuit for digital system |
| FR2549323B1 (fr) * | 1983-07-12 | 1985-10-25 | Lignes Telegraph Telephon | Dispositif de synchronisation pour transmission numerique avec trames, et recepteur comportant un tel dispositif |
| US4672639A (en) * | 1984-05-24 | 1987-06-09 | Kabushiki Kaisha Toshiba | Sampling clock pulse generator |
| US4663765A (en) * | 1985-02-01 | 1987-05-05 | General Electric Company | Data muting method and apparatus for audo-digital communications systems |
-
1986
- 1986-08-09 DE DE3627135A patent/DE3627135C2/de not_active Expired - Fee Related
-
1987
- 1987-08-05 FI FI873405A patent/FI92359C/fi not_active IP Right Cessation
- 1987-08-05 DE DE87201487T patent/DE3788383D1/de not_active Expired - Fee Related
- 1987-08-05 AT AT87201487T patent/ATE98412T1/de not_active IP Right Cessation
- 1987-08-05 ES ES87201487T patent/ES2048731T3/es not_active Expired - Lifetime
- 1987-08-05 EP EP87201487A patent/EP0256595B1/de not_active Expired - Lifetime
- 1987-08-06 DK DK409787A patent/DK409787A/da not_active Application Discontinuation
- 1987-08-06 JP JP19542187A patent/JPH07112187B2/ja not_active Expired - Lifetime
- 1987-08-07 US US07/083,559 patent/US4817117A/en not_active Expired - Lifetime
- 1987-08-07 KR KR1019870008654A patent/KR880003494A/ko not_active Application Discontinuation
-
1995
- 1995-11-23 HK HK178495A patent/HK178495A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0256595A2 (de) | 1988-02-24 |
| FI92359B (fi) | 1994-07-15 |
| DE3627135C2 (de) | 1994-11-24 |
| DK409787A (da) | 1988-02-10 |
| DE3627135A1 (de) | 1988-02-11 |
| EP0256595B1 (de) | 1993-12-08 |
| ATE98412T1 (de) | 1993-12-15 |
| DE3788383D1 (de) | 1994-01-20 |
| FI92359C (fi) | 1994-10-25 |
| DK409787D0 (da) | 1987-08-06 |
| FI873405A0 (fi) | 1987-08-05 |
| HK178495A (en) | 1995-12-01 |
| JPS63100838A (ja) | 1988-05-02 |
| FI873405A (fi) | 1988-02-10 |
| US4817117A (en) | 1989-03-28 |
| ES2048731T3 (es) | 1994-04-01 |
| KR880003494A (ko) | 1988-05-17 |
| EP0256595A3 (en) | 1990-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07112187B2 (ja) | デ−タブロツクのビツト同期化を保証する方法および装置 | |
| CA2023715C (en) | Digital signal quality evaluation circuit using synchronization patterns | |
| US3562710A (en) | Bit error detector for digital communication system | |
| US4596025A (en) | Timing synchronization circuit | |
| EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
| HUT58172A (en) | Synchronizing process for wireless systems | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| EP0600075A1 (en) | Circuit for simultaneous recovery of bit clock and frame synchronization | |
| CA1080310A (en) | Data communications system with improved digital phase-locked loop retiming circuit | |
| US5020051A (en) | Duplex communications method and system | |
| IL47894A (en) | Apparatus for producing baud timing signal | |
| JPH0738631B2 (ja) | フレーム同期確立方法 | |
| US3222454A (en) | Digital comparison circuits | |
| US3566280A (en) | Digital communications clock synchronizer for responding to pulses of predetermined width and further predictable pulses of sufficient energy level during particular interval | |
| US4196416A (en) | Synchronization apparatus with variable window width and spacing at the receiver | |
| US3582782A (en) | Harmonic sine wave data transmission system | |
| US3343091A (en) | Diphase transmission system with noise pulse cancellation | |
| US4011407A (en) | Narrow-band eight-phase modem | |
| JPS6234309B2 (ja) | ||
| US4266198A (en) | Sampling system for decoding biphase-coded data messages | |
| JP3268320B2 (ja) | Ｓｎ比判定回路 | |
| JPH0425743B2 (ja) | ||
| JPS63202149A (ja) | 同期伝送方式 | |
| SU548938A2 (ru) | Система передачи синхронных двоичных сигналов по кабельным лини м св зи | |
| RU2249919C2 (ru) | Приемник дискретной информации с автоматическим согласованием скоростей передачи и приема |