SU548938A2 - Система передачи синхронных двоичных сигналов по кабельным лини м св зи - Google Patents

Description

1

Изобретение относитс  к проводной св зи и может исиользоватьс , в частности, дл  передачи синхронных двоичных сигналов по кабельным лини м св зи городской телефонной сети.

По основному авт. св. N° 511714 известна система передачи синхронных двоичных сигналов но кабельным лини м св зи, состо ша  из передатчика и приемника 1. Передатчик содержит исправл юи1,ую схему, формирователь кода, задаюищй генератор, преобразователь амплитуды, преобразователь длительности , формирователь линейного сигнала и выходное устройство. Приемник содержит входное устройство, усилитель-ограничитель, схему восстановлени  временного интервала и схему фазовой автоподстройки частоты.

Однако в такой системе иередачн синхронных двоичных сигналов не предусмотрена возможность контрол  ошибок, что вли ет на помехоустойчивость системы.

Цель изобретени  - повышение помехоустойчивости .

Это достигаетс  тем, что в предлагаемой системе передачи синхронных двоичных сигналов по кабельным лини .м св зи в приемник введены блок стробировани , формирователь временного интервала и определители ошибок положительной и отрицательной пол рностей, нричем выходы усилител -ограничител  и схе2

мы фазовой автоподстройкн частоты соединены с входом блока стробировани , выход которого соединен с входом формировател  временного интервала, выходы которого соединевы с соответствуюш,ими входами определителей ошибок положительной и отрицательной пол рностей, входы синхронизации которых соединеиы с выходом схемы фазовой автонодстройки частоты, а формирующие входы соединены с формирующими входами блока стробировани .

iia фиг. 1 приведена структурна  электрическа  схема иредлагаемой системы передачи; на фиг. 2 - пример реализации донолнительных блоков системы; на фиг. 3 - временные диаграммы, по сн ющие работу дополнительных блоков.

Система передачи синхронных двоичных сигналов но кабельным лини м св зи состоит

из передатчика и приемника.

Передатчик состоит из исиравл ющей схемы 1, соединенной с формирователем кода 2, к входу исправл ющей схемы 1 подключен задающий генератор 3, соединенный также с

входами синхронизации нреобразователей амплитуды 4 и длительности 5. С другим входом преобразовател  длительности 5 соединен также формирователь кода 2. Выход преобразовател  длительности 5 соединен через формирователь линейного сигнала 6 с выходным

Зстройством 7, к питающему входу Koxopoio подключен выход преобразовател  амплитуды 4.

Приемник системы состоит из последовательно соедииеииых входного устройства 8,усилител -о .граничител  9, схемы восстановлени  временных интервалов 10. Выход усилител ограничител  9 соедннен также с входами схемы фазовой автоиодстройки частоты (ФАПЧ) Пи блока стробировани  12. Выход последнего соединен с формирователем временных интервалов 13, выходы которого подключены к соответствующим анализирующим входам определителей ошибок 14 и 15 положительной п отрицательной пол рностей. Выход схемы ФАПЧ 11 подключен к синхронизирующим входам схемы восстановлени  временных интервалов 10, блока стробировани  12 и определителей ощибок 14 и 15 положительной и отрицательной пол рностей.

Блок стробировани  12 состоит из элемента задержки 16, схемы 17 выделени  положительных и отрицательных фронтов, триггера 18, инвертора 19, элемента И 20, триггера 21 и элемента И 22. Формирователь временных интервалов выполнен на триггере 23. Определитель ошибок положительной пол рности 14 состоит из элемента И 24 и выделител  фронта 25, а определитель ошибок отрицательной пол рности 15 - из элемента И 26 и выделител  фронта 27.

Система передачи работает следуюн им образом .

Работа системы без обнаружени  оншбок проходит аналогично работе системы по основному авт. св. № 511714.

Рассмотрим работу предлагаемой системы при обнаружении ошибок.

На временной диаграмме (фиг. 3) в закодированный сигнал, соответствующий исходному двоичному информационному сигналу (фиг. 3,а), введены следующие ошибки:

-две идущие подр д ошибки, вызванные помехами отрицательной пол рности исчезнувшие импульсы на сигнале - фиг. 3, б и по вившиес  (заштрихованные) импульсы на инверсном сигнале - фиг. 3,

-ошибка, вызванна  действием помехи положительной пол рности (заштрихованный импульс на сигнале - фиг. 3, б и исчезнувший на инверсном сигнале - фиг. 3,в).

Сигнал (фиг. 3,6) соответствует сформированному прин тому закодированному сигналу на выходе усилител -ограничител  9 приемника . Этот сигнал поступает на вход блока стробировани  12. На вход синхронизации блока стробировани  12 поступают колебани  тактовой частоты (фиг. 3, г), выделенные схемой ФАПЧ 11 из прин того линейного сигнала.

Смгиал (фиг. 3, г) задерживаетс  элементом задержки 16 блока стробировани  12 на 90°. Задержанный сигнал (фиг. 3, д) поступает на схему 17 выделени  положительных и отрицательных фронтов.

Импульсы (фиг. 3, е), соответствующие положительному фронту задержанного сигнала (фиг. 3,д, постАпают ia вход синхронизации триггера 18 (iiiua О), на вход D когорого поступает инвертированный инвертором 19

сигнал с усилигел -ограничнтел  9 (фиг. 3, s). Сигнал (фиг. 3,), соптветствуюпдий отрицательному фронту сигнала (фиг. 3, с), и выходной сигнал триггера 18 (фиг. 3,з) поступают на входы элс/лента г 20. Выходной сигнал

триггера 21 (фиг. 3, и сиг,1ал (фиг. 3,е), соответствуюн ий иоложительному фронту сигиала (фиг. 3,д), поступают па входы элемента Il 22, с выхода которого снимаетс  сигнал (фиг. З.к), поступаюш,ий далее иа вход установки «О триггера 23 (типа RS}, на котором реализована схема формировател  временных 11нтервалов 13. На вход установки «1 три;гера 23 подаетс  сигнал (фиг. 3,л) с выхода выходного элемента И 20 блока стробнровани  12, к входу которого подключен триггер 18. На выходе триггера 23 образуютс  сигиалы (фиг. 3,Л1, н), определ ющие временной интервал, в котором производитс  поиск ошибки. Эти сигиалы поступают соответственно на анализирующие входы определителей ошибок 14 и 15 положительной и отрицательной пол рностей. На входы синхронизации определителей 14 и 15 поступают колебани  тактовой частоты (фиг. 3, г) от схемы ФАПЧ

11. На формирующие входы определителей 14 и 15 положительной и отрицательной пол рностей поступают соответственно сигналы (фиг. 3,3, и) с выходов триггеров 18 и 21. Фор:.;проваи11е сигнала ошибки производитс 

в трехвходовых элементах И 24 и 26. На входы элемента И 24 определител  ошибок 14 положительной пг;л рности поступают сигналы (фиг. 3,3, м, о). Сигнал (фиг. 3, о) соответствует отрицательным фронтам сигнала

(фиг. 3,г), выделенным выделителем фронта 25. На входы элемента И 26 определител  ошибок 15 отрицательной иол рности поступают сигиалы (фиг. 3, и, п, п). Сигнал (фиг. 3, п) соответствует положительным фронтам

сигнала (фиг. 3, г), выделенным выделителем фроита 27. В результате функционировани  рассмотренной схемы на выходах определителей ошибок 14, 15 по вл ютс  импульсы ошибок (фиг. 3, р, с.

Эти сигналы могут быть поданы на раздельные счетчики ошибок или объединены и поданы на общий счетчик. Они могут быть использованы дл  пр мого расчета достоверности передачи в линейном тракте системы. При

наличии обратного канала св зи сформированные сигналы могут использоватьс  дл  повышени  достоверности передачи. Дл  этого достаточно разметить передаваемую информацию на блоки нужной длины.

Таким образом, предлагаема  система позвол ет:

- обнаружить все одиночные сбои бит линейного сигнала в блоке, ограниченно.м «единицами информационного сигнала, а также

значительное число ошибок различной кратности (например, на фиг. 3 показано, как обнаруживаютс  двухкратные ошибки);

-осуществить непрерывный контроль достоверности в линейном тракте системы передачи без перерыва св зи;

-при наличнп обратного канала св зи позвол ет повысить достоверность передачи информапии без уменьшени  пропускной способности системы.

Ф о р .i у л а 1 3 о б р е т е и к  

Система передачи син.чронных двоичных спгпалов по кабельным липи м св зи по авт. св. № 511714, отличающа с  тем, что, с целью повышени  помехоустойчивости, в приемник введены блок стробировани , формирователь временного интервала п определители

ошибок положительной и отрицательной пол рностей , причем выходы усилител -ограничител  и схемы фазовой автоподстройки частоты соединены с входом блока стробироваНИИ , выход которого соединен с входом формировател  временного интервала, выходы которого соединены с соответствующими входами определителей ошибок положительной и отрицательной пол рностей, входы синхронизации которых соединены с выходом схемы фазовой автоподстройки частоты, а формирующие входы соединены с формирующими входами блока стробпровани . Источники информации, прин тые во внимапне при экспертизе:

1. Авт. св. СССР № 511714, кл. Н 04L 25/08, 1974.

flepedoi a IfiflijeH

П m П

П г-i п .ууп П ГЖ1 m г 1 п ИР п .V. п Г

ПППППППППППППППП ПППППППППППППППП

I I I I I I I I I I 1 I I I I I

и „ГПCZ1

к L1

л i

fi Н О

П Р