SU944146A1 - Система передачи и приема дискретной информации - Google Patents

Description

(54) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ

1

Изобретение относитс  к технике эпек .тросв зи и может использоватьс  при разработке аппаратуры передачи данных реального масштаба времени.

Известна система передачи и приема дискретной информации, содержаща  на передающей стороне блок формировани  сигналов управпени , первый и второй выходы которого подключены соответственно к входам блока фазировани  и блока управлени , выход которого соединен с периыми входами кодера и бпока формировани  структуры кодограммы, второй и третий входы которого соединены соответственно с третьим выходом бпока фор-,5 мировани  сигналов управпени  и выходом кодера, к второму входу которого подключен четвертый Ш11Ход бпока формировани  сигналов управпени , п тый выход которого подключен к первому входу 20 к лмутатора, второй и третий входы которого соединены соответственно с выходами блока фазировани  и блока формировани  структуры кодограммы, а на приИНФСРМАЦИИ

емной стороне - Дешифратор, блок формировани  сигналов обмена, к первому входу которого подключен первый выход формировател  сигналов управлейи , второй и третий выходы которого соединены соответственно с первыми входами декодера, и блока выделени  информации , второй вход которюго соединен со вторым входом декодера и входом анапйзатора ,Ьыход которого подключен к входу формировател  сигналов управлени , причем выход декодера соединен со вторым входом бпока формировани  сигналов обмена LI.

Однако известна  система имеет низкую скорость передачи.

Цепь изобретени  - повышение скорое- . ти передачи.

Claims (1)

1. Поставленна  цель достигаетс  тем, что в систоле передачи и приема дискрет ной информа1ши, содержащей на передающей стороне блок формировани  сигналов управлени , первый и второй выходы Ко торого подкгаочены соответственно к вхо дам блока фазировани  и блока управлени , выход которого соединен с первыми входами кодер и блока формировани  структуры кодограммы, второй и третий входы которого соединены соответственно с третьим выходом блока формировани  сигналов управлени  и выходом коде ра, к второму входу которого подключен четвертый выход блока формировани  сигналов управлени , п тый выход которого псйкдючен к первому входу коммутатора , второй и третий входы которого соединены соответственно с вь ходами блока фазировани  и блока формировани  структуры кодограммы, а на приемной стороне - Дешифратор, блок формировани  сигналов обмена, к первому входу ко торого подключен первый выход формировател  сигналов управлени , второй и третий выходы которого соединены соответственно с первыми входами декодера, и блока выделени  информации, второй вход которого соединен со вторым вхо- Дом Декодера и входом анализатора, выт Ход которого подключен к входу формировател  сигналов управлени , причем выход Декодера соединен со вторым входом блока формировани  сигналов обмена, на передающей стороне введены приемник сигналов обратной св зи и последовательно соединённые дешифратор и датчик эталонных сигналов, выход которого подключен к четвертому входу блока формировани  структуры кодограммы, а выход приемника сигналов обратной св зи подключен к Первому дополнительному входу блока управпейи , второй дополнительный вход которого соединенсо в«)дом дешифратора , второй выход которого подключен к входу блока формировани  сигналов-управлени , на приемной стороне введены передатчик сигнапов обратной св зи, решающий блок, датчий импупьсов, блок так тобой синхронизации, блок цикловой синтсрокизации , эталонный датчик, блок еравнёни , счетчики, вычислительные блоки , блок выделени  искаженных кодограмм формирователь длительности кодограмм, элемент ИЛИ и переключающий блок, выходы которого соединены с третьим входом блока формировани  сигналов обмена, вхрйом анализатора, входами блоков такт6 )ЬЙ и цикловой синхронизации и первым входом блокб сравнени , второй вход которого соединен с выходом блока тактовой синхронизации и первым входом эталонного датчика, второй вход и выход которого соединены соответственно с выХОДОМ блока цикловой синхронизации и третьим входом блока сравнени , выход которого подключен к первому входу блока вьщелени  искаженных кодограмм и входу первого счетчика, выход которого соединен с первым входом первого вычислительного блока, к второму входу которого подключен выход второго счетчика, вход которого соединен с выходом блока тактовой синхронизации, первым входом формировател  длительности кодограмм и входом датчика импульсов, выходы которого подключены к перв.ому входу решающего блока, первому входу второго вычислительного блока и второму входу первого вычислительного блока, выход которого соединен со вторым входом решающего бпока, третий вход и выход которого соединены соответственно с выходом второго вычислительного блока и входом передатчика сигнапов обратной св зи, к соответствующему входу которого подключен третий выход формировател  сигналов управлени , при этом выход дешифратора соединен со входом перекгаочаюшего блока и вторьш входом формировател  длительности кодограмм, выход которого подключен к входу третьего счетчика и к второму входу блока выделени  искаженных кодограмм, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом декодера и взсодом четвертого счетчика, выход которого подключен к второму входу второго вычислительного бпока, третий вход которого соединен с выходом третьего счетчика. На фиг. 1 представлена структурна  электрическа  схема передающей стороны предложенной системы передачи и приема Дискретной информации; на фиг. 2 то же, приемной стороны. Систекш передачи и приема дискретной информации состоит из передающей стороны (фиг. 1}, котора  содержит дешифратор 1, блок 2 формировани  сигналов управлени , блок 3 фазировани , блок 4 управлени , кодер5, блЪк 6 формировани  структуры кодограммы, коммутатор 7, датчик 8 эталонных сигналов И приемник 9 сигналов обратной св зи, и из приемной стороны (фиг, 2), котора  содержит дешифратор Ю, переключающий блок 11, декодер 12, анализатор 13, блок 14 выделени  информации, блок 15 формировани  сигналов обмена, формирователь 16 сигналов управлени , блок 17 анализа эталонных сигналов, состо щий 59 из блока 18 тактовой синхронизации, бпока 19 цикловой синхронизации, эталонного датчика 2О и бпока 21 сравнени , блок 22 оценки достоверности принимаемых симвопов, состо щий из первого и второго счетчиков 23 и 24 соответ ственно и первого вычислительного блока 25, Датчик 26 импульсов, решающий блок 27, блок 28 оценки достоверности принимаемых кодограмм, состо щий из блока 29 вьшелени  искаженных кодограмм , формировател  30 длительности кодограмм, элемента ИЛИ 31, третьего и четвертого счетчиков 32 и 33, соответственно и второго вычислительного блока 34, передатчик 35 сигналов обратной св зи. Система работает следующим образрм На дешифратор 1 из оконечного обору довани  даннь1Х (ООД) (на чертеже показан ) поступают служебные признаки, под действием которых дешифратор 1 устанав ливает режим передачи эталонных сигналов или режим передачи рабочей информации , а также устанавливает выбранную ООД длину кодограммы. Если от ООД поступает признак рабоча  информаци , то по вл етс  сигнал на втором выходе дешифратора 1, под действием которого блок 2 формировани  сигналов управлени  включает блок 3 фазировани , который передает с определен ным циклом фазовую комбинацию. Одновременно со второго выхода блока 2 фор мировани  сигналов управлени  через бло 4 управлени  на кодер 5 и блок 6 формировани  структуры кодограммы подаетс  сигнал;определ ющий длину кодограммы . После этого в блок 4 управлени  вводом данных поступает рабоча  инфорьмаци  из ООД, котора  затем поступает в кодер 5| где на основании информации формируетс  проверочна  группа с целью помехоустойчивой передачи, а также в блок 6 формировани  структуры кодограм мы. В блоке 6 формировани  структуры кодограммы из служебных признаков, поступающих из бпока 2 формировани  сиг налов управлени , информации, поступающей из блока,4 управлени  вводом данных , и проверочной группы - из кодера 5, формируетс  кодограмма определенной структуры, содержаща  служебные призн ки рабоча  информаци  и длина кодограммы , собственно информацию и проверочную группу помехоустойчивого кода . Кодограмма поступает в коммутатор 7, который под действием сигнала со вт рого выхода дешифратора 1, подаваемого 66 на второй вход коммутатора 7 через бпок 2 формировани  сигналов управлени , выдает по соответствующему выходу в канал св зи фазовую комбинацию или рабочие информационные кодограммы (кодовые комбинации). Поток донесений в системах передачи радиолок шионной информации  вл етс  нестационарным, поэтому между донесени ми, т.е. рабочими кодограммами могут быть паузы с различной длительностью. В предложенной системе эти паузы используютс  дл  передачи эталонных сигналов, с помощью которых осуществл етс  оценка параметров канала передачи данных. Име  информацию о состо нии канала и зна  зависимость между показател ми эффективности системы и параметрами канала св зи, в данной системе решаетс  задача оптимизации, с целью максимизации относительной ско- |рости передачи при одновременном вы полнении ограничений, заданных на другие параметры системы. При по влении пауз в передаваемой рабочей информации на дешифратор 1 из ООД поступает служебный признак эталонна  информаци  . Под действием сигнала на втором выходе дешифратора 1, блс с 2 формировани  сигналов управлени  включает блок 3 фазировани , который передает с определенным периодом комбинацию циклового фазировани . Одновременно со второго выхода бпока 2 формировани  сигналов управлени  через бпюк 4 управлени  на блок 6 формировани  структуры кодограммы поступает сигнал, определ ющий длину кодограммы. Затем под действием управл ющего сигнала с выхода дешифратора 1 включаетс  датчик 8 эталонных сигналов. Датчик 8 выраба . тывает псевдослучайную двоичную последовательность известной структуры. Информаци  с датчика 8 поступает на вход блока 6 формировани  структуры кодограммы . Одновременно в блоке 6 из служебных признаков, поступающих от бпока 2 формировани  сигналов управлени  и блока 4 управлени , а также информации, поступаюшей из датчика 8, формируетс  кодограмма, содержаша  служебные признаки эталонна  информаци  и длина кодограммы и собственно эталонную информацию . Сформированна  кодограмма поступает в коммутатор 7, котчэрый выдает на выход фазовую комбинацию и кодограммы с этапонной информацией. На приемной стороне прин та  из пр мого каиапа св зи информаци  поступает на дешифратор 10, который определ ет 7Q4 принадлежность кодограммы рабочей ипи эталонной информации и фиксирует длиьгу кодограммы. Если кодограмма принадлежит рабочей информации , то она с выхода дешифратора 10 через переключающий блок 11 поступает на декодер 12 и анализатор 13, где происходит декодированиеинформации/ которые работают по известным принципам. Кодограмма из канала св зи через переключающий блок 11 поступает также на блок 14,/работы которого как и работа блока 15 формировани  сигналов обмена, управл етс  формирователем 16 сигналов управлени . Блок -14 на со- ответствуюшем выходе вьщает потребителю только информационную часть кодограммы , при этом в зависимости .от резу гътатов работы декодера 12 бпок 15 формировани  сигналов обмена сопровож- дает. выдаваемую информацию признаков верно или неверно. Если кодограмма принадлежит эталон ной информации то она с выхода дешифратора 10 поступает через переключаюший блок 11 в бпок 17 анализа эталонных сигналов на входы блока 18 тактовой синхронизации и блока 19 цикловой синхронизации. Блок 18 обеспечивает синхронную работу эталонного датчика 20 и датчика 8 эталонных сигналов. Бло 19 цикловой синхронизации обеспечивает синфазную работу эталонного датчика 20 на приемной стороне (фиг. 2) и датчика 8 на передающей стороне (фиг. 1). С момента достижени  синфазности по циклу между датчиком 20 на приемной стороне и датчиком 8 на передающей сто роне в блок сравнени  21, подаютс  две одинаковые по структуре и согласованные по времени последовательности, которые сравниваютс  поразр дно. Если под действием помех в пр мом канале св зи значени  элементов эталонного сигнала на входе блока 17 анализа эталонных сигналов измен ютс , то на выходе бпока 21 сравнени  выдаютс  сиг налы ошибок, сопровождаемые тактовыми импульсами с выхода блока 18 тактовой синхронизации. Сигналы ошибок и тактовые импульсы поступают в блок 22 оценки достоверности принимаемых символов соответственно на первый счетчик 23 и второй счетчик 24. Выходы обоих счетчиков 23 и 24 подключены к первому вы числительному блоку 25, который осуществл ет оценку веро тности искажени  двоичных симвопов путем депени  копи- i чества искажегшых симвопов, попученных 68. в первом счетчике 23, на количество прин тых СИМВОПОВ, полученных во втором счетчике 24. Оценка веро тности искажени  двоичных символов РО осуществл етс  в течение доверительного времени, задаваемого датчиком 26 импульсов. Датчик 26 вьтолнен в виде делител  импульсов , на вход которого поступают сигналы тактовой частоты с выхода бпока 18 тактовой синхронизации. Одновременно сигналы ошибок и тактовые импульсы поступают в блок 28 оценки достоверности прини1 Лемых кодограмм соответственно на блок 29 выделени  искаженных кодограмм и формирователь 30 длительности кодограмм, который выполнен в виде делител  частоты с управл емым коэффициентом счета, Формироватепь 30 в соответствии с информацией, содержащейс  в служебном признаке длина кодограммы, вырабатываемом дешифратором 10, формирует на своем выходе сигналы, период следовани  которых равен длительности принимаемых из канала св зи кодограмм, Блок 29 осуществл ет выделение искаженных кодограмм с эталонной информацией , т.е. кодограмм, содержащих хот  бы один искаженный символ. Если в течение длительности периода очередной кодограммы на блок 29 выделени  искаженных кодограмм поступит с выхода блока 21 сравнени  хот  бы одна ошибка, то блок 29 в конце длительности периода кодограммы выдает сигнал, который через элемент ИЛИ 31 поступает на четвертый счетчик 33. Общее количество прин тых кодограмм фиксируетс  третьим счетчиком 32. Второй вычислительный бпок 34 осуществл ет вычисление веро тности искажени  кодограмм Р(,И), т.е. веро тности по влени  одного или более искаженных двоичных символов в кодограмме длиной п символов, путем депени  количества искаженных кодограмм, получен ных в четвертом счетчике 33, на общее количество кодограмм, полученных в третьем счетчике 32, Оценка веро тности искажени  кодограмм , так же, как и веро тности искажени  символов, осуществл етс  в течение доверительного времени, задаваемого датчиком 26 импульсов. Отличие состоит в том, что веро тность искажени  кодограммы Р ( 1, И ) оцениваетс  как при передаче рабочей информации, так и при передаче эталонных сигналов. При декодировании рабочей информации в случае, если декодер 12 обнаруживает напичие ошибок в кодограмме , сигнап с выхода декодера 12 через элемент ИЛИ 31 фиксируетс  четвертым счетчиком 33 искаженных кодограмм . Результаты численных оценок веро тности искажени  символов с выхода первого вычислительного блока 25 блока 22 оценки достоверности принимаемых символов и веро тности искажени  кодеграмм с выхода второго вычислительного блока 34 блока 28 оценки достоверности принимаемых кодограмм поступает на решающий блок 27. Решающий блок 27 осуществл ет усреднение значений FJj и Р(5;1,И ) в течение доверительного времени , определ емого датчиком 26 импульсов статистического сброса, а также про изводит вычисление показател  группировани  ошибок оС Вычисление значени  о решающим блоком 27 основано н:а извест ном соотношении веро тностью искансени  кодограмм Р(1,И), веро тнос тью искажени  двоичного символа Рр и длиной кодограммы И. Таким образом, в конце текущего доверительного интервала измерени  в ре- щаюшем блоке 27 имеетс  интегральна  оценка параметров канала передачи данных . Решающий блок 27 вводит в передатчик 35 сигналов обратной св зи информацию о состо нии канала св зи. Передатчик 35 формирует кодограмму, содержащую информацию о веро тности искажени  символов РО , веро тности искажени  кодограмм Р{ 1, и), показ ателе групповани  ошибок с и дтше кодограммы И, котора  в конце каждого цикла измерени  поступает на выход дл  передачи по каналу обратной св зи. Кодограмма, содержаща  информацию о состо нии канала передачи данных, поступает в приемник 9 сигналов обратной св зи, который производит декодирование кодограммы и выдает через блок 4 управлени  результаты оценок параметров : канала передачи данных на, ООД, которое в соответствии с полученными оценками состо ни  рабочего канала св зи устанавливает параметры кодограммы, в том числе ее длину такими, чтобы обеспечить максимальную относительную скорость пе редачи при одновременном выполнении ограничений , заданных на другие параметры системы. Эффективность предложенной системы заключаетс  в повышении пропускной спо собности при ее использовании на каналах св зи с измен ющейс  во врем  ве- ро тностью ошибок и переменным группированием ошибок. Формула изобретени  Система передачи и приема дискретной информации, содержаща  на передающей стороне блок формировани  сигналов управлени , первый и второй выходы которого подключены соответственно ко входам блока фазировани  и блока управлени , выход которого соединен с первыми входами кодера и блока формировани  структуры кодограммы, второй и третий входы которого соединень соответственно с третьим выходом блока формировани  сигналов управлени  и выходом кслера, ко второму входу которого подключен четвертый выход блока формировани  сигналов управлени , п тый выход которого подключен к первому входу коммутатора, второй и третий входы которого соединены соответственно с выходами блока фазировани  и блока формировани  структуры кодограммы, а на приемной сторонедешифратор , блок формировани  сигналов обмена, к первому входу которого под - ключен первый выход формировател  сигналов управлени , второй и третий выходы которого соединены соответственно с первыми входами Декодера и блока выделени  информации, второй вход которого соединен со вторым входом лекоиера и входом анализатора, выход которюго подключен ко входу формировател  сигналов управлени , причем клсод декодера соединен со вторым входс л блока формировани  сигналов обмена, о / л и чающа с  тем, что, с цепью повышени  скорости передачи, на передающей стороне введены приемник сигналов обратной св зи и последовательно соединенные дешифратор и датчик эталонных сигналов , выход которого подключен к четвертому входу блока формировани  структуры кодограммы, а выход приемника сигналов обратной св зи подключен к первому дополнительному входу блока управлени , второй дополнительный вход которого соединен со входом дешифратора , второй выход которого подключен ко входу блока формировани  сигналов управлени , на приемной стороне введены передатчик сигналов обратной св зи, решающий блок, датчик импульсов, блок тактовой синхронизации, блок цикловой синхронизацииj эталонный датчик блок сравнени , счетчики, вычислительные блоки , блок выделени  искаженных кодо грамм , формирователь длительности кодограмм , элемент ИЛИ и переключающий блок, выходы которого соединены с третьим входс у блока формировани  сигналов , входом анализатора, входа ми блсжов тактовой и цикловой синхрониааиии и первым входом блока сравнени , второй вход которого соединен с выходом блока тактовой синхронизации и первым вхоДсал эталонного датчика, второй вход и выход которого соединены соответственно с выходе блока цикловой синхронизации и третьим входом блока сравнени , выход которого подключен к первому тохору блока выдетени  искаженных кодограмм и входу первого счетчика выход которого соединен с первым входом первого вычислительного блока, ко второму входу которого подкгаочен выход второго счетчика, вход которого соединен с выходом блока тактовой синхронизации, первьил входом формировател  длительнос ти кодограмм и входом датчика импульсов , выходы которого подключены к первому входу решающего блока, первому входу второго вычислительного блока и второму входу первого вычислительного блока, выход которого соединен со вторым входом решающего блока, третий вход и выход которого соединены соответственно с выходом второго вычислительного блока и входом передатчика сигналов обратной св зи, к соответствующему входу которого подключен третий выход формировани  сигналов управлени , при этом выход дешифратора соединен со входом переключающего блока и вторым входом формировател  длительности кодограмм , выход которого подключен ко входу третьего счетчика и ко второму входу блока выделени  искаженных кодограмм, выход которого соединен с первым входом элемента ИЛИ, втсфой вход и выход которого соединены соответственно с выходом декодера и входом четвертого счетчика, выход которого подключен ко второму входу второго вычислительного блока, третий вход которого соединен с выходом третьего счетчика. . Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР № 634475, кл. Н 04 U 277ОО, Н 04 U 7/10, 1977 (прототип).

   .1