SU1249558A1

SU1249558A1 - Система дл передачи и приема информации

Info

Publication number: SU1249558A1
Application number: SU853843728A
Authority: SU
Inventors: Виктор Андреевич Сивов; Михаил Георгиевич Вяткин; Виктор Вениаминович Бельтюков; Владимир Владимирович Горшков; Виктор Игоревич Прытков; Елена Александровна Сеньковская
Original assignee: Военная Ордена Ленина,Ордена Октябрьской Революции И Ордена Суворова Академия Им.Ф.Э.Дзержинского
Priority date: 1985-01-11
Filing date: 1985-01-11
Publication date: 1986-08-07

Abstract

Изобретение относитс к радиотехнике и может быть использовано в радиотехнических системах дл приема и передачи информации, в которых примен ютс широкополосные псевдослучайные сигналы. Целью изобретени вл етс повышение помехоустойчивости системы за счет уменьшени вли ни импульсных и групповых помех. Дл этого используетс дополнительное кодирование , осуществл емое введением в систему на передакицей стороне блока ключей, второго регистра и коммутатора , а на приемной стороне блока выбора максимального значени , блока ключей, блока регистров эталонных слов. Причем блок 13 выбора максимального значени содержит блок 18 регистров, управл емый коммутатор 19, сумматоры, компаратор 22, регистры, дешифратор 25. 1 з.п.ф-лы, 2 ил. (/ С КЗ N(ik :о СП ел сх

Description

J Изобретение относитс к радиотехнике и может быть использовано в. радиотехнических системах приема и передачи информации, в которых примен ютс широкополосные псевдослучайные сигналы.

Цель изобретени - повьшение помехоустойчивости за счет уменьшени вли ни импульсных и групповых помех.

На фиг.1 представлена структурна схема системы передачи информации; на фиг.2 - структурна схема блока выбора максимального значени .

Система дл передачи и приема инкодированные псевдослучайные последовательности , что позвол ет при приеме использовать декодирующие | свойства принимаемых ортогональных 5 .кодов так, чтобы учесть воздействие импульсных и групповых помех в канале св зи.

Блок 13 выбора максимального значени предназначен дл приведени в 10 соответствие максимуму на одном из К входсув блока его номеру i на К выходах блока.

При этом блок 18 регистров предназначен дл передачи с К входов формации содержит на передающей сто- 15 блока 13 К сигналов на вход управл е- роне первый (кодовый) регистр 1, блок мого коммутатора 19. Управл емый ком- 2 элементов И, дешифратор 3, блок 4 мутатор 19 в зависимости от управл ю- ключей, регистр 5, коммутатор 6, ли- щего сигнала с выхода дешифратора нейньй блок 7, блок 8 синхронизации, 25 коммутирует выходы регистра 1.8 генератор 9 кодов, на приемной сторо- 20 от 1 до i , где 1 i К сигналов одновременно , которые поступают с i/2 выходов на первый сумматор 20 и с i/2 вьгходов на второй сумматор 21. Б компараторе 22 происходит сравне- . ние выходов сумматоров и результат поступает через регистры 23 и 24 в дешифратор 25.

не - линейный блок 10, блок 11 демодул торов , блок 12 сумматоров, блок 13 выбора максимального значени , блок 14 ключей, блок 15 регистров эталонных слов, блок 16 синхронизации , блок 17 регистров эталонных кодов . Структурна . схема блока выбора максимального значени содержит блок 18 регистров, управл емый коммутатор 19, первый сумматор 20, второй сумматор 21, компаратор 22, первый регистр 23, второй регистр 24, дешифратор 25.

Система дл передачи и приема информации работае т следующим образом.

Входной сигнал содержит Wi бит информации , длина приводимой ей в соответствии некоторой двоичной псевдослучайной последовательности

.

Блок 4 ключей коммутирует в зависимости от значени кодового регистра 1 соответствующую i-ю последовательность с выхода блока 9 генератора кода.

Регистр 5 предназначен дл параллельной записи каждого элемента псевдослучайной последовательности, последовательно поступающей с выхода блока 4 ключей на параллельные входы регистра 5.

Коммутатор 6 последовательно опрашивает выходы регистра 5 и передает на вход линейного блока 7 элементы последовательности.

Таким образом, на вход линейного бпока 7 поступают дополнительно заПри этом блок 18 регистров предназначен дл передачи с К входов блока 13 К сигналов на вход управл е- мого коммутатора 19. Управл емый ком- мутатор 19 в зависимости от управл ю- щего сигнала с выхода дешифратора 25 коммутирует выходы регистра 1.8 от 1 до i , где 1 i К сигналов одно

временно, которые поступают с i/2 выходов на первый сумматор 20 и с i/2 вьгходов на второй сумматор 21. Б компараторе 22 происходит сравне- . ние выходов сумматоров и результат поступает через регистры 23 и 24 в дешифратор 25.

Дешифратор 25 в зависимости от синхросигнала либо в процессе выбора максимума подает управл ющий сигнал на вход управл емого коммутатора 19, либо после выбора максимума выдает сигнал на один из К выходов блока выбора максимума.

Блок 14 ключей коммутирует один из К выходов блока выбора максимума с одним из К одновременно поступающих от блока 15 регистра эталонных

слов словом.

Блок 15 регистров эталонных слов содержит всё возможные ь,-значные информационные слова.

Отличие процедуры передачи информации заключаетс в том, что за счет дополнительного кодировани на передающей стороне учитываютс свойства импульсных и групповых помех в канале св зи, что позвол ет на приемной стороне полностью использовать декодирующие свойства примен емых в системе кодов.

Входна , информаци в реальном темпе времени с частотой f поступает в кодовый регистр 1, откуда с приходом импульса синхронизации с частотой .-(т1 из блока 8 синхронизации через блок 2 элементов И поступает параллельно на входы дешифратора 3, на выходе которого по вл етс сигнал.

неопределени максимума на соответ ствующем выходе блока максимумов об разуетс сигнал, открывающий такой выход блока регистров эталонных

который поступает на соответствуюпщй i-и вход блока ключей с частотой и открывает 1-й выход генератора 9 ортогональных кодов, соответ- поступившему на вход устрой- 5 слов, который дает сигнал об обнару ства кодовому слову, с выхода ключа

жении ошибки.

- fj сигнал с частотой -

параллельно

поступает на все и разр дов регистра 5, откуда в соответствии с синхроим„ f.-i- пульсом с частотой через коммуК

татор 6, последовательно опрашивающий h разр дов регистра, поступает в линейньм блок 7 передатчика с такf-r l-rt

товой частотой, в котором

к h

осуществл етс модул ци по высокой частоте, и затем поступает в канал св зи.

На приемной стороне в линейном блоке 10 осуществл етс демодул ци по высокой частоте и вьщеление любым известным способом параметра синхронизации , информаци о котором поступает на вход блока 16 синхронизации, осуществл тем самым синхронизацию приемника и передатчика. С информационного выхода линейного блока 10 низкочастотный сигнал поступает с

f т

чтг1.

тактовой частотой

К-и

одновременно на все К входов блока 11 демодул торов , где происходит перемножение с опорными кодами, поступающими на опорные входы блока демодул торов с выхода блока 17 регистров эталонных

кодов с тактовой частотой

f-J I-TI

С К выходов блока 11 демодул торов перемноженные значени прин тых и опорных сигналов поступают на К входов блока 12 сумматоров, где они складываютс на периоде всех и повторов , откуда с приходом импульса синхронизации с частотой fy-i-r, из бло ка 16 синхронизации поступают в цифровом виде на к входов блока 13 выбора максимумов, в котором максимальный .сигнал определ ет номер выхода блока выбора максимумов. С указанного выхода сигнал с частотой , поступает на блок 14 ключей, где открывает соответственный i ключ, через который с 1 -го выхода блока 15 регистров эталонных слов поступает на информационньш выход fn-значное слово с тактовой частотой f, соответствующее переданному, в случае

1249558

неопределени максимума на соответствующем выходе блока максимумов образуетс сигнал, открывающий такой выход блока регистров эталонных

5 слов, который дает сигнал об обнару

0

жении ошибки.

Claims

Формула изобретени

to 1 Система дл передачи и приема информации, содержаща на передакщей стороне первый регистр, блок элементов И, дешифратор, генератор кодов, линейный блок и блок синхронизации,

)5 первьй выход которого соединен с

первым входом первого регистра, второй выход блока синхронизации соединен с первым входом дешифратора, третий выход блока синхронизации под20 ключен к входу генератора кодов, выход линейного блока подключен к каналу св зи, на приемной стороне блок регистров эталонных кодов, выходы которого подключены к первым входам

5 блока демодул торов, линейный блок, вход которого подключен к каналу св зи, первый выход линейного блока подключен к вторым входам блока демодул торов , блок синхронизации, первый выход которого соеди лен с входом блока регистров эталонных кодов , и блок сумматоров, отличающа с тем, что, с целью повышени помехоустойчивости системы, в нее на передающей стороне введены блок ключей, второй регистр и коммутатор , выход которого подключен к входу линейного блока, выход первого регистра соединен с первым входом блока элементов И, выход которого соединен с вторым входом депшфрато- ра, выход которого соединен с первым входом блока ключей, вторые входы которого соединены с выходами генератора кодов, выходы блока ключей подключены к соответствукнцим первым входам второго регистра, выходы которого подключены к соответствующим первым входам коммутатора, второй выход блока синхронизации подключен к второму входу блока элементов И, третий выход блока синхронизации подключен к вторым входам коммутатора и второго регистра, второй вход первого регистра вл етс входом сис- темы, на приемной стороне введены блок выбора максимального значени , блок ключей и блок регистров эталонных слов, выходы которого подключены

5

0

5

0

к соответствующим первым входам блока ключей, выход блока ключей вл етс выходом системы, второй выход линейного блока подключен к входу блок синхронизации, второй выход которого подключен к первым входам блока сумматоров и блока выбора максимального значени , выходы последнего подключены к- соответствующим вторым входам блока ключей, третий выход блока синхронизации подключен к входу блок регистров эталонных слов, выходы блока демодул торов подключены к вторым входам блока сумматоров, выходы которого подключены к вторым входам блока выбора максимального значени .
2. Система по п.1, о т л и ч а ю- щ а с тем, что блок выбора мак- симального значени содержит блок регистров, управл емый коммутатор, сумматоры, компаратор, регистры, дешифратор , первый выход которого соединен с первым входом управл емого коммутатора, первый и второй выходы

которого соединены с пер-выми входами первого и второго сумматоров соответственно , выходы первого и второго сумматоров соединены с первым и вторым входами компаратора соответственно , первый и второй выходы компаратора подключены к первым входам первого и второго регистров соответственно, выходы первого и второго регистров подключены к первому и второму входам дешифратора соответственно, выходы блока регистров подключены к вторым входам управл емого коммутатора, первые входы блока регистров вл ютс вторыми входами блока выбора максимального значени , вторые входы блока регистров, первого и второго сумматоров , первого и второго регистров и третьи входы управл емого коммутатора , компаратора и дешифратора объединены и вл ютс первым входом блока выбора максимального значени , вторые выходы дешифратора вл ютс выходами блока выбора максимального значени .

Вх. инер

Редактор Л.Гратилло

Составитель В.Науменко

Техред М.Ходанич, Корректор С.Шекмар

Заказ 4331/52 Тираж 515Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытки 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

Фиг. 2