SU1324033A1 - Имитатор дискретного канала св зи - Google Patents
Имитатор дискретного канала св зи Download PDFInfo
- Publication number
- SU1324033A1 SU1324033A1 SU853862103A SU3862103A SU1324033A1 SU 1324033 A1 SU1324033 A1 SU 1324033A1 SU 853862103 A SU853862103 A SU 853862103A SU 3862103 A SU3862103 A SU 3862103A SU 1324033 A1 SU1324033 A1 SU 1324033A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- elements
- simulator
- Prior art date
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
Изобретение относитс к 15адиотех- нике и может быть использовано дл анализа помехоустойчивости систем передачи дискретной информации. Цель изобретени - расширение функциональных возможностей за счет воспроизведени режима передачи дискретной ин- . формации по несимметричному каналу св зи. Имитатор включает блок синхронизации , генератор марковской последовательности , блок промежуточной пам ти, сумматор, датчик случайных чисел, элемент И, сумматор по модулю два, первый и второй блоки элементов И, умножители. Имитатор поз-. вол ет моделировать передачу информации как по симметричному каналу св зи, так и по несимметричному каналу св зи. 1 ил. оо to о САЭ СО
Description
11324033
Изобретение относитс к радиотехнике и может быть использовано дл ана)шза помехоустойчилости систем передачи дискретной информации.
Целью изобретени вл етс рас- 5 ширение функциональных возможностей устройства за счет воспроизведени режима передачи дискретной информации по несимметричному каналу св зи.
На чертеже изображена структурна 0 схема предлагаемого имитатора.
Предлагаемый имитатор содержит блок 1 синхронизации, генератор 2 марковской последовательности, блок 3 промежуточной пам ти, сумматор 4,, датчик 5 случайных чисел, элемент И 6, сумматор 7 по модулю два, первый 8 и второй 9 блоки элементов И,, умножители 10 и П.
Дл передачи кода с выхода блока 3 число элементов И в блоках 8 и 9 соответствует числу разр дов кода.
Имитатор работает следующим образом .
Блок 1 синхронизации вырабатывает сигналы, запускающие генератор 2 марковской последовательности. После окончани цикла поиска состо ни цепи Маркова на выходе генератора 2 по вл етс код состо ни , который задает адрес чейки блока 3 промежуточной пам ти, В этой чейке хранитс веро тность , трансформации сигнала дл данного состо ни дл : симметрично.го канала передачи диск- 35 ретной информации. В зависимости от значени информационного символа, поступающего с входа имитатора, это значение веро тности через первый
то
- веро тность трансформации единицы в нуль в несиммет ричном канале,
Значени веро тностей Р, и Р легко определ ютс заранее по резуль татам статистики.
Таким образом на выходе умножител 10 сигнал равен веро тности транс формации единицы в нуль дл несиммет ричного канала Р,„ св зи, а на выходе умножител 1
10 )
I сигнал равен веро20
25
30
тности Рд трансформации нул в еди ницу в несимметричном канале св зи.
Если установить значение А равным А, то в этом случае моделируетс симметричный канал св зи.
Одновременно с опросом блока 3 на выходе генератора 2 марковской после довательности по вл етс сигнал, готов щий блок синхронизации к новому циклу работы и опрашивающий датчик 5 случайных чисел, С его выхода равномерно распределенные числа поступают на вход сумматора 4, на другой вход которого подаетс сигнал, равный веро тности искажени символа в симмет ричном или несимметричном канале. Та как одно из слагаемых равномерно распределенное число, то веро тность по влени сигнгша на выходе сумматора 4 (превышение суммой сигналов на выходе значени единицы) полностью определ етс усиповной веро тностью ошибки в симвох е. Сигнал с выхода сумматора 4 (равный единице или нулю ) через элемент И 6, стробируемый по второму входу сигналом, с соответствующего выхода генератора 2 марковской последовательности, поступаили второй блоки элементов И посту- 0 ет на один из входов сумматора 7 по
пает на соответствующий или 11, Значени вторых лей А и А посто нны ваютс перед работой.
Дл умножителей 10 и ветственно равны
А 2l°-. А - Р.. 11 Р ,
смм
де Р,
СИМ
01
веро тность трансформации сигнала дл симметричного канала дл данного состо ни (сниметс с выхода блока 3);55
веро тность трансформации нул в единицу в несимметричном канал.е;
то
- веро тность трансформации единицы в нуль в несимметричном канале,
Значени веро тностей Р, и Р легко определ ютс заранее по результатам статистики.
Таким образом на выходе умножител 10 сигнал равен веро тности трансформации единицы в нуль дл несимметричного канала Р,„ св зи, а на выходе умножител 1
10 )
I сигнал равен веро
5
0
5
0
тности Рд трансформации нул в единицу в несимметричном канале св зи.
Если установить значение А равным А, то в этом случае моделируетс симметричный канал св зи.
Одновременно с опросом блока 3 на выходе генератора 2 марковской последовательности по вл етс сигнал, готов щий блок синхронизации к новому циклу работы и опрашивающий датчик 5 случайных чисел, С его выхода равномерно распределенные числа поступают на вход сумматора 4, на другой вход которого подаетс сигнал, равный веро тности искажени символа в симметричном или несимметричном канале. Так как одно из слагаемых равномерно распределенное число, то веро тность по влени сигнгша на выходе сумматора 4 (превышение суммой сигналов на выходе значени единицы) полностью определ етс усиповной веро тностью ошибки в симвох е. Сигнал с выхода сумматора 4 (равный единице или нулю ) через элемент И 6, стробируемый по второму входу сигналом, с соответствующего выхода генератора 2 марковской последовательности, поступа5
0
5
модулю два, на другой вход которого поступают информационные символы. На выходе сумматора 7 сигнал равен сумме информационного сигнала и сигнала ошибки. Сигналом с второго выхода генератора 2 одновременно устанавливаютс в исходное положение умножител 10 и li. При повторной выработке через определенный период времени блоком i синхронизации импульса запуска генератора 2 марковской последовательности цикл работы имитатора повтор етс ,
Таким образом, введенные узлы и блоки их св зи позвол ют моделировать передачу информации как по симметричному каналу св зи, так и по несимметричному .
Claims (1)
- Формула изобретениИмитатор дискретного канала св зи содержащий блок синхронизации, выход которого подключен к входу запуска генератора марковской последовательности , выход которого соединен с входом начала цикла блока синхронизации и входом Опрос датчика случайных чисел, выход которого подключен к первому входу сумматора, выход которого соединен с первым входом элемента И, второй вход элемента И соединен с выходом синхронизации генератора марковской последовательности, информационный выход которого подключен к входу блока промежуточной пам ти, выход элемента И соединен с первьш входом сумматора по модулю два, выход которого вл етс выходом имитатора, второй вход сумматора по модулю два вл етс информационнымвходом имитатора, отличаю- -щ и и с тем, что, с целью расширени функциональных возможностей за счет воспроизведени режима передачи дискретной информации по несимметричному каналу св зи, он содержит первый и второй блоки элементов И и два з ножител , причем группы входов первого и второго блоков элементов И подключены к разр дному выходу блока промежуточной пам ти, вход первого блока элементов И и инверсный вход второго блока элементов И соединены с информационным входом имитатора , выходы первого и второго блоков элементов И подключены к входам соответствующих умножителей, выходы которых подключены к второму входу сумматора, установочные входы умножителей соединены с выходом синхронизации генератора марковской последовательности .Составитель И. Дубинина Редактор Т. Парфенова Техред и.Попович Корректор Г. РешетникЗаказ 2967/53 Тираж 672 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853862103A SU1324033A1 (ru) | 1985-02-22 | 1985-02-22 | Имитатор дискретного канала св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853862103A SU1324033A1 (ru) | 1985-02-22 | 1985-02-22 | Имитатор дискретного канала св зи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1324033A1 true SU1324033A1 (ru) | 1987-07-15 |
Family
ID=21165169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853862103A SU1324033A1 (ru) | 1985-02-22 | 1985-02-22 | Имитатор дискретного канала св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1324033A1 (ru) |
-
1985
- 1985-02-22 SU SU853862103A patent/SU1324033A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 934479, кл. G Об F 15/20, 1980. Авторское свидетельство СССР № 807312, кл. G 06 F 15/20, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0039150B1 (en) | Methods of and apparatuses for processing binary data | |
AU671977B2 (en) | Testing of a data-transmission line using dual cross-correlation to assess the number of defective bits | |
US6947489B2 (en) | Combined preamble detection and information transmission method for burst-type digital communication systems | |
SU1324033A1 (ru) | Имитатор дискретного канала св зи | |
SU1075267A2 (ru) | Имитатор дискретного канала св зи | |
SU1348885A1 (ru) | Устройство дл передачи и приема информации | |
RU2115248C1 (ru) | Устройство фазового пуска | |
SU1282349A1 (ru) | Приемник биимпульсного сигнала | |
SU1562926A1 (ru) | Имитатор дискретного канала св зи | |
SU1425702A1 (ru) | Имитатор дискретного канала св зи | |
SU370632A1 (ru) | ВСЕСОЮЗНАЯ '^ __..Л;Р1П-::л,- :_v,,,,^.j,g -_?i:Hiiii>&;i-eHa МБА ^-I4ECKAf ! | |
SU1280386A1 (ru) | Цифровой коррел тор | |
SU1497755A1 (ru) | Адаптивна система передачи дискретных сообщений | |
SU1427588A1 (ru) | Устройство дл приема биимпульсного сигнала | |
SU1562948A1 (ru) | Способ последовательной передачи и приема цифровой информации и устройство дл его осуществлени | |
SU1019654A1 (ru) | Устройство приемо-передачи двоичной информации | |
SU708337A1 (ru) | Устройство дл обмена данными | |
SU1218485A1 (ru) | Устройство синхронизации источников сейсмических сигналов | |
SU1356241A1 (ru) | Устройство дл телеконтрол промежуточных станций системы св зи | |
SU1520571A1 (ru) | Устройство дл передачи и приема информации | |
SU1141417A1 (ru) | Устройство дл сопр жени периферийных устройств с каналом св зи | |
SU1647580A1 (ru) | Устройство дл сопр жени ЭВМ с каналом передачи данных | |
SU1513453A1 (ru) | Устройство дл формировани тестов субблока логического блока | |
JPH0279631A (ja) | フレーム同期回路 | |
RU1837348C (ru) | Устройство дл передачи и приема информации |