SU1019654A1 - Устройство приемо-передачи двоичной информации - Google Patents

Description

вого сьмматора по модулю два через второй регистр задержки подключен к второму входу четвертого сузуп атора по моду.пю два, выход второго сумматора по модулю ва через второй аналйзатор инверсной последовательности подключен к первому входу второго элемента ИЛИ, к второму входу которого подключен выход, второго анализатора синхропосылки.

Изобретение относитс  к передаче дискретных сообщений и может быть использовано в системах передачи двоичной информации непрерывными кодами по каналам св зи.

Известно устройство дл  одновременной тактовой и групповой синхронизации рабочими посылками в каналах с относительной фазовой.и частотнофазовой манипул цией и информационными кодами tl .

В этом устройстве производитс  вращение фазы на границах элементарных посылок и на границах кодовых групп на угол f , вдвое меньше угла информационной модул ции, а на приеме производитс  оценка угла вращени  и, следовательно, выделение границ кодовых групп.

Недостатком этого устройства  в етс  снижение помехоустойчивости .выделени  синхросигнала при увеличении длины кодового слова в нестационарных каналах.

Известно устройство приемо-передачи двоичной информации, содержащее на передающей стороне датчик посылок синхронизации и формирующий регистр , выходы соответствующих разр дов которого через первый сумматор по модулю два подключены к первому входу второго сумматора по мо-г дулю два, выход которого, а также выход формирующего регистра подключен ко входам KOMMjf татора, а на приемной стороне - опорный датчик синхропосылки и коммутатор, выходы которого подключены ко входам регистра проверочных символов и регистра информационных символов, выходы соответствующих разр дов которого подключены к первому и второму входам первого сумматора по модулю два, ход которого подключен ко входу, первого анализатора сийхропосылки, а к третьему входу первого сумматора по модулю подключен выход регистра проверочных символов, выходы соответствующих разр дов которого подключены к первому И второму входам второго сумматора по модулю два, к третьему входу которого через дополнительный регистр подключен выход регистра информационных символов , а выход второго сумматора по модулю два подключен ко входу второго

анализатора синхропоснлки, при этом выхода соответствующих разр дов регистра обнаружени  ошибок подключены ко входам элемента И, выход

5 которого подключен к первому входу третьего сумматора по модулю два, а ко входу регистра обнаружени  ошибок подключен выход четвертого сумматора по модулю два Е23.

Q Однако известное устройство не обеспечивает совместную передачу сигналов ЦИКЛОВОЙ синхронизации и служебной информации по общему каI налу.

Цель изобретени  - обеспечение

передачи сигналов цикловой синхронизации и служебной информации по общему каналу.

. Поставленна  цель достигаетс  тем, что в устройство приемо-переда0 чй двоичной информации, содержащее на передающей стороне датчик синхропосылки и формирующий регистр, выходы соответствукадих разр дов которого через первый сумматор по модулю 5 два подключены к первому входу втр: рого сумматора по модулю два, выf ход которого, а также выход формирукидего регистра подключен к входам коммутатора, а на приемной стороне 0 опорный датчик синхропосылки и комму татор, выходы которого подключены к входам регистра проверочных символов и регистра информационных символов , выходы соответствун аих разс р дов которого подключены к первому и второму входам первого сумматора по модулю Два, выход которого подключен к входу первого анализатора синхропосылки, а к третьему входу первого сумматора по модулю два подключен вйход регистра проверочных символов, выходы соответствующих разр дов которого подключены к пер-, вому и второму входам второго сумматора по модулю два, к третьему 5 (ВХОДУ которого через дополнительный регистр подключен выход регистра информационных символов, а выход вторюТо сумматора по модулю два подклюЧен к входу второго анализатора синл -хропосылк и, при этом выходы соответ .ствук цих разр дов регистра обнаружьЫи  ошибок подключены к входам элемента И., выход которого подключен .к первому входу третьего сумматора по модулю два, а к входу регистра об наружени  ошибок подключен выход четвертого сумматора по модулю два, введены на передающей стороне последовательно соединенные блок фиксации начала синхропосылки, датчик слу жебной информации и третий сумматор по модулю два, выход которого подклю чен к второму входу второго сумматора по модулю два, при этом выходы датчика синхропосылки подключены соответственно к второму входу третьего сумматора по модулю два и вхо ду блока фиксации начала синхропо-. сыпки, а на приемной стороне введены два регистра задержки, два элемента ИЛИ, два анализатора инверсной последовательности, п тый сумматор по модулю два и триггер формировани  импульсов служебной ин формации, к единичному входу которого , а также к первому входу первого элемента ИЛИ через первый анализатор инверсной последовательности подключен выход первого сумма тора по модулю два, а к нулевому входу триггера формировани  импульсов служебной информации и второму входу первого элемента ИЛИ подключен выход первого анализатора син .хропосылки, а выхол триггера формировани  импульсов, служебной информа ции подключен к первому входу п тог сумматора по модулю два, к второму входу которого подключен выход опор ного датчика синхропосылки, а выход п того сумматора по модулю два подключен к первому входу четвертого сумматора по модулю два, при этом выход регистра- информационных симво лов через первый регистр задержки .подключен к второму входу третьего сумматора по модулю два, а выход пер вого сумматора по модулю два через второй регистр задержки подключен к второму входу четвёртого сумматора по модулю два, выход второго сумматора по модутю два через второй ана лизатор инверсной последовательности подключен к первому входу второг элемента ИЛИ, к второму входу котор го подключен выход второго анализатора синхропосылки. На чертеже приведена структурна  электрическа  схема устройства. Устройство приемо-передачи двоичной информации содержит на передающей сторона формирующий регистр 1, первый сумматор 2 по модулю два, датчик 3 синхропосылки, второй сумматор 4 по модулю два, коммутатор 5. третий сумматор 6 по модулю два, блок 7 фиксации начала синхропосылки , датчик 8 служебной информации, на приемной стороне - коммутатор 9, регистр 10 пооверочных символов, регистр 11 информационных символов .первый сумматор 12 по модулю два, -первый анализатор 13 синхропосылки, ополнительный регистр 14, второй умматор 15 по модулю два, второй анализатор 16 синхропосылки, элеент И 17, третий сумматор 18 по модулю два, регистр 19 обнаружени  ошибок, опорный датчик 20 синхропосылки , четвертый сумматор 21 по модулю два, первый 22 и второй 23 анаг лизаторы инверсной последовательности , первый 24 и второй 25 элементы ИЛИ, триггер 26 формировани  импуль сов служебной информации, п тый сумматор 27 по модулю два, первый 28 и второй 2-9 регистры задержки. Устройство работает следующим образом. На вход формирующего регистра 1 подаетс  последовательность информационных символов, котора  после соответствующей задержки в этом ре-гистре подаетс  на первый вход коммутатора 5, Одновременно формируетс  последовательность проверочных символов путем суммировани  по модулю два информационных символов, поступающих на входы первого сумматора 2 по модулю два с выходив соответствующих разр дов формирующего регистра 1. Датчик 3 синхропосылки периодически генерирует синхронизирующую последовательность,.котора  поступает на второй вход третьего сумматора б по модулю два.. Начало генерации сиЕ1хронизирующей последовательности фиксируетс  блоком 7 фиксации начала синхропосылки, формируюЩим в момент начала синхропосылки импульс запроса служебной информации , который подаетс  на: датчик 8 служебной информации. По команде, . поступающей с блока 7 фиксации начала синхропосылки, датчик 8 служебной информации выдает очередной симт вол служебной информации на первый вход третьего сумматора б по модулю два. При этом, в зависимости от поступающего на первый вход третьего сумматора 6 символа служебной информации (О или 1), на выходе третьего сумматора б по модулю два формируетс  либо пр ма , либо инверсна  синхропосылка. Так при подаче на первый вход третьего сумматора 6 по модулю два символа О на выход третьего сумматора 6 по модулю два проходит пр ма  синхропосы ка , а при подаче 1 - инверсна . С выхода третьего сумматора б по модулю два пр ма  или инвеосна  синхропосылка поступает на второй вход второго сумматора 4 по модулю два, на первый вход которого подаетс  последовательность проверочных символов с выхода первого сумматора 2 по модулю два. Суммарна  последовательность с выхода первого сумматора 2 по модулю два подаетс  на второй вход коммутатора 5, который поочередно выдает на выход символы

информационной и cyNtf/iapHOft последовательностей . Последовательность символов с выхода коммутатора 5 передаетс  по каналу св зи и поступает далее на вход коммутатора 9, работающего синхронно с коммутатором 5.

Синфазна  работа обоих коммутаторов , т.е. циклова  синхронизаци , а также прием символов служебной информации осуществл етс  следующим образом .

В случае правильной фазы комму-, тации клммутатор 9 направл ет последовательность информационных символов в регистр 11 информационных символов, а суммарную последовательность - в регистр 10 проверочных символов. С выхода регистра 10 проверочных символов суммарна  последовательность поступает на третий вход первого сумматора 10 по модулю два, на первый и второй входы которого подаютс  информационные символы с выходов соответствующих разр дов ре гистра 11 информационных символов. При этом на.выходе первого сумматора 12 по модулю два выдел етс  пр ма или инверсна  (в зависимости от передаваемого в данный момент символа служебной информации синхронизирующа с  последовательность, котора  подаетс  далее на входы первых анализаторов 13, 22 пр мой и инверсной синхропосылок, анализирующих поступающую последовательность на принадлежность ее пр мой или инверсной синхропосылке. передаетс  пр ма синхропосылка, то на выходе первого анализатора 13 синхропосылки формируетс  импульс опознани  этой синхропосылке . Аналогично, при передаче инверсной синхропосылки импульс опознани  формируетс  на выходе первого анализатора 22 инверсной синхропосылки . Так как выходы первых анализаторов 13 и 22 пр мой и инверсной синхропосылок объединены первым элементом ИЛИ 24, то при правильной фазе коммутации KOMT-iyTaTopa 9 на выходе первого элемента ИЛИ 24 формируетс  синхронизирующий импульс, подтверждающий правильность фазы коммутации коммутатора 9.

Одновременно с формированием синхронизирующих импульсов происходит выделение символов служебной информации на выходе триггера 26 формировани  импульсов служебной информации путем установки выхода триггера 26 формировани  импульсов служебной информации в состо ние О при подаче импульса опознани  пр мой синхропосылки с выхода первого анализатора 13 синхропосылка на нулевой вход триггера 26 формировани  импульсов служебной информации и, соответственно, в состо ние 1 при подаче импульса опознани  инйерсной синхропосылки с выхода первого анализатора 22 инверсной последовательности на единичный вход триггера 26 формировани  импульсов служебной информации.

Последовательность символов, поступающих на входы вторых анализаторов 167 23 пр мой и инверсной синхропосылок при правильной фазе коммутации коммутатора 9,  вл етс  случайной и, следовательно, не приводит к формированию импульсов опознани  на выходе второго элемента ИЛИ -25, объедин ющей выходы вторых анализаторов 13, 23 пр мой и инверсной последовательности . В. случае неправильной фазы коммутации коммутатора 9 информационна  последовательность направл етс  коммутатором 9 в регистр 10 проверочных символов, а суммарна  последовательность - в регистр 11 информационных символов. Пр ма  или инверсна  синхропосылка при этом выдел етс  на выходе второго суматора 15, сумматора по модулю два, а на выходе первого сумматора 12 выдел етс  некотора  случайна  последовательность символов. Тогда импульс опознани  синхропосылки формируетс  на выходе или второго анализатора 13 синхропосылки или второго анализатора 23 инверсной ( синхропосылки} , выходы которых объединены вторым элементом ИЛИ 25. Импульс цикловой синхронизации формируетс  в этом случае на выходе второго элемента ИЛИ 25, что свидетельству ет об обратной фазе коммутации коммутатора 9 и, следовательно, о необходимости изменени  этой фазы на противоположную с целью обеспече- , ни  цикловой синхронизации передатчика и приемника и осуществлени  приема символов служебной информации.

После установлени  цикловой синх ронизации декодирование цепного кода ос-уществл етс  следующим путем. Опорный датчик 20 синхропосылки фазируетс  синхронизирующими импульсами , выдаваемыми первым элементом ИЛИ 24, и периодически генерирует синхропоследовательность, котора  с выхода датчика 20 синхропосылки поступает на второй вход п того сумматора 27 по модулю два, на первый вход которого подаютс  символы служебной информации с выхода триггера 26 формировани  импульсов служебной информации. При этом п тый сумматор 27 по модулю два осуществл ет манипул цию фазы синхропосылок на 180° в моменты смены символов служебной информации, что позвол ет синхронизировать смену знаков синхропосылок на передающей и приемной сторонах с задержкой, определ емой защитньгм промежутком цепного KOffti и длительностью синхропосылки . Дл  правильного декодировани  элементов цепного кода информационна  последовательность, поступающа  с вьжода регистра 11 информационных символов, и пр ма  или инверсна  син хропоследовательность,, поступающа  с выхода сумматора 15 по модулю два (искаженные, в общем случае, помехами ) , также задерживаютс  на длительность синхропосылки посредством регистров 28, 29 задержки соответственно и подаютс : информационна  последовательность - на второй вход третьего сумматора 18 по модулю два а синхропоследовательность с соот- ветствующим знаком - на второй вход четвертого сумматора 21 по модулю два, на первый вход которого подаетс  синхропоследовательность с выхода п того сумматора 27 по модулю два со знаком, совпадающим со знаком синхропоследовательности, по тупающей на второй вход этого сумма тора. На выходе четвертого сумматор 21-по модулю два выдел етс  исправл юща  последовательность, состо ща  из одних нулей при отсутствии ошибок в передаваемой информации. Если же имеютс  ошибки, то испрзвл юща  последовательность содержит единицы в определенном расположении , позвол ющем исправить ошибки. С выхода четвертого сумматора 21 по мсэдулю два исправл юща  чоследовате льность поступает; на вход регистра 19 обнаружени  ошибок. При по влени единиц в разр дах регистра 19 обнаружени  ошибок, соединенных со входами элемента И 17, по вл етс  единица на выходе этого элемента и, следовательно, на первом входе третьего сумйатора 18 по модулю два соединенном с выходом элемента И 17 В этом случае информационный символ поступающий на второй вход третьего сумматора 18 пс модулю два, замен етс  на выходе сумматора в результа те суммировани  по модулю два с единицей, присутствугацей на его втором входе, на противоположный, ем и достигаетс  испр авление ошибки . Таким образом, предлагаемое устройство позвол ет передавать сигналы ЦИКловЬй синхронизации и дополнительную служебную информацию по общему каналу без расширени  занимаемой полосы частот и снижени  скорости передачи основной информации. Незначительна  задержка в выдаче основной информации по сравнению с известным устройством, равна  длительности синхропосылки, в брльшинстве практических случаев не играет существенной роли, особенно при передаче больших объег|юв информации поско.льку величина этой задержки становитс  пренебрежимо малой относительно общего времени передачи информации . Следовательно, указанна  цель изобретени  достигаетс  практическ1й без снижени  проп: скной способности канала св зи. Отметим также, что помехоустойчивосаь передачи служебной информации превосходит помехоустойчивость передачи основной информации, так как решение о знаке синхропосылки, а следовательно о передаваемом символе служебной информации, производитс  в результате анализ всей совокупности элементов синхропоследовательности в целом, часть из которых может быть прин та ошибочно и не исправлена в дальнейшем в декодере при по влении серийной ошибки дли-л ной, большей чем защитный промежуток используемого цепного кода. Кроме того, к достоинствам предлагаемого устройства относитс  то, что использование его. в ргши жаналах не требует никаких изменений в радиочастотных трактах ни передающего , ни приемного устройств.

ску. инф.

Claims (1)

157) УСТРОЙСТВО ПРИЕМО-ПЕРЕДАЧИ ДВОИЧНОЙ ИНФОРМАЦИИ, содержащее на передающей стороне датчик посылок синхронизации и формирующий регистр выходы соответствующих разрядов которого через первый сумматор по модулю два подключены к первому входу второго сумматора по модулю два, выход которого, а также выход формирующего. регистра подключен к входам коммутатора, а_вна приемной стороне опорный датчик синхропосылки и коммутатор, выходы которого подключены к входам регистра проверочных символов и регистра информационных символов , выходы соответствующих разрядов которого подключены к первому и второму входам первого сумматора по модулю два, выход кФтсрого подключен к входу первого анализатора синхропосылки, а к третьему входу первого сумматора по модулю два подключен выход регистра проверочных символов, ыходы соответствующих разрядов которого подключены к первому и второму входам второго сумматора по модулю два, к третьему входу которого через дополнительный регистр подключен выход регистра информационных символов, а выход второго сумматора по модулю два подключен к входу второго анализатора сйнхропосылки, при этом выходы соответствующих разрядов регистра обнаружения ошибок подключены к входам элемента И, выход которого подключен к первому входу третьего сумматора по модулю два, а к входу регистру обнаружения ошибок подключен выход четвертого сумматора по модулю два, отличающееся тем, что, с целью обеспечения передачи сигналов цикловой синхронизации и служебной информации по общему каналу в него введены на передающей стороне последовательно соединенные блок фиксации начала синхропосылки,датчик служебной информации и третий сумматор по модулю два, выход которого подключен к второму входу второго сумматора по модулю два, при этом · выходы датчика синхропосылки подключены соответственно к второму Bxojty третьего сумматора по модулю два и входу блока фиксации начала синхр? посылки, а на приемной стороне введе ны два регистра задержки, два элемен та ИЛИ, два анализатора инверсной последовательности, пятый сумматор по модулю два и триггер формирования импульсов служебной информации,к единичному входу которого, а также' к первому входу первого элемента ИЛИ через первый анализатор инверсной . последовательности подключен выход первого сумматора по модулю два, а к нулевому входу триггера формирования импульсов служебной информации и второму входу первого элемента ИЛИ подключен выход первого анализатора синхропосылки, а выход триггера формирования импульсов служебной информации подключен к первому входу пятого сумматора по модулю два, к второму входу которого подключен выход опорного датчика синхропосылки, а выход пятого сумматора по модулю два подключен к первому входу четвертого сумматора по модулю два, при этом выход регистра информационных символов через первый регистр задержки подключен к второму входу третьего сумматора по годулю два, а выход перSU „ 1019654 вого сумматора по модулю два через лйзатор инверсной последовательносвторой регистр задержки подключен к ти подключен к первому входу второго второму входу четвертого сумматора элемента ИЛИ, к второму входу котопо моду.пю два, выход второго сумма- рого подключен выход, второго аналитора по модулю ,цва через второй ана-· затора синхропосылки.