SU1573550A1

SU1573550A1 - Устройство дл передачи и приема дискретных сообщений

Info

Publication number: SU1573550A1
Application number: SU884423174A
Authority: SU
Inventors: Валерий Иванович Ледовских
Original assignee: Воронежский Политехнический Институт
Priority date: 1988-05-10
Filing date: 1988-05-10
Publication date: 1990-06-23

Abstract

Изобретение относитс к технике св зи и может использоватьс при построении систем радиосв зи с фазоразностной манипул цией. Целью изобретени вл етс повышение помехоустойчивости. Устройство содержит на передающей стороне источник 1 сообщений, регистр 2 сдвига, два фазоразностных манипул тора 3, 6, передатчик 4, генератор 5 несущей частоты, сумматор 7 по модулю два, блок 8 синхронизации, а на приемной стороне - приемник 9, фазовращатель 10, три демодул тора 11, 14, 24, три регистра сдвига 12, 15, 21, два блока 13, 16 выбора минимума, переключатель 17, коммутатор 18, ключ 20, сумматор 22 по модулю два, удвоитель 23 частоты, два блока 25, 28 задержки, формирователь 27 синхроимпульсов. 2 ил.

Description

менты действи синхроимтульсов блока 8 (фиг.2г), имеющих тактовую частоту F/K и используютс дл манипул ции начальной фазы (на 0, 90е

символы сумматора 7 формируютс в мо- 5Q этих сигналов не совпадают, на выхо- - - к де блока 24 в моменты деистзи импульсов на выходе синхроблока 26 (фиг,2.г) создаетс сигнал положительной пол рности (логической 1),в противном случае - логического 0м (фиг,2ж).Положительность сигнала свидетельствует о правильности детектировани К символов основной информации в демодул торе 11. Выходной сигнесущего колебани генератора 5 в манипул торе 6. Она осуществл етс так, 55 что каждый раз при поступлении символа 1 на вход блока 6 начальна фаза измен етс на величину -90 относительно значени фазы на пре51

нал демодул тора 24 подключает к вы ходу переключател информационный сигнал одного из демодул торов 11 или 14 после его задержки в соответствующем регистре 12 или 15 (фиг,2з) а к выходу многоканального коммутато1 ра - сигналы с выходов одного из блоков 13 или 16 соответственно, Бло1 ки 13 (16), предназначены дл обнаружени и исправлени некоторых одиночных ошибок, возникающих в результате демодул ции сигнала в блоке 11 (14) при действии на выходе

приемника 9 помех. I

Обнаружение ошибок осуществл етс

следующим образом. Выходные сигналы переключател 17 (фиг.2з) поступают на (К+1)-разр дный регистр 21, такти руемый импульсами с выхода блока 27 (фиг.26). Выходы К старших разр дов регистра 21 подключены к К информаци1 онпым входам сумматора 22 по модулю два. На последний его информационный вход поступает задержанный на врем Т выходной сигнал демодул тора 24 (фиг.2и). Если число символов I на всех информационных входах блока 22 в момент времени действи импульса на выходе блока 25 (фиг.2г) оказываетс нечетным, на его выходе (входе ключа 20) формируетс импульс, свидетельствующий о наличии ошибки при демодул ции пачки, состо щей из К символов. В моменты действи импульсов на выходе блока 28 задержки (фиг„2к) в блоке 13 (16), на вход которого поступают сигналы с выхода блока 11 (14), уровни которых пропорциональны апостериорным веро тност м символов при приеме, осуществл етс выбор наименьшего (по абсолютному уровню) из К сигналов, действующих на соседних тактовых интервалах (например, 1-го сигнала; i 1,2,... К), и формирование на i-м выходе сигнала логической11. Этот сигнал запоминаетс на врем , равное К-Т, в запоминающем устройстве 19 и через ключ 20 измен ет состо ние 1-го разр да регистра 21 (начина с его последнего разр да) на противоположное. По шине регистр 21 - ключ 20, содержащей К каналов, на ключ поступает информаци об исходных состо ни х разр дов регистра. Полученные на выходе регистра 21 символы (фиг.2л) вл ютс выходным сигналом устройства .

10

15

20

25

73550б

Claims

Формула изобретени

Устройство дл передачи и приема дискретных сообщений, содержащее на 3 передающей стороне последовательно

соединенные блок синхронизации и источник сообщений, последовательно соединенные генератор несущей частоты, первый фазоразностный манипул тор, второй фазоразностный манипул тор и передатчик, выход которого подключен к линии св зи, а на приемной стороне последовательно соединенные приемник, вход которого подключен к линии св зи , синхроблок и формирователь синхроимпульсов , последовательно соединенные удвоитель частоты и первый демодул тор , последовательно соединенные фазовращатель и второй демодул тор, выход приемника подключен к входу удвоител частоты, выход синхроблока соединен с вторым входом первого демодул тора и с первым входом фазовращател , а выход формировател синхроимпульсов подключен к второму входу второго демодул тора, отличающеес тем, что, с целью повышени помехоустойчивости, введены на передающей стороне последовательно соединенные регистр сдвига и сумматор по модулю два, выход которого подключен к второму входу первого фазораз- ностного манипул тора, выход генератора несущей частоты соединен с входом блока синхронизации, первый выход которого подключен к первому чвходу регистра сдвига и к вторым входам второго фазоразностного манипул тора и передатчика , а второй его выход - к второму входу сумматора по модулю два и к третьим входам первого фазоразностного манипул тора и передатчика, а выход источника сообщений соединен с вторым входом регистра сдвига, второй выход которого подключен к третьему входу второго фазоразностного манипул тора , а на приемной стороне последовательно соединенные первый блок выбора минимум-а, коммутатор, запоминающее устройство, ключ первый регистр сдвига и сумматор по модулю два, последовательно соединенные второй регистр сдвига и переключатель , выход которого подключен к 55 второму входу первого регистра сдвига , последовательно соединенные третий демодул тор и второй блок выбора минимума, вь ход которого подключен к второму входу коммутатора, третий ре30

35

40

45

50

гистр сдвига, вьгход которого соединен с вторым входом гереключател , первый и второй блоки задержки,выход второго демодул тора соединен с пер- вым входом первого блока выбора минимума , вьгход приемника подключен к Второму входу фазовращател и к первому входу третьего демодул тора, выход синхроблока соединен с входом первого блока задержки и с вторым входом сумматора по модулю два, выход формировател синхроимпульсов подключен к входу второго блока задержки , к вторым входам первого и второго блоков выбора минимума, к первому вхо д третьего регистра сдвига, к второму входу третьего демодул тора,

выход которого соединен с вторым входом третьего регистра сдвига,

к первому ходу второго регистра сдвига и к второму вход первого регистра сдвига, второй вьход которого вл етс выходом устройства, вьгход второго демодул тора соединен с вторым входом второго регистра сдвига, выход первого демодул тора подключен к треть;гм входам коммутатора и переключател , выход первого блока задержки соединен с третьими входами первого и второго блоков выбора минимума и с вторым входом запоминающего устройства , выход второго блока задержки подключен к третьему входу сумматора по модулю два, выход котсрого соединен с вторым входом ключа, а третий выход первого регистра сдвига подключен к третьему входу ключа.