SU767994A1

SU767994A1 - Устройство дл выделени синхросигнала

Info

Publication number: SU767994A1
Application number: SU782662953A
Authority: SU
Inventors: Феликс Ахмедович Хараев; Валерий Федорович Лещенко; Леонид Касимович Биглов; Игорь Иосифович Бриденко; Анатолий Владимирович Бормисов
Original assignee: Специальное Конструкторское Бюро "Трансавтоматика" Кабардино-Балкарского Транспортного Управления
Priority date: 1978-09-11
Filing date: 1978-09-11
Publication date: 1980-09-30

Description

(54) УСТРОЙСТВО ВЫДЕЛЕНИЯ СИНХРОСИГНАЛА

1

Изобретение относитс к устройствам передачи данных и может использоватьс дл фазового пуска аппаратуры при .передаче двоичных последовательностей .5

Известно устройство вьвделени синхросигнала, содержащее последовательно соединенные приемник и накопитель , выходы разр дов которого через блок элементов И подключены к 10 соответствующим входам селектора, при siTOM сигнальный вход приемника объединен с первым входом блока обработки сигнала 1 .

Однако точность выделени синхро 15 сигнала известным устройством недостаточна .

Целью изобретени вл етс повышение точности выделени Ьинхросигнала .20

Дл этого в устройство вьзделени синхросигнала, содержащее последовательно coeдинeннke приемник и накопитель , выходы разр дов которого через блок элементов И подключены к 25 соответствующим входам селектора/ При этом сигнальный вход приёмника объединен с первым входом блока обработки сигнала, введены последовательно соединенные блок суммирующих 30

усилителей, вычитаклций блок, дискриминатор и управл емый делитель астоты , при этом выход управл емого делител частоты подключен к управл ющему входу накопител , выходы дополнительных разр дов которого подключены к соответствующим входам блока суммирукнцих усилителей, а выход селектора подключен к соответствующему входу дискриминатора и к второму входу блока обработки сигнала, к управл ницему входу которого подключен дополнительный выход управл емого делител частоты. .

На чертеже изображена структурна электрическа схема предлагаемого устройства выделени синхросигнала..

Устройство выделени синхросигнала содержит приемник 1, накопитель 2, блок 3 элементов И, селектор 4, блок. 5 обработки сигналов, блок 6 суммирующих усилителей, вычитающий блок 7, дискриминатор 8, управл емый делитель 9 частоты.

Устройство выделени синхросигнала работает следующим образом.

В приемнике 1 осуществл етс прием сигнала по огибающей. С выхода, приемника 1 сигнал, имеющий один из двух уровней - высокий или низкий (I

или О) - поступает на информационный вход накопител 2, выполненного, например, в виде регистра сдвига. В накопителе 2 каждый символ сигнала синхронизации записываетс в виде нескольких двоачЯых знаков О или 1 4ака последовательность двоичных знаков продвигаетс по накопителю 2. При поступлении .сигнала синхронизации в момент его согласовани с дискретным фильтром, образованным накопителем 2, блоком3 и селектором 4, с выхода селектора 4 выдаетс импульс . Сигналы с выходов накопител 2, смежных с выходами, соединенными с входами блока 3, поступают на входы блока 6 суммирующих усилителей. Сигналы на выходе блока б характеризуют ошибку соответственно опережени или запаздывани момента вы влени сигнала синхронизации, обусловленную действием помех, случайным рассогласованием по фазе между приход щим сигналом и сигналом тактовой частоты приемной части, а также не-. .стабильностью генераторов. Величина и направление ошибки определ ютс путем вычислени разности сигналов с выходов блока б и вычитающего блока 7 . В дискриминаторе 8 величина ошибки преобразуетс в число импульсов , которые нужно добавить (или вычесть ) в последовательность, поступающую на управл емый делитель 9. Тактовые импульсы с управл емого делител 9 поступают на вход блока 5 обработки сигнала, в котором осуШест вл етс задержка входйого сигнала, и по сигналу селектора 4 - синхронный прием полезных сигналов.

Использование предлагаемого устройства вьоделени синхросигнала в системах передачи коротких сообщений позвол ет уменьшить врем передачи одного, сообщени , увеличить точность выделени синхросигнала и сократить энергетические и аппаратурные затраты на синхронизацию.

Claims

Формула изобретени

Устройство выделени синхросигнала , содержащее последовательно соеди ненные приемний и накопитель, выходы разр дов которого через блок злементов И подКУйочёны к соотвётс вуюиим входам селек ора, при этом сигнальный

5 вход приемника объединен с первым входом блока обработки сигнала, о т л ичающеес тем, что, с целью повышени точности ввделени синхро .сигнёша,- введены последовательно ср0 единенные блок суммирующих усилителей , вычитающий блок, дискриминатор и управл емый делитель частоты, при этом выход управл ёмого делител частоты подключен к управл ющему входу

5 накопител , выходы дополнительных разр дов которого подключены к соответствук дим блока суммирующих усилителей, а выход селектора подклюмен к соответствующему входу дискриминатора и к второму входу блока обО работки сигнала, к управл ющему входу которого подключен дополнительный выход управл емого делител частоты.

Источники информации, прин тые во внимание при экспертизе

.1. Авторское свидетельство СССР I.543183, кл. Н 04 L 7/08. 1971 поототип).

К декодирующему

Scmfouemty