SU1356246A2 - Система св зи с многоосновным кодированием - Google Patents
Система св зи с многоосновным кодированием Download PDFInfo
- Publication number
- SU1356246A2 SU1356246A2 SU864019796A SU4019796A SU1356246A2 SU 1356246 A2 SU1356246 A2 SU 1356246A2 SU 864019796 A SU864019796 A SU 864019796A SU 4019796 A SU4019796 A SU 4019796A SU 1356246 A2 SU1356246 A2 SU 1356246A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- clock
- unit
- output
- combination
- input
- Prior art date
Links
Abstract
Изобретение вл етс усовершенствованием изобретени по а.с. № 1069175 и обеспечивает увеличение пропускной способности путем уменьшени полосы частот, занимаемой сигна- .лом, передаваемым по каналу св зи. Система содержит на передающей стороне источник 1 данных, блок 2 диффе ренциального кодировани , преобразователь 3 сигналов, блок 4 укрупнени комбинаций, фазовый модул тор 5, усилитель 6 мощности, формирователь 7 тактовых импульсов, делитель 8, дешифратор 9 комбинаций, блок 10 управлени сдвигом .фазы, дополнительный делитель 11 частоты, синтезатор 12 несущей частоты, а на приемной стороне - блок 13 предварительного усилени и селекции, многоканальный коррел тор 14, блок 15 выбора макс, сигнала, дешифраторы 16, 19, блок 17 восстановлени несущей частоты, формирователь 18 опорных сигналов,блок 20 восстановлени комбинаций, блок 1 относи тельного декодировани ,блок 22 тактовой и цикловой синхронизации , умножитель 23 тактовой частоты и получатель-24 информации. Введены блоки 4,I1,23. 1 ил. (Л 00 ел О5 1чЭ N О5 N
Description
Изобретение относитс к технике св зи и может быть использовано в системах св зи с ограниченным частотным и энергетическим потенциалом и вл етс усовершенствованием изобретени по авт.ев, № 1069175.
Целью изобретени вл етс увеличение пропускной способности путем уменьшени полосы частот, занимаемой сигналом, передаваемым по каналу св зи .
На чертеже приведена структурна электрическа схема системы св зи с многоосновным кодированием.
Система св зи с многоосновным кодированием содержит на передающей .стороне источник 1 данных, блок 2 дифференциального кодировани , преобразователь 3 сигналов, блок 4 ук- рупнени комбинаций, фазовый модул тор 5, усилитель 6 мощности, формирователь 7 тактовых импульсов, делитель 8, дешифратор 9 комбинаций,блок 10 управлени сдвигом фазы, дополни- тельный делитель 1i частоты, синтезатор 12 несущей частоты, а на приемной стороне - блок 13 предварительного усилени и селекции, многоканальный коррел тор 14, блок 15 выбора максимального сигнала, первый дешифратор 16, блок 17 восстановител несущей частоты, формирователь 18 опорных сигналов, второй дешифратор 19, блок 20 восстановлени комбинаций, блок 21 относительного декодировани блок 22 тактовой и цикловой синхронизации , умножитель 23 тактовой частоты и получатель 24 информации.
Система св зи с многоосновным ко- дированием р аботает следуюи1 1м образом .
Последовательность двоичных символов на передающей стороне с выхода источника 1 сначала поступают в блок 2, где осуществл етс преобразование двоичных данных (согласно правилу равнозначности и в новую последовательность взаимообусловленного вида). Эта последова тельность символов обрабатываетс в преобразователе 3, на управл ющий вход которого подаютс также импульсы с периодом следовани Т тактовой частоты, выдел емой формировате- лам 7 из последовательности двоичных сигналов с выхода ис точника 1 . На выходе преобразовател 3 информаци по вл етс с задержкой на четыре такта , К выходам преобразовател 3 подключен дешифратор 9, который опрашиваетс с периодом следовани цикловых импульсов Т ц 4Т g, где 4 - коэффициент делени тактовой частоты с выхода формировател 7 делителем 8 При каждом новом обращении дешифратор 9 формирует результаты дешифровани очередной четырехразр дной комбинации . Преобразователь 3 выполн ет преобразовани согласно таблице,оставл комбинации с четным числом символов каждого вида, а комбинации с нечетным числом этих символов преобразуютс путем инверсии первого символа комбинации, обеспечиваемой за счет обратной св зи с выхода дешифратора 9, на вход преобразовател 3. Сигналы с выхода дешифратора 9 используютс также дл управлени сдвигом несущего колебани при реализации второго уровн относительности Цикловым сигналом с выхода делител 8, поступающим на второй вход блока 4, первые три символа кодовой комбинации с выхода преобразовател 3 в параллельном коде будут записаны в блок 4 укрупнени комбинаций (см. таблицу, 8 колонка), три символа согласно правилу проверки на четность однозначно определ ют четвертый,исключенный дл передачи. Тактовые импульсы с выхода дополнительного делител 1 1 , следующие с периодом Т р, 4/3 Тц, поступают на первый вход блока 4, сигналами с его выхода, представл ющими последовательный код в фазовом модул торе 5, осуществл етс фазова модул ци несущего колебани , прошедшего дополнительную обработку в блоке 10. Сдвиг фазы несущего колебани осуществл етс путем коммутации квадратурных выходов синтезатора 12 по управл ющим потенциалам , формируемым дешифратором 9 Результирующий сигнал с выхода фазового модул тора 5 поступает на вход усилител 6, где усиливаетс и в виде последовательного трехэлементного сигнала на цикле подаетс в линию св зи к приемной стороне. На приемной стороне приход щий сигнал сначала поступает на блок 13, Затем из прин того сигнала в блоке 17 и блоке 22 тактовой и цикловой синхронизации выдел ютс сиргхропараметры - несуща частота,тактова частота следовани двоичных символов и циклева частота Следовани комбинаций. Выполнение этих функций может осуде- ствл тьс известными методами частотной и временной селекции. Например , выделение несущей частоты (удвоенной несущей) обеспечивает система фазовой автоподстройки по методу Костаса, вьщеление периода следовани двоичных сигналов может быть выполнено на основе синхронного детектировани принимаемых сигналов и последующей отфильтровки основной частоты телеграфировани из суммарного видеосигнала (метод Иистолькор- са и т.д.). На основе выделенных несущих , тактовых и цикловых частот в формирователе 18 формируютс копии передаваемых сигналов (опорные колебани ), которые поступают в канал вьщелени информации. Основным элементом этого канала вл етс многоканальный коррел тор 14, который вычисл ет свертки принимаемого сигнала со всеми копи ми (врем интегрирова15
10
20
25
ни Т 4Тв ЗТ) и результаты вычислени коррел ционных интегралов в моменты времени КТц- ,2...,чис- ло которых совпадает с числом отличающихс сигналов, подаютс на па- зо раллельные входы блока 15. На одном
из выходов блока 15 формируетс нормированный сигнал, фиксирующий номер канала, на выходе которого принимаемый сигнал дает максимальный выход- -35 ной эффект. Сигналы с выходов блока 15 поступают на первый и второй дешифраторы 16 и 19 соответственно.Задачей первого дешифратора 16 вл етс преобразование нормированного им- 40 пульсного сигнала на выходе блока 15 в соответствующую этому выходу четырехразр дную комбинацию (типа чет). Второй дешифратор 19 при этом на основе анализа решений, прин тых на 45 текущем и предьздущем интервалах, оп- редел ет относ тс ли эти решени к несущей одного типа (sinwt или созслЛ) или к несущим разных типов (sinwt или coswt либо coswt и 51паЛ) и формирует на этой основе на своем выходе импульс принадлежности прин той текущей комбинации к множеству комбинаций типа нечет. Отсутствие импульса на выходе второго дешифратора 19 соответствует приему комбинации типа чет.
На завершающем этапе обработки в блоке 20 на основе вьгходных сигналов первого и второго дешифраторов 16 и 19 формируетс восстановленна четырехразр дна комбинаци , котора .в последовательном коде с периодом обеспечиваемым умножителем 23, списываетс на вход блока 21, где осуществл етс окончательное воспроизведение прин той двоичной информации и выдача ее получате
0
5
о
5 0 5
лю 24.
Claims (1)
- Формула изобретениСистема св зи с многоосновным кодированием по авт.св. № 1069175, отличающа с тем,что, с целью увеличени Пропускной способности путем уменьшени полосы частот, занимаемой сигналом, передаваемым по каналу св зи, на передающей стороне введены блок укрупнени комбинаций и дополнительный делитель частоты, включенный между выходом формировател тактовых импульсов и первым управл ющим входом блока укрупнени комбинаций, второй управл ющий вход которого соединен с выходом делител , а первый, второй и третий выходы преобразовател сигналов подключены к соответствующим первому,второму и третьему информационным вхо- дам блока укрупнени комбинаций,выход которого соединен с первым вхо- . дом фазового модул тора, а на приемной стороне введен умножитель тактовой частоты, включенный между тактовым выходом блока тактовой и цикловой синхронизации и синхронизирующим входом блока восстановлени комбинаций .Редактор М.БандураСоставитель В.ШевцовТехред М.Ходанич Корректор Л.ПатайЗаказ 5814/56 Тираж 636ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864019796A SU1356246A2 (ru) | 1986-02-06 | 1986-02-06 | Система св зи с многоосновным кодированием |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864019796A SU1356246A2 (ru) | 1986-02-06 | 1986-02-06 | Система св зи с многоосновным кодированием |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1069175 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1356246A2 true SU1356246A2 (ru) | 1987-11-30 |
Family
ID=21220727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864019796A SU1356246A2 (ru) | 1986-02-06 | 1986-02-06 | Система св зи с многоосновным кодированием |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1356246A2 (ru) |
-
1986
- 1986-02-06 SU SU864019796A patent/SU1356246A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3349181A (en) | Phase shift modulation radio communication system | |
US3339142A (en) | Adaptive pulse transmission system with modified delta modulation and redundant pulse elimination | |
SU1356246A2 (ru) | Система св зи с многоосновным кодированием | |
GB1146728A (en) | Improvements in and relating to binary information transmission systems | |
US3491298A (en) | Time marking fluctuation and error reduction by code conversion at pulse transmitter,repeater and receiver stations | |
US4361897A (en) | Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems | |
SU1069175A1 (ru) | Система св зи с многоосновным кодированием | |
US4077004A (en) | Fault location system for a repeatered PCM transmission system | |
SU1223385A1 (ru) | Система св зи с многоосновным кодированием | |
SU445172A1 (ru) | Устроство приема и передачи данных | |
US3336578A (en) | Detector of aperiodic diphase marker pulses | |
SU1443190A1 (ru) | Система св зи с многоосновным кодированием | |
RU1159489C (ru) | Устройство для передачи и приема дискретных сигналов | |
SU567211A1 (ru) | Многоканальна система св зи | |
SU1156264A1 (ru) | Устройство дл синхронизации @ -последовательности с инверсной модул цией | |
SU511714A1 (ru) | Система передачи синхронных двоичных по кабельным лини м св зи | |
US3305780A (en) | Parallel-serial-parallel regenerative repeater for pcm system | |
SU1210229A1 (ru) | Многоканальна некогерентна система св зи | |
SU1322500A1 (ru) | Многоканальный приемник | |
SU1124363A1 (ru) | Устройство передачи двух сигналов по одному каналу св зи | |
SU767994A1 (ru) | Устройство дл выделени синхросигнала | |
RU1795556C (ru) | Декодер балансного кода | |
SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
SU1622949A1 (ru) | Многоканальна система св зи | |
SU907834A2 (ru) | Многоканальна система св зи |