SU1156264A1 - Устройство дл синхронизации @ -последовательности с инверсной модул цией - Google Patents

Устройство дл синхронизации @ -последовательности с инверсной модул цией Download PDF

Info

Publication number
SU1156264A1
SU1156264A1 SU833589838A SU3589838A SU1156264A1 SU 1156264 A1 SU1156264 A1 SU 1156264A1 SU 833589838 A SU833589838 A SU 833589838A SU 3589838 A SU3589838 A SU 3589838A SU 1156264 A1 SU1156264 A1 SU 1156264A1
Authority
SU
USSR - Soviet Union
Prior art keywords
sequence
input
output
converter
unit
Prior art date
Application number
SU833589838A
Other languages
English (en)
Inventor
Игорь Францевич Хомич
Original Assignee
Пензенский Завод-Втуз При Заводе Вэм (Филиал Пензенского Политехнического Института)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пензенский Завод-Втуз При Заводе Вэм (Филиал Пензенского Политехнического Института) filed Critical Пензенский Завод-Втуз При Заводе Вэм (Филиал Пензенского Политехнического Института)
Priority to SU833589838A priority Critical patent/SU1156264A1/ru
Application granted granted Critical
Publication of SU1156264A1 publication Critical patent/SU1156264A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

УСТРОЙСТВО ДПЯ СИНХРОНИЗАЦИИ М -ПОСЛЕДОВАТЕЛЬНОСТИ С ИНВЕРСНОЙ МОДУЛЯЦИЕЙ, содержащее последовательно соединенные преобразователь, блок сравнени  и блок декодировани , последовательно соединенные согласованный фильтр, к входу которого подключен выход преобразовател , и распределитель импульсов, выход которого подключен к фазирующему входу блока декодировани , отличающеес  тем, что, с целью повышени  помехоустойчивости при сокращении времени синхронизации, введены формирователь М -последовательности , , анализатор синдрома ошибок и блок фазового сдвига, при этом выход преобразовател  подключен к информационному входу формировател  М-последовательности, информационные выходы которого подключены к входам блока фазового сдвига, выход которого подключен к второму входу О блока сравнени , а сигнальньй выход (g формировател  Л -последовательности (Л подключен к входу анализатора синдрома ошибок, первый, второй и третий выходы которого подключены соответственно G фазирующему входу распреде- с лител  импульсов, к корректирующему I и управл ющему входам формировател  М-последовательности. сл О)

Description

Изобретение относитс  к электро св зи и может использоватьс  дл  синхронизации при передаче М -посл довательности с инверсной модул ци по закону изменени  информационной последовательности. Известно устройство дл  синхронизации М-последовательности с и версной модул цией, содержащее объединенные по входу преобразователь и линию задержки, выходы кото подключены к входам сумматора, а также последовательно соединенные согласованный фильтр, распределите и блок декодировани , а также анализатор tl .. Однако это устройство дл - синхронизации М -последовательности обладает низкой помехоустойчивость Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  синхронизации ледовательности с инверсной модул  цией, содержащее последовательно соединенные преобразователь, блок сравнени  и блок декодировани , последовательно соединенные фильтр к входу которого подключен выход преобразовател , и распределитель импульсов, выход которого подключе к фазирующему входу блоку декодировани , при этом выход преобразов тел  через линию задержки подключе к второму входу блока сравнени , выход которого подключен в второму входу блока декодировани  С23. Однако известное устройство дл  синхронизации АЛ-последовательност с инверсной модул цией обладает низкой помехоустойчивостью. Цель изобретени  - повышение помехоустойчивости при сокращении времени синхронизации. Поставленна  цель достигаетс  тем, что в устройство дл  синхрони зации М-последовательности с инверсной модул цией, содержащее последовательно соединенные преобразователь , блок сравнени  и бло декодировани , последовательно соединенные согласованный фильтр, к входу которого подключен выход преобразовател , и распределитель импульсов, выход которого подключе к фазирующему входу блока декодировани , введены формирователь М-последовательности, анализатор синдрома ошибок и блок фазового сдвига, при этом выход преобразова тел  подключен к информационному входу формировател  М -последовательности , информационные выходы которого подключены к входам блока фазового сдвига, выход которого подключен к второму входу блока сравнени , а сигнальный выход формировател  М-последовательности подключен к входу анализатора синдрома ошибок, первый, второй и третий выходы которого подключены соответственно к фазирующему входу распределител  импульсов, к корректирую щему и управл ющему входам формировател  М-последовательности. На чертеже изображена структурна  электрическа  схема устройства дл  синхронизации М-последовательности с инверсной модул цией. Устройство дл  синхронизации М-последовательности с инверсной модул цией содержит преобразователь 1, формирователь 2 М-последовательности , состо щий из переклй)чател  3, регистра 4 сдвига, сумматоры 5 по модулю два, анализатор 6 синдрома ошибок, селектор 7 ошибочных знаков, счетчики 8 и 9, распределитель 10, согласованный фильтр 11, блок 12 фазового сдвига, бпок 13 декодировани , блок 14 сравнени . Устройство дл  синхронизации М-последовательности с инверсной модул цией работает следующим обра.зом. Принимаема  из канала св зи М-последовательность, т-значные отрезки которой передаютс  в пр мом или инверсном виде в зависимости от закона изменени  информационных знаков, поступает в преобразователь 1, где путем сложени  по модулю два, например двух соседних знаков, образуетс  М-последовательность без инверсной модул ции, за исключением одиночных инвертированных знаков, наход щихс  на границах гг -значных отрезков. Знаки преобразованной М-последовательности поступают в формирователь 2 М-последовательности, где через переключатель 3 режима работы занос тс  в п-значный регистр 4 сдвига, а с помощью сумматоров 5 по модулю два провер ютс  на удовлетворение закону ее образовани  в соответствии с порождаюир м многочленом р(х) х х5-ц. Поэтому, если знаки М-последовательности прин ты без ошибок, то они удовлетвор ют рекуррентным проверкам , и на сигнальном выходе фо змировател  2 Л1-последовательности следует сери  нулей. В то же врем  ошибочные знаки привод т к нарушени уравнений проверок, и на сигнальном вькоде формировател  2 ЛА -последовательности по вл ютс  единичные сигналы. При этом кажда  ошибка, во никающа  в канале св зи, за счет преобразовател  1 удваиваетс , а ошибки на границах инвертированных отрезков Л -последовательностей одиночные и следуют с периодичность в m знаков. Анализатор 6 синдрома ошибок, по ключенный к сигнальному выходу формировател  2 М-последовательност осуществл ет разделение н фиксацию этих периодически следующих единичных сигналов и сигналов, соответствующих ошибочным знакам в кангше св зи, и по одним выходам соединен с управл ющим и корректирующим входами формировател  2, а по друго му - с фазирующим входом распредели тел  10. Анализатор 6 синдрома ошибок содержит селектор 7 ошибочных знаков, осуществл ющий разделение указанных ошибок с соответствун цей фиксацией результатов на счетчике 9 периодичности следовани  снгналов ошибок, и на счетчике 8 серии сигналов, удовлетворени  закону формировани  М-последовательности. В результате этого срабатывание счетчика 8 свидетельствует о безоши бочном приеме серии, знаков длиной е г + к, , „ где п - число знаков, накопленных в регистре 4 сдвига формировател  2 М-после довательности; К - порог срабатывани  счетчика 9, и тем самым, возможности перевода ф мировател  2 М-последовательности в режим автономного генерировани  знаков л -последовательности при замыкании цепи обратной св зи через переключатель 3. Таким образом, синхронизаци  может быть установлена на любом уча стке передаваемой М-последовательности с инверсной модул цией прит что существенно сокращает врем  644 вхождени  в синхронизм в процессе работы. При этом з хват синхронипма . может быть осуществлен и при п при некотором увеличении времени синхронизации, обусловленным возможностью по влени  инвертированных знаков на стыке отрезков последовательности дпины т и 1К коррекции на входе регистра 4 сдвига. Счетчик 9 производит подсчет таких периодически следующих сигналов на определенном объеме счета и при срабатывании осуществл ет фазирование распределител  10, дублиру  согласованный фильтр 11, где выделение фазирующего сигнала может производитьс  с периодичностью -1 знаков, что также позвол ет сократить врем  фазировани  в процессе работы В режиме автономной генерации знаков М-последовательности счетчик 8 осуществл ет контроль синхронной работы формировател  2 М-последовательности на основе подсчета результатов позначного сложени  по модулю в принимаемых и формируемых знаках -последовательности. Очевидно , что сбой приводит к нарушению совпадений знаков с веро тностью 1/2. Следовательно, наличие большого числа несовпадений, фиксируемых счетчиком 8, может служить критерием перевода формировател  2 в режим синхронизации (работа с коррекцией ошибок), как описано. В св зи с тем, что преобразователь 1 вносит фазовый сдвиг в принимаемую М-последовательность, то дл  его компенсации информаиионныГ выход формировател  2 М-последовательности соединен с блоком 12 фазового сдвига знаков М-последователькости, который содержит сумматоры по модулю 2, подключенные к определенным разр дам регистра 4 сдвига. Это позвол ет обеспечить требуемый сНазовый сдвиг М-последовательности в пределах п знаков и тем самым исключить согласующую линию задержки достаточно большой длины. Так, например, при использовании порожд.ющего многочлена Р(х1 преобразователь 1 при суммировании по модулю 2 двух соседних знаков М-последовательности требует согласующей линии задержки 13 в Г 18 дв. знаков.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ М -ПОСЛЕДОВАТЕЛЬНОСТИ С ИНВЕРСНОЙ МОДУЛЯЦИЕЙ, содержащее последовательно соединенные преобразователь, блок сравнения и блок декодирования, последовательно соединенные согласованный фильтр, к входу которого подключен выход преобразователя, и распределитель импульсов,’ выход кото- рого подключен к фазирующему входу блока декодирования, отличающееся тем, что, с целью повышения помехоустойчивости при сокращении времени синхронизации, введены формирователь М -последовательности, «анализатор синдрома ошибок и блок фазового сдвига, при этом выход преобразователя подключен к информационному входу формирователя М-последовательности, информационные выходы которого подключены к входам блока фазового сдвига, выход которого подключен к второму входу блока сравнения, а сигнальный выход формирователя М-последовательности подключен к входу анализатора синдрома ошибок, первый, второй и третий выходы которого подключены соответственно Ct фазирующему входу распределителя импульсов, к корректирующему и управляющему входам формирователя М-последовательности.
    SU<„, 1156264 >
    10 рома ошибок выходы которых а соединенные распределитель а также ана1
SU833589838A 1983-05-12 1983-05-12 Устройство дл синхронизации @ -последовательности с инверсной модул цией SU1156264A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833589838A SU1156264A1 (ru) 1983-05-12 1983-05-12 Устройство дл синхронизации @ -последовательности с инверсной модул цией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833589838A SU1156264A1 (ru) 1983-05-12 1983-05-12 Устройство дл синхронизации @ -последовательности с инверсной модул цией

Publications (1)

Publication Number Publication Date
SU1156264A1 true SU1156264A1 (ru) 1985-05-15

Family

ID=21062901

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833589838A SU1156264A1 (ru) 1983-05-12 1983-05-12 Устройство дл синхронизации @ -последовательности с инверсной модул цией

Country Status (1)

Country Link
SU (1) SU1156264A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1, Авторское свидетельство СССР № 974598, кл. Н Л4 L 7/02, 1982. 2. Авторское свидетельство СССР N 674232, кл. Н 04 L 7/02, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
EP0157413B1 (en) Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler
JPH0124385B2 (ru)
US3775685A (en) Apparatus for automatically checking pulse-distortion correction in a signal channel
SU1156264A1 (ru) Устройство дл синхронизации @ -последовательности с инверсной модул цией
SU1119184A1 (ru) Система передачи и приема дискретной информации
SU1356246A2 (ru) Система св зи с многоосновным кодированием
SU786024A1 (ru) Устройство асинхронного сопр жени синхронных двоичных сигналов
SU684763A1 (ru) Декодирующее устройство дл систем св зи с решающей обратной св зью
SU1083391A1 (ru) Приемник синхронизирующей рекуррентной последовательности
SU1069175A1 (ru) Система св зи с многоосновным кодированием
SU1003125A1 (ru) Устройство дл передачи и приема двоичных сигналов
SU758549A2 (ru) Устройство дл выделени рекуррентного синхросигнала
SU1633521A1 (ru) Устройство передачи приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модул ции
SU568188A1 (ru) Устройство синхронизации по циклам в блочных корректирующих кодах
SU1372601A2 (ru) Устройство дл формировани многопозиционных биортогональных шумоподобных сигналов
SU896782A1 (ru) Устройство фазировани циклов многоканальной системы передачи дискретной информации
SU813809A1 (ru) Устройство фазировани по циклам вСиСТЕМЕ пЕРЕдАчи дАННыХ
SU1354431A1 (ru) Система передачи информации
SU995355A1 (ru) Устройство дл передачи и приема дискретной информации
SU1046958A1 (ru) Пороговый декодер сверточного кода
SU743227A1 (ru) Устройство кодировани и декодировани видеоинформации
SU1195465A1 (ru) Устройство поиска псевдошумовых сигналов
SU974598A2 (ru) Способ синхронизации @ -последовательности
SU498751A1 (ru) Устройство цикловой синхронизации дл групповых кодов
SU549827A1 (ru) Устройство передачи и приема информации дл рассредоточенных объектов