SU758549A2 - Устройство дл выделени рекуррентного синхросигнала - Google Patents

Description

Изобретение относится к технике связи и может использоваться для помехоустойчивой синхронизации систем передачи дискретной информации.

По авт. св. СССР № 492041 известие устройство для выделения рекуррентного синхросиг- ⁵ нала, содержащее последовательно включенные переключатель, анализатор рекуррентной последовательности, блок исправления ошибок, счетчик числа ошибок и .селектор, причем к управляющим входам переключателя подключены выходы селектора, счетчика числа ошибок и анализатора рекуррентной последовательности, другой выход которого связан с соответствующим входом селектора. ₍

Однако известное устройство имеет невысокую точность выделения синхросигнала, обусловленную тем, что ошибка, появившаяся в конце k-значного участка зачетного интервала, приводит к дополнительному его приращению еще на к тактов, что в определенных случаях приводит к потере синхросигнала.

Целью изобретения является повышение точности выделения синхросигнала.

Для этого в устройство для выделения рекуррентного синхросигнала, содержащее переключатель, анализатор рекуррентной последовательности, блок исправления ошибок, счетчик числа ошибок и селектор, введен второй переключатель, ко входу которого подключен дополнительный выход анализатора рекуррентной последовательности, а выход подключен ко входу блока исправления ошибок, при этом дополнительный выход сигнала числа ошибок подключен к первому управляющему входу второго переключателя, второй управляющий вход которого объединен с информационным выходом и подключен к дополнительному входу анализатора рекуррентной последовательности.

Анализатор рекуррентной последовательности выполнен на регистре сдвига, выходы разрядов которого подключены ко входам многовходового сумматора по модулю два, выход которого подключен к первому входу сумматора по модулю два, второй вход которого через элемент задержки и дополнительный сум матор по модулю два подключен ко входу регистра сдвига.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - структурная электрическая схема анализатора рекуррентной последовательности.

Устройство для выделения рекуррентного синхросигнала содержит первый переключатель 1, анализатор 2 рекуррентной последовательности, селектор 3, второй переключатель 4, блок 5 исправления ошибок и счетчик 6 числа ошибок.

Первый переключатель 1 обеспечивает включение анализатора 2 рекуррентной последовательности в автономный режим генерации рекуррентной последовательности.

В анализаторе 2 рекуррентной последовательности принимаемые элементы последовательности проверяются на соответствие закону постро- ₂θ ения рекуррентного кода.

Селектор 3 определяет момент окончания выделения синхросигнала. Второй переключатель 4 коммутирует цепь выхода анализатора 2 рекуррентной последовательности 2. ₂₅

Блок 5 исправления ошибок обеспечивает запрет выдачи в счетчик 6 числа ошибок ложных импульсов несовпадения.

Счетчик 6 числа ошибок осуществляет подсчет нулей зачетного интервала рекуррентного ₃θ синхросигнала.

Анализатор 2 рекуррентной последовательности выполнен на регистре сдвига 7 (7-1 7-К, где К - число разрядов), выходы разрядов которого подключены ко входам многовходового сумматора 8 по модулю два, выход которого соединен с первым входом сумматора 9 по модулю два, другой вход которого через элемент задержки 10 и дополнительный сумматор 11 по модулю два подключен ко входу регистра сдвига. ⁴⁰

Предложенное устройство работает следующим образом.

В режиме ’ дежурного приема первый переключатель 1 находится в таком положении, что его первый вход подключен к информационному входу анализатора 2 рекуррентной последовательности и двоичные знаки принимаемой последовательности поступают одновременно на оба входа рекуррентной последовательности цифрового фильтра, в котором по символам, записанным в соответствии с поступающей двоичной последовательностью, формируются по рекуррентному закону контрольные бинарные знаки и производится сравнение принимаемых и контрольных знаков. При возникновении в принимаемом синхросигнале ошибки в результате его сравнения с контрольным, сигналом анализатором 2 рекуррентной последовательнос ти через второй переключатель 4 в блок 5 исправления ошибок выдается импульс.

Импульс с левого плеча, соответствующего прямому направлению счета счетчика 6 числа ошибок, переводит первый переключатель 1 в другое состояние и открывает по выходу селектор 3. При этом анализатор 2 рекуррентной последовательности переходит в режим автономного формирования последующей части рекуррентного синхросигнала. В момент считывания с анализатора 2 рекуррентной последовательности комбинации кода синхросигнала селектор 3 выдает на выход импульс фазового пуска (ФП) и переводит первый переключатель 1 в исходный режим дежурного приема.

Чтобы уменьшить вероятность потери синхросигнала вследствие приращения длины анализируемого интервала при возникновении одиночной ошибки в последних к разрядах рекуррентной последовательности и совпадения конца анализируемого участка с окончанием синхросигнала, предлагаемое устройство обеспечивает исправление ошибочного знака.

Для этого за к тактов до окончания своей работы счетчик 6 числа ошибок выдает сигнал на второй переключатель 4, который коммутирует выход анализатора 2 рекуррентной последовательности со входа блока 5 исправления ошибок на свой дополнительный вход.

В результате появившийся в канале связи ошибочный знак на сумматоре 9 по модулю два исправляется, а второй переключатель 4 возвращается в исходное состояние, что позволяет обнаружить многократную ошибку. Элемент задержки 10 обеспечивает одновременное поступление сигналов, подаваемых на его оба входа.

Предлагаемое. устройство имеет более высокую -точность выделения синхросигнала, чем известное.

В известном устройстве синхросигнал не выделяется при условии, что конец зачетного интервала совпадает с концом рекуррентной последовательности и имеет место ошибка в к последних разрядах последовательности. Если зачетный интервал равен длине последовательности η и качество канала связи характеризуется вероятностью искажения одного элемента Ро, то вероятность потери синхросигнала в известном устройстве определяется выражением

Р_п 1 пР₀

В предложенном устройстве эта вероятность будет ^РП2 ~ (п-к)Р₀.

Таким образом имеет место уменьшение потери синхросигнала на величину

Р - Р ____EL2 • 100% = . 100% η

Claims (2)

1. Изобретение относитс  к технике св зи и может использоватьс  дл  помехоустойчивой сШ1хронизации систем передачи дискретной информации . По авт. св. СССР № 492041 известно устро ство дл  выделени  рекуррентного синхросигнала , содержащее последовательно включенные переключатель, анализатор рекуррентной последовательности , блок исправлени  ошибок, счетчик числа ошибок и .селектор, причем к управл ющим входам переключател  подключены выходы селектора, счетчика числа ошибок и анализатора рекуррентной последовательности, другой выход которого св зан с соответствующим входом селектора. Однако известное устройство имеет невысокую точность выделени  синхросигнала, обусловленную тем, что ошибка, по вивша с  в конце k-значного участка зачетного интервала, приводит к дополнительному его приращению еще на k тактов, что в определенных случа х приводит к потере синхросигнала. Целью изобретени   вл етс  повышение точности выделени  синхросигаала. Дл  этого в устройство дл  выделени  рекуррентного синхросигнала, содержащее переключатель , анализатор рекуррентной последовательности , блок исправлени  ошибок, счетчик числа ошибок и селектор, введен второй переключатель, ко входу которого подключен дополнительный выход анализатора рекуррентной последовательности, а выход подключен ко входу блока исправлени  ошибок, при этом дополнительный выход сигнала числа ошибок подключен к первому управл ющему входу второго переключател , второй управл ющий вход которого объединен с информационным выходом и подключен к дополнительному входу анализатора рекуррентной последовательности . Анализатор рекуррентной последовательности выполнен на регистре сдвига, выходы разр дов которого подключены ко входам многовходового сумматора по модулю два, выход которого подключен к первому входу сумматора по модулю два, второй вход которого через элемент задержки и дополнительный сумматор по модулю два подключен ко входу регистра сдвига. На фиг. 1 представлена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - структурна  электрическа  схема анализатора рекуррентной последовательности. Устройство дл  выделени  рекуррентного синхросигнала содержит первый переключатель анализатор 2 рекуррентной последовательности, селектор 3, второй переключатель 4, блок 5 исправлени  ошибок и счетчик 6 числа ошибок . Первый переключатель 1 обеспечивает вклю чение анализатора 2 рекуррентной последовател ности в автономньш режим генерации рекуррен ной последовательности. В анализаторе 2 рекуррентной последовател ности принимаемые элементы последовательнос ти провер ютс  на соответствие закону построени  рекуррентного кода. Селектор 3 определ ет момент окончани  выделени  синхросигнала. Второй переключател коммутирует цепь выхода анализатора 2 рекур рентной последовательности 2. Блок 5 исправлени  ошибок обеспечивает запрет выдачи в счетчик 6 числа ошибок ложных импульсов несовпадени . Счетчик 6 числа ошибок осуществл ет подсчет нулей зачетиого интервала рекуррентного синх-росигнала. Анализатор 2 рекуррентной последовательности выполнен на регистре сдвига 7 (7-1 7-К , где К - число разр дов), выходы разр дов которого подключены ко входам многовходового сумматора 8 по модулю два, выход которого соед1шеи с первым входом сумматора 9 по модулю два, другой вход которого через элемент задержки 10 и дополнительный сумматор 11 по модулю два подключен ко входу регистра сдвига. Предложенное устройство работает следующим образом. В режиме дежурного приема первый переключатель 1 находитс  в таком положении, что его первый вход подключен к информационному входу анализатора 2 рекуррентной последователыюсти и двоичные знаки принимаемой последовательности поступают одновременно на оба входа рекуррентной последовательности цифрового фильтра, в котором по символам, записанным в соответствии с поступающей дво ичной последовательностью, формируютс  по рекуррентному закону контрольные бинарные знаки и производитс  сравнение принимаемых и контрольных знаков. При возникновении в принимаемом синхросигнале ошибки в резул тате его сравнени  с контрольным, сигналом анализатором 2 рекуррентной последовательнос 4 ти через второй переключатель 4 в блок 5 исравлени  ошибок выдаетс  импульс. Импульс с левого плеча, соответствующего пр мому направлению счета счетчика 6 числа ошибок, переводит первый переключатель 1 в другое состо ние и открывает по выходу сеектор 3. При этом анализатор 2 рекуррентной последовательности переходит в режим автономного формировани  последующей части рекуррентного синхросигнала. В момент считывани  с анализатора 2 рекуррентной последовательности комбинации кода синхросигнала селектор 3 выдает на выход импульс фазового пуска (ФП) и переводит первый переключатель 1 в исходный режим дежурного приема. Чтобы уменьшить веро тность потери синхросигнала вследствие приращени  длины анализируемого интервала при возникновении одиночной ошибки в последних k разр дах рекуррентной последовательности и совпадени  конца анализируемого участка с окончанием синхросигнала, предлагаемое устройство обеспечивает исправление ошибочного знака. Дл  этого за k тактов до окончани  своей работы счетчик 6 числа ошибок вьщает сигнал на второй переключатель 4, который коммутирует выход анализатора 2 рекуррентной последовательности со входа блока 5 исправлени  ошибок на свой дополнительный вход. В результате по вившийс  в канале св зи ошибочный знак на сумматоре 9 по модулю два исправл етс , а второй переключатель 4 возвращаетс  в исходное состо ние, что позвол ет обнаружить многократную ошибку. Элемент задержки 10 обеспечивает одновремешюе поступление сигналов, подаваемых на его оба входа. Предлагаемое. устройство имеет более высокую -точность выделени  синхросигнала, чем известное. В известном устройстве синхросигнал не выдел етс  при условии, что конец зачетного интервала совладает с концом рекуррентной последовательности и имеет место ошибка в k последних разр дах последовательности. Если зачетный интервал равен длине последовательности п и качество канала св зи характеризуетс  веро тностью искажени  одного элемента РО, то веро тность потери синхросигнала в известном устройстве определ етс  выражением Pf- пРо в предложенном устройстве эта веро тность будет Рп2 (n-k)Po.. Таким образом имеет место уменьшение потери синхросигнала на величину Р - Р 100% Формула изобретени  1. Устройство дл  выделени  рекуррентного синхросигнала по авт. св. СССР № 492041, отличающеес  тем, что, с целью повышени  точности выделени  синхросигнала, введен второй переключатель, ко входу которого подключен дополнительный выход анализатора рекуррентной последовательности, а выход подключен ко входу блока исправлени  ошибок, при этом дополнительный выход счетчика числа ошибок подключен к первому управл ющему входу второго переключател , вто рой управл ющий вход которого объединен с 7585 5 ) 0 9. 6 информационным выходом и подключен к до полнительному входу анализатора рекуррентной последов ательности.
2. 2. Устройство по п. 1, о т л и ч а ю щ ее с   тем, что анализатор рекуррентной последовательности выполнен на регистре сдвига, выходы разр дов которого подключены ко входам многовходового сумматора по модулю два, выход которого подключен к первому входу сумматора по модулю два, второй вход которого через элемент задержки и дополнительный сумматор по модулю два подключен ко входу регистра сдвига.