Изобретение относитс к области передачи телеграфной информации и передачи данных и может быть исполь зовано дл обеспечени помехоустойч вой синхронизации систем передачи двоичной информации. По основному авт.св. № 475744 известно устройство выделени рекур рентного синхросигнала с обнаружение ошибок, содержащее последовательно соединенные переключатель режимов работы, блок проверки на рекуррентность , селектор и элемент К, причем второй выход блока проверки на рекур рентность подключен к первым входам переключател режимов работы и блока сравнени , к второму входу которого подключен второй вход переключател режимов работы, а также реверсивный счетчик, при этом выход блока сравне ни через реверсивный счетчик подклю чей к третьему входу переключател режимов работы и к второму входу эле ментд И,выход которого подключен к четвертому входу переключател режимов работы и второму входу реверсивнего счетчика, на суммирующий вход которого подана тактова частота Щ Однако при приеме искаженного дво ичного знака синхронизации возможно многократное размножение ошибки, что приводит к недостаточной помехоустой чивости устройства выделени рекуррентного синхросигнала с обнаружением ошибок. Цель изобретени - повышение по .мехоустойчивости путем уменьшени одиночных ошибок. . Эта цель достигаетс тем, что в устройство выделени рекуррентного синхросигнала с обнаружением ошибок содержащее последовательно соединенные переключатель режимов работы, олрк проверки на рекуррентность, селектор и элемент И, причем второй выход блока проверки на рекуррентность подключен к первым входам пере ключател режимов работы и блока сравнени , к,второму входу которого подключен второй вход переключател режимов работы, а также реверсивный счетчик, при этом -выход блока сравнени через реверсивный счетчик подключей к третьему входу переключател режимов работы и к второму входу элемента И, выход которого подклю чен к четвертому входу переключател режимов работы и второму входу ревер сивного счетчика, на суммирующий вход которого подана тактова частота , введены последовательно соединен ные элемент совпадени и умножитель, а также триггер и ключ, при этом выход блока сравнени подключен к вычитающему входу реверсивного счетчика через ключ, второй выход реверсивного счетчика через триггер подключен к первому входу элемента совпадени и второму входу ключа, выход блока сравнени подключен к второму входу элемента совпадени , а выход умножител подсоединен к вычитающему входу реверсивного счетчика, первый и третий выходы которого объединены и подключены к второму входу триггера . На чертеже представлена структурно-электрическа схема устройства выделени рекурретного синхросигнала с обнаружением ошибок. Устройство выделени рекуррентного синхросигнала с обнаружением ошибок содержит переключатель 1 режимов работы, блок 2 проверки на рекуррентность , блок 3 сравнени , реверсивный счетчик 4, селектор 5, элемент И 6, ключ 7, элемент 8 совпадени , умножитель 9 и триггер 10. Устройство вьаделени рекуррентного синхросигнала с обнаружением ошибок работает следующим образом. Принимаема последовательность двоичных знаков через переключатель 1 поступает в блок 2 проверки на рекуррентность; В этом узле, содержащем триггер сдвига на К знаков с точками съема на сумматоры по модулю 2 (в соответствии с многочленом Р/х/) , принимаемые знаки провер ютс на соответствие закону построени рекуррентного кода. Так, например, дл Р(Х) л +Х 1 уравнение проверки имеет вид 1 U-5) ®(i-6) где.Х - принимаемые знаки из канала св зи; © - сложение по модулю 1. Результаты сравнени образуютс в блоке 3 сравнени и далее просчитываютс реверсивным счетчиком 4. Причем просчет ведетс в двух режимах. Первоначально, когда после очередного фазировани сигналом с первого ВЕЛХода реверсивного счетчика 4 триггер 10 устанавливает в положение О, сигналы с блока 3 сравнени через ключ 7 поступают на отрицательную шину реверсивного счетчика 4. При этом каждое несравнение, определ емое наличием единицы на выходе блока 3, производит сдвиг реверсивного счетчика 4 на один шан. После набора реверсивным счетчиком 4 определенного объема, когда до порога его срабатывани остаетс К единиц, сигналом с выхода реверсивного счетчика 4 триггер 10 устанавливаетс в единичное состо ние. Начина с этого момента, единичный сигнал с блока 3 сравнени через элемент 8 совпадени поступает на умножитель 9, с выхода которого формируетс сери единиц в К двоичных знаков, которые, поступа на отрицательную шину реверсивного счетчика .4 производ т его сдвиг на к знаков. Это i гарантирует то, что искаженный знак успевает, выйти из регистра сдвига блока 2 и, следовательно, не вли ет на правильность выделени фазиругощего сигнала. При каждом удовлетворении рекуррентному закону по суммирую щей шине на вход реверсивного счетчи ка 4 подаетс импульс тактовой часто ты и при наборе заданного порога сра батывани на его первом выходе по вл етс сигнал, который на переключателе 1 отключает поступление знаков из канала св зи и переводит регистр сдвига блока 2 на автономное генерирование рекуррентной последовательности . Селектор 5, подключенный к блоку 2, при достижении селектируемой К значной комбинации через элемент И 6 выдает фазируюший сигнал. Этот сигнал возвращает устройство выделени рекуррентного синхроимпуль са с обнаружением ошибок к исходному состо нию, размыка цепь обратной св зи блока 2 через переключатель 1 и сбрасыва реверсивный счетчик 4 в О. Таким образом, на первичном этапе фазировани реверсивный счетчик 4 при наличии несовпадени сбрасываетс на один знак, а не на К знаков. Это приводит к тому, что по рассматриваемому примеру при наличии одного искаженного двоичного знака фазирующей посылки, поступившего из канала св зи на вход блока 2 проверки на рекуррентность, реверсивный счетчик 4 сброситс на 3 шага, а е на 18, как в известном устройстве, за счет чего ускор етс процесс набора необходимого количества знаков реверсивным счетчиком 4 и увеличиваетс веро тность приема фазирующей посылки, т.е. ее помехоустойчивость при работе на каналах св зи с помехами. При наборе реверсивным счетчиком 4 просчитанного объема в (Е -к) знаков , где f - предельный объем счета, с целью обеспечени гарантии заполнени регистра в блоке 2 только проверенными знаками, сброс реверсивного счетчика 4 при каждом несовпадении производитс на К знаков. При проведении вычитани при прохождении через отметку (f -V -1) сигналом с выхода реверсивного счетчика 4 триггер 10 устанавливаетс в исходное нулевое состо ние,обеспечива вычитание в реверсивном счетчике 4 при по влении каждого несовпа-дени только на одну единицу. Технико-экономическа эффективность устройства вЕзщелени рекуррентного синхросигнала с обнаружением ошибок заключаетс в повышении поме-хоустойчивости за счет уменьшени вли ни одиночных ошибок.