JPH08186554A

JPH08186554A - 時分割多重伝送装置および復号化回路

Info

Publication number: JPH08186554A
Application number: JP6326280A
Authority: JP
Inventors: Hajime Ishikawa; 肇石川; Tetsuyuki Suzaki; 哲行洲崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-12-27
Filing date: 1994-12-27
Publication date: 1996-07-16
Anticipated expiration: 2014-09-06
Also published as: US5892469A; EP0720318A3; EP0720318A2; JP2944440B2; US5757800A

Abstract

(57)【要約】【目的】基準チャンネルの識別を誤り無く行うことに
できる時分割多重伝送装置を提供することにある。【構成】第１の符号化方式のデータチャンネル符号化
回路１５_M+1〜１５_Nと、第１の符号化方式と異なる第
２の符号化方式の基準チャンネル符号化回路１５ ₁〜１
５_Mによって符号化されたデータは時分割多重回路１６
で多重化されて送信される。受信装置１３の符号化方式
検出回路２７は、各タイムスロットに含まれる符号を基
にその符号化方式の違いを判別して基準チャンネルのタ
イムスロットの位相を検出する。第２の符号化方式で用
いる符号を第１の符号化方式で出現しない符号にするこ
とで、基準チャンネルのタイムスロットを誤認なく検出
することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のチャンネルのデ
ータ信号を時分割多重化して伝送する時分割多重伝送装
置に関わり、特に多重化された信号に含まれる基準チャ
ンネルのタイムスロットを識別しこれとの間の位相差を
基に任意のチャンネルを分離抽出する時分割多重伝送装
置に関する。

【０００２】

【従来の技術】複数のチャンネルのデータが時分割多重
化された信号の中から任意のチャンネルを選択して分離
するためには、そのチャンネルのタイムスロットの位相
を把握する必要がある。Ｎ（Ｎは任意の正の整数）チャ
ンネルを多重化している場合には、通常そのうちのいく
つかのチャンネルをタイムスロットの位相を把握するた
めの基準チャンネルとして用いている。受信側は多重化
された信号の中から基準チャンネルを検出しそのタイム
スロットの位相を把握する。そして基準チャンネルと受
信すべきチャンネルとの間の予め定められた相対的な位
相を基に、希望するチャンネルを分離抽出するようにな
っている。

【０００３】図８は、従来から使用されている時分割多
重伝送装置の構成の概要を表わしたものである。この時
分割多重伝送装置は、Ｎチャンネルのデータを時分割多
重化した後これを光信号に変換して送出する送信装置１
０１と、伝送路としての光ファイバ１０２と、受信した
信号の中から特定のチャンネルを分離して出力する受信
装置１０３とから構成されている。Ｎチャンネルのうち
Ｍ（Ｍは正の整数でＭ＝＜Ｎ）個のチャンネルのデータ
１０４はそれぞれ基準チャンネル信号発生器１０５₁〜
１０５_Mに入力されている。残りのＮ−Ｍチャンネルの
データ信号１０６はそのまま時分割多重回路１０７に入
力されている。基準チャンネル信号発生器１０５₁〜１
０５_Mは、伝送すべき各データ信号に互いに異なるビッ
トパターンの識別情報を付加する回路である。時分割多
重回路１０５は、これら基準チャンネル信号発生器１０
５₁〜１０５_Mから出力されるＭ個のデータ信号と、デ
ータ信号１０６とを時分割多重化して出力するようにな
っている。光送信器１０８は、時分割多重回路１０５の
出力する信号を光信号に変換して送出する回路である。

【０００４】受信装置１０３の光受信器１０９は、光送
信器１０８から送出された光信号を光ファイバ１０２を
介して受信し、これを電気信号１１１に変換して出力す
るようになっている。クロック抽出回路１１２は電気信
号１１１を入力しそのビットレートに応対した周波数の
クロック信号１１３を抽出する回路である。分周回路１
１４はクロック信号１１３をｋ（ｋは自然数かつＭと素
の関係にある。）分の１に分周した信号１１５を出力す
る回路である。位相制御回路１１６は、入力される位相
制御信号１１７に応じて信号１１５と任意の位相差を有
する同期信号１１８を出力する回路である。識別回路１
１９は、電気信号１１１から同期信号１１８に対応した
位相のタイムスロットに含まれるデータを分離して抽出
する回路である。識別回路１１９によって分離抽出され
た１つのチャンネルのデータ信号１２１は基準チャンネ
ル検出回路１２２に入力されている。基準チャンネル検
出回路１２２は、入力されたデータ信号１２１に予め定
められたビットパターンの識別情報が含まれているかど
うかを検出する回路である。

【０００５】多重化されたデータ信号の中から基準チャ
ンネルを検索するときには、位相制御回路１１６の位相
が順次変えられ、各タイムスロットごとにデータ信号が
基準チャンネル検出回路１２２に送られる。基準チャン
ネル検出回路１２２は、送信装置１０１の基準チャンネ
ル信号発生器１０５₁〜１０５_Mのいずれかによって付
加された識別情報を検出したとき、その時点における同
期信号の位相を基準チャンネルの位相として認識する。
Ｎチャンネルのうちの任意のチャンネルを分離するとき
には、この基準チャンネルの位相に分離抽出したいチャ
ンネルとの間の位相差を加えた同期信号を位相制御回路
１１６から出力させるようになっている。

【０００６】また、各チャンネルごとにフレーム同期を
とるためのビットパターンを持たせ、同期保護のために
このビットパターンを複数回検出したときにそのチャン
ネルの位相を確定するようにした時分割多重伝送装置が
特開平４−２９１８４０号公報に開示されている。ここ
では、ビットパターンが一致した回数から不一致の場合
の回数を減算し、減算結果が５以上のときに同期状態に
あることを検出するようになっている。

【０００７】

【発明が解決しようとする課題】これら従来の時分割多
重伝送装置では、基準チャンネルごとに特定のビットパ
ターンの識別情報を持たせ、受信側でこれを検出するこ
とによって基準チャンネルの位相を把握するようになっ
ている。しかしながら、伝送するデータは任意のビット
パターンをとることができるので基準チャンネル以外の
チャンネルに識別情報と同じビットパターンが現われる
可能性があり、基準チャンネルと誤認識する場合があ
る。このため、識別情報のビットパターンを複数回検出
したときに基準チャンネルであると確定させる、いわゆ
る後方保護をかける必要があり、基準チャンネルの位相
を確定するまでの時間が長くかかってしまうという問題
がある。また、伝送中に識別情報に符号誤りが起きる
と、そのビットパターンの検出を正しく行うことができ
ず、同期が外れてしまうという問題がある。

【０００８】そこで本発明の目的は、基準チャンネルの
識別を誤り無く短時間で行うことのできる時分割多重伝
送装置を提供することにある。

【０００９】

【課題を解決するための手段】請求項１記載の発明で
は、所定の符号からなる基準信号を出力する第１の符号
化手段と、伝送すべきデータをチャンネルごとに所定の
符号と異なる任意の符号を用いてそれぞれ符号化する第
２の符号化手段と、基準信号を所定のタイムスロットに
割り当てるとともにこの第２の符号化手段によって符号
化された後の各チャンネルのデータを基準信号のタイム
スロットとの間の相対的な位相差が既知のタイムスロッ
トにそれぞれ割り当てて時分割多重化する時分割多重手
段とを有する送信装置と、この送信装置によって時分割
多重化された信号の中から所定の符号を見出し基準信号
のタイムスロットを検出する基準タイムスロット検出手
段を有する受信装置とを時分割多重伝送装置に具備させ
ている。

【００１０】すなわち請求項１記載の発明では、基準信
号を所定の符号で構成し、これ以外の符号によって伝送
すべきデータを符号化している。したがって、符号化前
のデータがどのような値であっても、符号化後のデータ
は基準信号の符号と異なるので、基準信号の符号を検出
することによって誤認なく基準信号のタイムスロットを
検出することができる。他のタイムスロットと基準信号
のタイムスロットとの間の位相差は予め分かっているの
で、基準信号のタイムスロットを検出することでこれを
基に任意のチャンネルのデータを分離して取り出すこと
ができる。

【００１１】請求項２記載の発明では、互いに異なる符
号からなる複数の基準信号を出力する第１の符号化手段
と、伝送すべきデータをチャンネルごとにこれら基準信
号の符号と異なる任意の符号を用いてそれぞれ符号化す
る第２の符号化手段と、複数の基準信号を互いに異なる
タイムスロットに割り当てるとともにこの第２の符号化
手段によって符号化された後の各チャンネルのデータを
各基準信号のタイムスロットとの間の相対的な位相差が
既知のタイムスロットにそれぞれ割り当てて時分割多重
化する時分割多重手段とを有する送信装置と、この送信
装置によって時分割多重化された信号の中から所定の符
号のいずれかを見出しその符号を用いた基準信号のタイ
ムスロットを検出する基準タイムスロット検出手段と、
検出された基準信号のタイムスロットの位相を基に任意
のチャンネルのタイムスロットを検出する相対位置検出
手段とを有する受信装置とを時分割多重伝送装置に具備
させている。

【００１２】すなわち請求項２記載の発明では、複数の
基準信号で用いる符号を互いに相違させ、これらを互い
に異なるタイムスロットに割り当てている。また、伝送
すべきデータをこれら複数の基準信号の符号以外で構成
している。複数の基準信号はその符号の相違によって一
意に識別でき、かつ各データのチャンネルとこれら基準
信号のタイムスロットのそれぞれとの間の位相差は予め
分かっているので、いずれかの基準信号のタイムスロッ
トを検出すれば、任意のタイムスロットを分離して抽出
することがでる。複数の基準信号のうちいずれかのタイ
ムスロットを見出せばよいので、基準となるタイムスロ
ットの検出に要する時間を短くすることができる。

【００１３】請求項３記載の発明では、予め定められた
複数種類の符号を用いて伝送すべきデータを符号化する
第１の符号化手段と、伝送すべきデータをチャンネルご
とに複数種類の符号以外の任意の符号を用いてそれぞれ
符号化する第２の符号化手段と、第１の符号化手段の出
力する符号化後のデータを所定のタイムスロットに割り
当てるとともにこの第２の符号化手段の出力する符号化
後の各チャンネルのデータを所定のタイムスロットとの
間の相対的な位相差が既知のタイムスロットにそれぞれ
割り当てて時分割多重化する時分割多重手段とを有する
送信装置と、この送信装置によって時分割多重化された
信号の中から第１の符号化手段の用いる符号を見出しそ
のタイムスロットを検出する基準タイムスロット検出手
段を有する受信装置とを時分割多重伝送装置に具備させ
ている。

【００１４】すなわち請求項３記載の発明では、第１の
符号化手段は予め定められた複数種類の符号を用いて伝
送すべきデータを符号するととも、第２の符号化手段は
他のチャンネルのデータをこれと異なる符号を用いて符
号化している。これらが時分割多重化された信号の中か
ら、第１の符号化手段の用いる符号を検出することによ
ってそのタイムスロットを検出している。検出されたタ
イムスロットと第２の符号化手段によって符号化された
データに割り当てられたタイムスロットとの間の位相差
は予め分かっているので、任意のタイムスロットを分離
して抽出することができる。また、複数種類の符号を用
いることによって、位相の基準となるタイムスロットに
おいてもデータの伝送を行えるようになっている。

【００１５】請求項４記載の発明では、基準タイムスロ
ット検出手段は第１の符号化手段の用いる符号をそのビ
ットパターンを基に見出すようにしている。

【００１６】請求項５記載の発明では、第２の符号化手
段は出現してはいけない符号を規定した所定の禁止則に
従ってデータを符号化し、第１の符号化手段はこの禁止
則に反した符号を出力し、基準タイムスロット検出手段
はこの禁止則に反した符号を見出して基準となるタイム
スロットを検出している。

【００１７】すなわち請求項５記載の発明では、第１の
符号化手段の出力する符号は、第２の符号化手段の持つ
禁止則に反するものになっている。そして、禁止則に反
する符号を検出することで、基準となるタイムスロット
を検出している。禁止則としては、たとえば最大符号連
続数や、マーク率の範囲の制限などがある。

【００１８】請求項６記載の発明では、符号化方式を識
別するための情報としてその値が２値のうちのいずれか
一方に固定された複数の識別ビットと符号化すべきデー
タに応じて２値のうちいずれか一方にその値の変化する
データビットによって構成されたビット長が一定の符号
を順次入力しこれを並列展開する並列展開手段と、この
並列展開手段によって並列展開された後の各ビットの値
が連続して同一の値をとるか否かを検出するビットごと
に設けられた連続性判別手段と、この連続性判別手段に
よって同一の値が連続していないと判別されたビットを
抽出して出力するデータビット抽出手段とを復号化回路
に具備させている。

【００１９】すなわち請求項６記載の発明では、並列展
開手段に順次入力される符号の識別ビットは常に同一の
値をとり、データビットは、伝送するデータの値によっ
て変化する。したがって、並列展開後の各ビットの値が
連続して同一の値をとらないビットを抽出すれば、符号
の中からデータビットだけを分離して取り出すことがで
きる。

【００２０】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２１】図１は、本発明の一実施例における時分割
多重伝送装置の構成の概要を表わしたものである。時分
割多重伝送装置は、複数チャンネルのデータを時分割多
重化しこれを光信号として送出する送信装置１１と、伝
送路としての光ファイバ１２と、受信した光信号を電気
信号に変換し各チャンネルを分離して出力する受信装置
１３とから構成されている。送信装置１１は、伝送すべ
きデータ信号を発生するＮ個（Ｎは任意の正の整数）の
データ信号発生器１４₁〜１４_Nを備えている。このう
ちＭ個（Ｍは正の整数でかつＭ＝＜Ｎ）のデータ信号発
生器１４₁〜１４_Mの出力は、基準チャンネルに対して
用いる第１の符号化方式によってデータ信号を符号化す
る基準チャンネル符号化回路１５₁〜１５_Mに入力され
ている。残りの（Ｎ−Ｍ）個のデータ信号発生器１４
_M+1〜１４_Nの出力は、基準チャンネル以外のチャンネ
ルに対して用いられる第２の符号化方式によってデータ
信号を符号化するデータチャンネル符号化回路１５_M+1
〜１５_Nに入力されている。これらの符号化回路１５₁
〜１５_Nによって符号化された後のデータ信号はそれぞ
れ時分割多重回路１６に入力され、ここで時分割多重化
される。多重化された後の信号は光送信器１７に入力さ
れ光信号に変換されて光ファイバ１２に送出されるよう
になっている。

【００２２】ここでは、第２の符号化方式として８Ｂ１
０Ｂコードを用いている。８Ｂ１０Ｂコードは、入力さ
れる８ビットのビットパターンを予め定められた対応す
る１０ビットのビットパターンに変換する符号化方式
で、１０ビットにおける符号のマーク率が所定の範囲に
収まるようになっている。１０ビットのデータの組み合
わせは２の１０乗通りあるが、８Ｂ１０Ｂコードではマ
ーク率が４／１０〜６／１０の範囲に収まる一定の組み
合わせだけが有効キャラクタとして用いられるようにな
っている。また８Ｂ１０Ｂコードには最大符号連続数の
禁止則があり、その値は５に定められている。したがっ
て、“１”あるいは“０”が６ビット以上連続するビッ
トパターンは出現しないようになっている。

【００２３】第１の符号化方式は、入力されるデータを
この第２の符号化方式で出現しないビットパターンの符
号を用いている。たとえば、マーク率が３／１０以下あ
るいは７／１０以上になるように設定されている。ある
いは最大符号連続数の禁止則を破るビットパターンに符
号化するようになっている。すなわち、“０”あるいは
“１”が６ビット以上連続するようなビットパターンに
符号化するようになっている。ここで、基準チャンネル
符号化回路１５₁〜１５_Mはそれぞれそ符号化後のデー
タがどのチャンネルのデータであるかを一意に識別でき
るように符号化するようになっている。たとえば、各基
準チャンネル符号化回路によって符号化された後のデー
タのマーク率が相違するようになっている。あるいは、
最大符号連続数が“６”以上の範囲で互いに異なるよう
になっている。

【００２４】受信装置１３の光受信器２１は、光ファイ
バ１２を介して伝送されてくる光信号を電気信号に変換
する回路部分である。変換後の電気信号は同期信号発生
回路２２に入力されている。同期信号発生回路２２は変
換後の電気信号からそのビットレートに応じたクロック
信号を抽出し、これを多重化されているチャンネル数Ｎ
で分周したチャンネル同期信号２３を出力するようにな
っている。チャンネル同期信号２３は基準位相制御回路
２４に入力されている。基準位相制御回路２４は、チャ
ンネル同期信号２３の位相を変更する回路である。位相
を変更することによって任意のチャンネルと位相の一致
した同期信号２５を出力できるようになっている。

【００２５】基準位相制御回路２４の出力する同期信号
２５は識別回路２６_L+1に入力されている。また、識別
回路２６_L+1には、光受信器２１の出力する電気信号が
入力されている。識別回路２６_L+1は入力された同期信
号２５を基に１つのタイムスロットにおけるデータ信号
を分離抽出するようになっている。識別回路２６_L+1に
よって抽出された１つのチャンネルのデータ信号は符号
化方式検出回路２７に入力されている。この回路は入力
されたデータ信号のビットパターンを調べて、これが第
１の符号化方式によって符号化されたデータであるかど
うかを判別するものである。さらに第１の符号化方式の
中で、どの基準チャンネルであるかを先に説明したマー
ク率の違いや、最大符号連続数の相違を基に判別しその
結果を出力するようになっている。

【００２６】符号化方式検出回路２７の出力は選択チャ
ンネル制御回路２８に入力されている。選択チャンネル
制御回路２８は、符号化方式検出回路２７の検出結果を
基に、基準位相制御回路２４による位相の変化量を制御
し、いずれか１つの基準チャンネルが検出されるように
同期信号２５の位相を合わせるようになっている。この
ように、識別回路２６_L+1によって分離抽出されたデー
タ信号の符号化方式を調べることで、基準チャンネルの
位相と一致した同期信号２５を得るようになっている。

【００２７】基準位相制御回路２４の出力する同期信号
２５は、位相制御回路２９₁〜２９ _Lにそれぞれ入力さ
れている。位相制御回路２９₁〜２９_Lは、基準位相制
御回路２４と同じ構成の回路であり、入力された同期信
号２５の位相を任意に変化させた選択チャンネル同期信
号３１₁〜３１_Lを出力するようになっている。光受信
器２１の出力する電気信号は分岐されて識別回路２６₁
〜２６_Lに入力されている。また、選択チャンネル同期
信号３１₁〜３１_Lは対応する識別回路２６₁〜２６_L
にそれぞれ入力されている。これら識別回路２６₁〜２
６_Lは識別回路２６_L+1と同様の機能を備えており、入
力された選択チャンネル同期信号３１₁〜３１_Lに応じ
た１つのチャンネルのデータを分離抽出するようになっ
ている。

【００２８】選択チャンネル制御回路２８には、受信装
置１３から出力させるべきチャンネルを指定するチャン
ネル指定信号３２が入力されている。選択チャンネル制
御回路２８は指定されたチャンネルと符号化方式検出回
路２７によって検出された基準チャンネルとの位相差を
調べ、同期信号２５の位相をこの位相差分だけシフトさ
せるための制御信号３３を各位相制御回路２９₁〜２９
_Lに出力するようになっている。識別回路２６₁〜２６
_Lによって分離された各チャンネルごとのデータ信号は
それぞれデータチャンネル復号化回路３３₁〜３３_Kお
よび基準チャンネル復号化回路３４_K+1〜３４_Lに入力
さている。基準チャンネル復号化回路３４_K+1〜３４_L
は第１の符号化方式によって符号化されたデータを復号
化して出力する回路である。データチャンネル復号化回
路３３₁〜３３_Kは第２の符号化方式によって符号化さ
れたデータを復号化して出力する回路である。

【００２９】選択チャンネル制御回路２８は、まずチャ
ンネル同期信号２３の位相を１つのタイムスロット分ず
つ変化させ、各タイムスロットごとのデータを識別回路
２６ _L+1から順次出力させる。そして、符号化方式検出
回路２７によって基準チャンネルであることが検出され
た時点で、基準位相制御回路２４による位相のシフト量
を固定する。基準チャンネルと各チャンネルとの位相差
は予め分かっているので、選択チャンネル制御回路２８
は、チャンネル指定信号３２に従ってその位相差に応じ
た制御信号３５を出力する。これにより、希望するチャ
ンネルのデータを分離して抽出することができる。

【００３０】第１の符号化方式と第２の符号化方式で
は、互いに同一のビットパターンが出現しないようにな
っているので、符号化方式固有のビットパターンを検出
することによって基準チャンネルとそれ以外のチャンネ
ルを確実に識別することができる。このため、誤認を避
けるための後方保護が不要になり、基準チャンネルを確
定するまでの時間を短縮することができる。基準チャン
ネルが１つだけの場合には、基準チャンネルのタイムス
ロットが到来するまでに長い時間を要することがあり、
後方保護に要する時間と合わせると基準チャンネルの確
定に要する時間が一層長くなってしまう。これを回避す
るために通常は、基準チャンネルを複数設けてその時間
の短縮を図ることが行われている。本実施例では、後方
保護を行う必要がないので基準チャンネルを検出するま
での時間が短く、その分基準チャンネルの数を少なくす
ることが可能である。

【００３１】次に、図１で示した符号化方式検出回路に
ついて詳細に説明する。

【００３２】図２は、ビットパターンの一致を検出する
ことによって基準チャンネルの識別を行う符号化方式検
出回路の回路構成を表わしたものである。ここでは、Ｎ
チャンネル中に２つの基準チャンネルが存在するものと
する。基準チャンネル以外のチャンネルの符号化方式は
８Ｂ１０Ｂコードであり、２つの基準チャンネルのデー
タはともに８Ｂ１０Ｂコードで使用されていない１０ビ
ットのビットパターンが連続して繰り返すものになって
いる。また、２つの基準チャンネルは互いに異なる固有
のビットパターンに符号化されているものとする。図２
に示した符号化方式検出回路は、これら固有のビットパ
ターンを検出することによって、現在抽出しているタイ
ムスロットが基準チャンネルのものであるかどうか、お
よび２つのうちのいずれの基準チャンネルであるかを検
出するようになっている。

【００３３】図１に示した識別回路２６_L+1によって分
離された１つのチャンネルのデータ信号は、ビットロー
テータ４１に入力されている。ビットローテータおよび
並列展開回路４１は入力されるシリアル型式のデータ信
号を１ビットずつずらしてそれぞれ位相の異なる１０ビ
ットの並列データ４２₁〜４２₁₀に変換する回路であ
る。並列データ４２₁〜４２₁₀はそれぞれビットパター
ン一致検出回路４３₁〜４３₁₀に入力されている。ビッ
トパターン一致検出回路４３₁〜４３₁₀は、２つの基準
チャンネルのうち第１の基準チャンネルのビットパター
ンを検出する第１のビットパターン検出回路４４₁〜４
４₁₀と、第２の基準チャンネルのビットパターンを検出
する第２のビットパターン検出回路４５₁〜４５₁₀を備
えている。第１のビットパターン検出回路４４₁〜４４
₁₀の出力はそれぞれ第１のオア回路４６₁に入力され、
第２のビットパターン検出回路４５₁〜４５₁₀の出力は
それぞれ第２のオア回路４６₂に入力されている。

【００３４】それぞれ位相のずれた１０種類のビットパ
ターンに並列展開されているので、１０ビットのデータ
はその先頭がどの位置にあっても所定の１０ビットのビ
ットパターンとの一致を検出できるようになっている。
識別回路２６_L+1が第１の基準チャンネルを分離抽出し
ているときには、１０種類に並列展開したうちのいずれ
かと一致するので、第１のビットパターン検出回路４４
₁〜４４₁₀のいずれかからその一致を表わしたハイレベ
ルの信号が出力される。第１のオア回路４６₁は、第１
のビットパターン検出回路４４₁〜４４₁₀のいずれかか
らハイレベルの信号が出力されたとき、第１の基準チャ
ンネルを検出したことを表わした第１の検出信号４７₁
を出力する。同様に第２のオア回路４６₂は、第２のビ
ットパターン検出回路４５₁〜４５₁₀のいずれかから各
ビットの一致を表わした信号が出力されたとき、第２の
基準チャンネルを検出したことを表わした第２の検出信
号４７₂を出力する。第１の検出信号４７₁および第２
の検出信号４７₂はそれぞれ図１に示した選択チャンネ
ル制御回路２８に入力されており、これを基に選択チャ
ンネル制御回路２８は、識別回路２６_L+1が分離抽出し
ている基準チャンネルを認識するようになっている。

【００３５】図３は、最大符号連続数を基に基準チャン
ネルの検出を行う符号化方式検出回路の構成を表わした
ものである。ここでも、基準チャンネルは２つとし、基
準チャンネル以外は８Ｂ１０Ｂコードで符号化されてい
るものとする。８Ｂ１０Ｂコードでの最大符号連続数は
“５”であるので、第１の基準チャンネルにおける符号
連続数を“６”に、第２の基準チャンネルにおける符号
連続数を“７”にし、この違いによって第１と第２の基
準チャンネルを識別するようになっている。第１の基準
チャンネルに固有の符号としては以下のものを用いてい
る。 “１１１１１１００００” また、第２の基準チャンネルに固有の符号としては以下
の符号を用いている。 “１１１１１１１０００”

【００３６】図１に示した識別回路２６_L+1の出力は分
岐されて排他的論理和回路５１とＤフリップフロップ回
路５２に入力されている。Ｄフリップフロップ回路５２
の出力は排他的論理和回路５１に入力されている。排他
的論理和回路５１の出力は分岐されて第１のカウンタ回
路５３と第２のカウンタ回路５４にそれぞれ入力されて
いる。Ｄフリップフロップ回路５２は、入力されたデー
タを１ビット分遅延させて出力するようになっている。
したがって、“１”が連続したときあるいは“０”が連
続したときだけ排他的論理和回路５１から“０”が出力
され、反転回路５６の出力は“１”になる。“１”ある
いは“０”が６回の連続するときには、反転回路５６か
ら５回連続的に“１”が出力される。

【００３７】そこで、第１のカウンタ回路は反転回路５
６から５回連続して“１”が出力されたときに、第１の
検出信号５５₁を出力するようになっている。また、第
２のカウンタ回路は７ビットの連続性を検出するために
排他的論理和回路５１の反転出力から６回連続して
“１”が出力されたときに、第２の検出信号５５₂を出
力するようになっている。第１の検出信号５５₁および
第２の検出信号５５₂はそれぞれ図１に示した選択チャ
ンネル制御回路２８に入力されている。これを基に選択
チャンネル制御回路２８は、識別回路２６_L+1が分離抽
出しているチャンネルが基準チャンネルであるかどうか
および、いずれの基準チャンネルであるかを把握できる
ようになっている。

【００３８】図４は、マーク率を基に基準チャンネルを
検出する符号化方式検出回路の構成を表わしたものであ
る。基準チャンネル以外のチャンネルは８Ｂ１０Ｂコー
ドによって符号化されているものとする。８Ｂ１０Ｂコ
ードの禁止則の１つとして１０ビット中のマーク率が４
／１０〜６／１０の範囲内という条件がある。そこで、
第１の基準チャンネルのマーク率が７／１０以上に、第
２の基準チャンネルのマーク率が３／１０以下になるよ
うにその符号化方式が設定されている。ここでは、第１
の基準チャンネルの符号として以下のものを用いてい
る。 “１１１００１１１１０” また第２の基準チャンネルの符号としては以下のものを
用いている。 “０００１１００００１”

【００３９】図４では、識別回路によって分離抽出され
た信号６１を分岐して第１のカウンタ回路６２と反転回
路６３に入力している。反転回路６３の出力は第２のカ
ウンタ回路６４に入力されている。第１のカウンタ回路
６２は、データ信号６１が“１”であるときにカウント
アップし、第２のカウンタ回路６４はデータ信号６１が
“０”であることを計数するようになっている。第１の
カウンタ回路６２および第２のカウンタ回路６４はそれ
ぞれデータ信号６１が１０ビット入力されるごとに図示
しないリセット回路によってその計数値が初期化される
ようになっている。

【００４０】マーク率が１０分の７以上のときには、初
期化される前に第１のカウンタが７以上を計数する。そ
こで、第１のカウンタは７以上を計数した時点で第１の
検出信号６５₁を出力するようになっている。またマー
ク率が１０分の３以下のときには、初期化される前に第
２のカウンタが７以上を計数する。第２のカウンタは７
以上を計数した時点で第２の検出信号６５₂を出力する
ようになっている。第１の検出信号６５₁および第２の
検出信号６５₂はそれぞれ図１に示した選択チャンネル
制御回路２８に入力されている。これを基に選択チャン
ネル制御回路２８は、識別回路２６_L+1が分離抽出して
いるチャンネルが基準チャンネルであるかどうかおよ
び、いずれの基準チャンネルであるかを把握できるよう
になっている。マーク率は、たとえば１０分の７以上で
あれば第１の基準チャンネルであることを検出すること
ができるので、ビットパターンの完全な一致を比較する
場合に比べて検出に余裕度がある。したがって、伝送路
で発生するある程度の符号誤りを許容することができ
る。

【００４１】図５は、マーク率とビットパターンの双方
を組み合わせて基準チャンネルの検出を行う符号化方式
検出回路の構成を表わしたものである。基準チャンネル
以外のチャンネルは８Ｂ１０Ｂコードによって符号され
ているものとする。また、第１、第２の基準チャンネル
のデータはそれぞれ３ビットの固定されたビットパター
ンの繰り返しになっており、第１の基準チャンネルは
“１００”、第２の基準チャンネルは“１０１”の繰り
返しになっている。図１の識別回路２６_L+1によって分
離抽出された１つのチャンネルのデータ信号は、並列展
開回路７１に入力されている。並列展開回路７１は、入
力されたシリアル型式のデータ信号を３ビットの並列信
号に変換する回路である。並列展開されたデータ信号７
２₁〜７２ ₃はそれぞれＤフリップフロップ回路７３₁
〜７３₃と排他的論理和回路７４₁〜７４₃に入力さ
れ、排他的論理和回路７４₁〜７４₃にはそれぞれ反転
回路７０₁〜７０₃が接続されている。Ｄフリップフロ
ップ回路と排他的論理和は図３で示したものと同様に、
同一の値が連続していることを検出するようになってい
る。

【００４２】反転回路７０₁〜７０₃の出力はそれぞれ
カウンタ回路７５₁〜７５₃に入力されている。カウン
タ回路７５₁〜７５₃の出力はともに第１の加算器７６
₁に入力されている。第１の加算器７６₁は、入力した
信号の値の全てが“１”のときに第２の加算器７６₂に
対してイネーブル信号７７を出力するようになってい
る。並列展開後のデータ信号７２₁〜７２₃とこれと対
応するビットについてのカウンタ回路７５₁〜７５₃の
出力信号はそれぞれアンド回路７８₁〜７８₃に入力さ
れている。アンド回路７８₁〜７８₃の出力は共に第２
の加算器７６₂に入力されている。第２の加算器７６₂
はその加算結果が“１”のとき第１の検出信号７９₁を
出力し、加算結果が“２”のとき第２の検出信号７９₂
を出力するようになっている。

【００４３】３ビット周期で同じ値の繰り返す基準チャ
ンネル信号が並列展開回路７１に入力されているとき、
並列展開後の各ビットの値は一定値を連続して出力す
る。基準チャンネル以外のチャンネルのデータが、たま
たま３ビット周期で同じ値が連続する場合もあるが、マ
ーク率の禁止則の制限があるために、３ビットの同一パ
ターンが７回以上連続して出現することはない。たとえ
ば、“１００、１００、１００、１００、１００、１０
０、１００”のように連続すると、そのマーク率は３分
の１になってしまい、１０分の４以上のマーク率を確保
するという規則に反してしまう。そこで、カウンタ回路
７５₁〜７５₃によってそれぞれのビットが７回以上連
続して同一の値であることを検出すれば、基準チャンネ
ルであること判別することができる。

【００４４】カウンタ回路７５₁〜７５₃が共に７回以
上の連続性を検出すると第１の加算器７６₁からイネー
ブル信号７７が出力される。このとき、カウンタ回路７
５₁〜７５₃の出力はアンド回路７８₁〜７８₃によっ
て並列展開後の各ビットの値と論理積が取られているの
で、データの値が“１”のビットについてだけアンド回
路７８₁〜７８₃の出力が“１”になる。このため、３
ビットのパターンが“１００”である第１の基準チャン
ネルの場合には、第２の加算器の加算結果は“１”にな
る。また、ビットパターンが“１０１”の第２の基準チ
ャンネルの場合には、加算結果は“２”になる。この加
算結果によっていずれの基準チャンネルであるかを識別
することができる。この回路では、図４に示したマーク
率だけを識別する回路で用いた、１０ビットごとのリセ
ット回路は不要になる。

【００４５】次に、基準チャンネルにも識別情報以外の
データが含まれている場合における符号化方式検出回路
について説明する。

【００４６】最大符号連続数の禁止則を利用して基準チ
ャンネルを識別する場合には、第１の基準チャンネルの
ビット構成を以下のようにすることによって２ビットの
データをその符号の中に載せることができる。 “１１１１１１０ＤＤ０” ここで、Ｄは伝送するデータを表わし、その値は“１”
または“０”のいずれかである。また連続数は“６”に
なっている。第２の基準チャンネルは、その連続数を
“７”に設定してあり、ビット構成は以下のようにな
る。 “１１１１１１１ＤＤ０” 第１の基準チャンネルのビットパターンにおいて“１”
が６個連続した後に、“０”を配置しているのは、ここ
にデータ“Ｄ”を置くとその値が“１”になったとき第
２の基準チャンネルとの区別ができなくなるからであ
る。

【００４７】図６は、最大符号連続数によって基準チャ
ンネルを検出するとともに符号の中に含まれるデータの
抽出を行う符号化方式検出回路の構成を表わしたもので
ある。第１の基準チャンネルおよび第２の基準チャンネ
ルのビット構成は先に示したものと同一で、２ビット分
のデータビットを備えている。この回路は図３に示した
回路と同一の図示しない回路部分を備えており、この部
分から出力される第１の検出信号５５₁と第２の検出信
号５５₂が第１のオア回路８１に入力されている。ま
た、第１の検出信号５５₁と第２の検出信号５５₂はそ
れぞれ図１に示した選択チャンネル制御回路２８に入力
されている。第１のオア回路８１の出力と図１に示した
識別回路２６_L+1によって分離抽出されたデータ信号は
第１のアンド回路８２に入力され、第１のアンド回路８
２の出力は、これを１０ビット単位に並列展開する並列
展開回路８３に入力されている。並列展開後の各ビット
に対応する信号８４₁〜８４₁₀は、それぞれ第１〜第１
０の非連続性検出回路８５₁〜８５₁₀に入力されてい
る。これら非連続性検出回路８５₁〜８５₁₀は互いに同
一の回路構成であり、第１の非連続性検出回路８５₁に
ついてだけその内部の回路構成を示してある。

【００４８】第２のオア回路８６₁には、奇数番目の非
連続性検出回路８５₁、８５₃、８５₅、８５₇、８５
₉の出力信号が入力されている。第３のオア回路８６₂
には偶数番目の非連続性検出回路８５₂、８５₄、８５
₆、８５₈、８５₁₀の出力信号が入力されている。第２
および第３のオア回路からは、各１０ビット中に含まれ
る２ビットのデータが出力されるようになっている。第
１の非連続性検出回路８５₁は、Ｄフリップフロップ回
路８７、排他的論理和回路８８、カウンタ回路８９、反
転回路９１、アンド回路９２から構成されている。Ｄフ
リップフロップ回路８７、排他的論理和回路８８および
カウンタ回路８９は、図５に示したそれらの回路素子と
同様の働きを行い、各ビットの連続性を検出するように
なっている。カウンタ回路８９の出力は反転回路９１に
入力されているので、反転回路９１からは、各ビットに
連続性が無いとき“１”が出力されるようになってい
る。反転回路９１の出力と、並列展開された後のデータ
信号８４₁は共にアンド回路９２に入力されている。し
たがって、データ信号８４₁に連続性が無いときだけ、
データ信号８４₁はアンド回路９２を通過しオア回路に
入力される。

【００４９】連続性が無いということは、このビットが
基準チャンネルの１０ビット構成の内のデータビットに
相当することを示している。データビットは１０ビット
中の連続した２ビットに配置されているので、奇数ビッ
トと偶数ビット同士を分けて、第１のオア回路８６₁お
よび第２のオア回路８６₂に入力することで、これらか
らデータビットをそれぞれ取り出すことができる。この
回路では、連続性の有無によってデータビットであるか
どうかを判別しているので１０ビット中の先頭ビットが
どの非連続性検出回路に入力されても、データビットを
抽出することができ、１０ビット単位での同期をとる必
要がない。この例ではデータビットの数を２個にしてい
るが、３個以上であってもよい。この場合、データビッ
トの数を“Ｃ”個、ビットパターン長を“Ｂ”とする
と、“Ｃ”が“Ｂ”の約数であって、“Ｃ”個おきにオ
ア回路によってその出力をまとめればよい。また、この
回路は図１に示した基準チャンネル復号化回路としても
用いることができる。

【００５０】次にマーク率を基に基準チャンネルを識別
するとともにその１０ビットのデータ構成の中にデータ
ビットが含まれている場合について説明する。

【００５１】基準チャンネル以外のチャンネルは８Ｂ１
０Ｂコードによって符号化されており、基準チャンネル
はそのマーク率が７／１０以上の第１の基準チャンネル
と、３／１０以下の第２の基準チャンネルがあるものと
する。第１の基準チャンネルのビットパターンは以下の
ような構成になっている。 “１１１０Ｄ１１１１Ｄ” また第２の基準チャンネルのビット構成は以下のように
なっている。 “０００１Ｄ００００Ｄ” データビット“Ｄ”が共に“１”の場合でもマーク率が
１０分の３以上にならないように、固定的に“１”の値
をとるビットは１つだけになっている。

【００５２】図７は、マーク率によって基準チャンネル
を検出するとともに、符号中に含まれているデータビッ
トを抽出する符号化方式検出回路の構成を表わしたもの
である。図６と同一の部分には同一の符号を付してその
説明を適宜省略する。この回路は図４と同一の回路構成
の図示しない回路部分を備えており、この部分から出力
される第１の検出信号６５₁と第２の検出信号６５₂が
第１のオア回路８１に入力されている。またこれらの検
出信号６５₁、６５₂はそれぞれ図１に示した選択チャ
ンネル制御回路２８に入力されている。図６との相違
は、第２のオア回路８６₁に、第１〜第５の非連続性検
出回路８５₁〜８５₅の出力が入力されており、第３の
オア回路８６₂には第６〜第１０の非連続性検出回路８
５₆〜８５ ₁₀の出力が入力されている点である。データ
ビットはそれぞれ４ビット離されて配置されているの
で、第１〜第５ビットの中に１つのデータビットが、第
６〜第１０ビットの中に他の１つのデータビットが必ず
現われる。このため、第１〜第５までと第６〜第１０ま
での非連続性検出回路の出力を分けて第２、第３のオア
回路８６₁、８６₂に入力することによって、これらか
らそれぞれデータビットを取り出すことができるように
なっている。

【００５３】この場合も、１０ビット単位に同期をとる
必要がなく、簡単な回路構成で基準チャンネルからデー
タビットを抽出することができる。ここでは、１０ビッ
ト中に２ビットのデータが含まれる例を示したが、これ
に限られるものではない。ビットパターンの長さを
“Ｂ”としたとき、これに含まれるデータビットの数が
“Ｂ”の約数であり、データビット同士の間隔が等しけ
れば、データビットの現われる周期のビット数ずつに分
けてオア回路に入力すれば、データビットを抽出するこ
とができる。すなわち約数を“Ｙ”とすると、Ｂ／Ｙビ
ット単位にオア回路でまとめれば良い。

【００５４】以上説明した実施例では、基準チャンネル
以外のチャンネルを８Ｂ１０Ｂコードで符号化し、基準
チャンネルのビットパターンを８Ｂ１０Ｂコードの有効
キャラクタ以外あるいは、禁止則に反するパターンにし
ているが、符号化方式は８Ｂ１０Ｂコードに限られな
い。また、禁止則としてマーク率および最大符号連続数
を用いているが、他の禁止則を利用してもよいことは言
うまでもない。

【００５５】さらに、基準チャンネルのビットパターン
は、実施例で示したものに限らない。たとえば、“１１
１１１１０００”の変わりに“０１１１１１１００”で
あってもよい。また、マーク率を基準にした場合であっ
てデータビットを含めるケースで、データビット同士の
間を４ビット間隔にするようにしたが、連続した２ビッ
トに配置してもよい。この場合には図６に示したように
偶数と奇数に分けて非連続性検出回路の出力をオア回路
に入力すればよい。このほか、実施例では、特定のチャ
ンネルだけを選択して抽出するようにしているが、全て
のチャンネルを分離して抽出するようにしてもよい。す
なわちＤＥＭＵＸ（DE-MULTIPLEX) 回路にも適用でき
る。

【００５６】また、実施例では、基準チャンネルの数が
２つの場合について説明したが、基準チャンネルの数は
これに限られるものではなく、禁止則や最大符号連続数
などにより各チャンネルを一意に特定できれば、その数
は任意で良い。また、基準チャンネルが複数存在すると
き、どの基準チャンネルであるかの判別をチャンネル中
のデータに含めるようにしても良い。また、実施例で
は、多重化された信号を一旦、光信号に変換して伝送し
ているが、電気信号のまま伝送しても構わない。

【００５７】

【発明の効果】以上説明したように請求項１記載の発明
によれば、基準信号を所定の符号で構成し、これ以外の
符号によって伝送すべきデータを符号化しているので、
基準信号の符号を検出することによって誤認なく基準信
号のタイムスロットを検出することができる。また、他
のタイムスロットと基準信号のタイムスロットとの間の
位相差は予め分かっているので、基準信号のタイムスロ
ットを検出することでこれを基に任意のチャンネルのデ
ータを分離して取り出すことができる。さらに誤認なく
基準信号のタイムスロットを検出できるため後方保護の
必要がなく検出時間を短縮することができ、その結果、
基準チャンネルの数を少なくすることができる。

【００５８】また請求項２記載の発明によれば、基準信
号で用いる符号を互い相違させているのでどの基準信号
であるかを一意に識別でき、いずれかによって基準とな
るタイムスロットを把握することができる。これによ
り、基準となるタイムスロットの検出に要する時間を短
くすることができる。

【００５９】さらに請求項３記載の発明によれば、複数
種類の符号を用いることによって、位相の基準となるタ
イムスロットにおいてもデータの伝送を行うことができ
る。

【００６０】また請求項４記載の発明によれば、第１の
符号化手段の出力する符号をそのビットパターンを基に
見出している。ビットパターンの比較は簡単な回路によ
って実現することができ、時分割多重装置の回路構成の
簡略化を図ることができる。

【００６１】さらに請求項５記載の発明では、第１の符
号手段の出力する符号を第２の符号化手段の持つ禁止則
に反するものに設定しているので、禁止則に反する符号
を検出することで基準となるタイムスロットを検出する
ことができる。禁止則がたとえばそのマーク率が１０分
の４以上かつ１０分の６以下であるとすると、第１の符
号化手段の出力する符号のマーク率が１０分の３以下、
あるいは１０分の７以上であればこれを判別することが
できる。このように基準信号を判別可能な符号の取り得
る範囲が比較的広いので、ある程度の符号誤りが生じて
も、基準チャンネルのタイムスロットを正確に検出する
ことができ、検出の信頼性を高くすることができる。

【００６２】また請求項６記載の発明によれば、並列展
開後の各ビットの値の連続性を基に識別ビットとデータ
ビットを識別しているので、符号の中からデータビット
だけを容易に分離して取り出すことができる。

【図面の簡単な説明】

【図１】本発明の一実施例における時分割多重伝送装置
の構成を表わしたブロック図である。

【図２】ビットパターンの比較によって基準チャンネル
の検出を行う符号化方式検出回路の構成を表わしたブロ
ック図である。

【図３】最大符号連続数によって基準チャンネルの検出
を行う符号化方式検出回路の構成を表わしたブロック図
である。

【図４】マーク率によって基準チャンネルの検出を行う
符号化方式検出回路の構成を表わしたブロック図であ
る。

【図５】マーク率とビットパターンの双方を組み合わせ
て基準チャンネルの検出を行う符号化方式検出回路の構
成を表わしたブロック図である。

【図６】最大符号連続数によって基準チャンネルを検出
するとともに符号の中に含まれるデータの抽出を行う符
号化方式検出回路の構成を表わしたブロック図である。

【図７】マーク率によって基準チャンネルを検出すると
ともに符号の中に含まれるデータの抽出を行う符号化方
式検出回路の構成を表わしたブロック図である。

【図８】従来から使用されている時分割多重伝送装置の
構成を表わしたブロック図である。

【符号の説明】

１１送信装置１２光ファイバ１３受信装置１４データ発生器１５符号化回路１６時分割多重回路２２同期信号発生回路２４、１９位相制御回路２６識別回路２７符号化方式検出回路２８選択チャンネル制御回路３３、３４復号化回路４３ビットパターン一致検出回路８５非連続性検出回路

Claims

【特許請求の範囲】

【請求項１】所定の符号からなる基準信号を出力する
第１の符号化手段と、伝送すべきデータをチャンネルご
とに前記所定の符号と異なる任意の符号を用いてそれぞ
れ符号化する第２の符号化手段と、前記基準信号を所定
のタイムスロットに割り当てるとともにこの第２の符号
化手段によって符号化された後の各チャンネルのデータ
を前記基準信号のタイムスロットとの間の相対的な位相
差が既知のタイムスロットにそれぞれ割り当てて時分割
多重化する時分割多重手段とを有する送信装置と、この送信装置によって時分割多重化された信号の中から
前記所定の符号を見出し前記基準信号のタイムスロット
を検出する基準タイムスロット検出手段を有する受信装
置とを具備することを特徴とする時分割多重伝送装置。
【請求項２】互いに異なる符号からなる複数の基準信
号を出力する第１の符号化手段と、伝送すべきデータを
チャンネルごとにこれら基準信号の符号と異なる任意の
符号を用いてそれぞれ符号化する第２の符号化手段と、
前記複数の基準信号を互いに異なるタイムスロットに割
り当てるとともにこの第２の符号化手段によって符号化
された後の各チャンネルのデータを各基準信号のタイム
スロットとの間の相対的な位相差が既知のタイムスロッ
トにそれぞれ割り当てて時分割多重化する時分割多重手
段とを有する送信装置と、この送信装置によって時分割多重化された信号の中から
前記所定の符号のいずれかを見出しその符号を用いた基
準信号のタイムスロットを検出する基準タイムスロット
検出手段と、検出された基準信号のタイムスロットの位相を基に任意
のチャンネルのタイムスロットを検出する相対位置検出
手段とを有する受信装置とを具備することを特徴とする
時分割多重伝送装置。
【請求項３】予め定められた複数種類の符号を用いて
伝送すべきデータを符号化する第１の符号化手段と、伝
送すべきデータをチャンネルごとに前記複数種類の符号
以外の任意の符号を用いてそれぞれ符号化する第２の符
号化手段と、前記第１の符号化手段の出力する符号化後
のデータを所定のタイムスロットに割り当てるとともに
この第２の符号化手段の出力する符号化後の各チャンネ
ルのデータを前記所定のタイムスロットとの間の相対的
な位相差が既知のタイムスロットにそれぞれ割り当てて
時分割多重化する時分割多重手段とを有する送信装置
と、この送信装置によって時分割多重化された信号の中から
前記第１の符号化手段の用いる符号を見出しそのタイム
スロットを検出する基準タイムスロット検出手段を有す
る受信装置とを具備することを特徴とする時分割多重伝
送装置。
【請求項４】前記基準タイムスロット検出手段は、第
１の符号化手段の用いる符号をそのビットパターンを基
に見出すことを特徴とする請求項１、請求項２または請
求項３記載の時分割多重伝送装置。
【請求項５】前記第２の符号化手段は出現してはいけ
ない符号を規定した所定の禁止則に従ってデータを符号
化し、前記第１の符号化手段はこの禁止則に反した符号
を出力し、前記基準タイムスロット検出手段はこの禁止
則に反した符号を見出して基準となるタイムスロットを
検出することを特徴とする請求項１、請求項２または請
求項３記載の時分割多重伝送装置。
【請求項６】符号化方式を識別するための情報として
その値が２値のうちのいずれか一方に固定された複数の
識別ビットと符号化すべきデータに応じて２値のうちい
ずれか一方にその値の変化するデータビットによって構
成されたビット長が一定の符号を順次入力しこれを並列
展開する並列展開手段と、この並列展開手段によって並列展開された後の各ビット
の値が連続して同一の値をとるか否かを検出するビット
ごとに設けられた連続性判別手段と、この連続性判別手段によって同一の値が連続していない
と判別されたビットを抽出して出力するデータビット抽
出手段とを具備することを特徴とする復号化回路。