SU568188A1 - Устройство синхронизации по циклам в блочных корректирующих кодах - Google Patents
Устройство синхронизации по циклам в блочных корректирующих кодахInfo
- Publication number
- SU568188A1 SU568188A1 SU7602340088A SU2340088A SU568188A1 SU 568188 A1 SU568188 A1 SU 568188A1 SU 7602340088 A SU7602340088 A SU 7602340088A SU 2340088 A SU2340088 A SU 2340088A SU 568188 A1 SU568188 A1 SU 568188A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- cyclic
- synchronisation
- correction codes
- block correction
- analyzer
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
к управл юшему входу анализатора 1 подключен выход генератора 3 тактовых импульсов чере делитель 4 частоты, последовательно соединенные дополнительный ана-. лнаатор 5 кодовой комбинации, регистр 6 сдвига, селектор 7 и решающий блок 8, при этом вход дополнительного анализатора 5 соединен с входом анализатора 1, а вььход детиифратора 2 через решающий блок 8 подк;вочеи к управл ющему входу делител 4 частоты, выход которого подключен к управл ющему входу решающего блока 8, Анализатор 1 содержит регистр 9 сдвига и сумматор 10 по модулю два,
Устройство работает следующим образом.
Приннм&ема последовательность знаков, закошфованыа циклическим (tf, К) кодом, поступает в анализатор 1 кодовой комбинации/ который осуществл ет Деление не о&разуюш й многочлен 1Ц)да Geix.). С выхода генератора 3 через делитель частоты 4 тактовые имлульсы, след щие с периодом, равным tt двойных знаков, цоступшот на управл ощий вход анализатора 1. С помощью этих импульсов прокзвод|1тс с(%)ос регистра 9 сдвиг и, следоват«/п но, ашишз последовательностш через шит. На дешифраторе 2 аналнзвруетс результат делени на iQ(x), и в случае нулевого остатка |эта позици цикла будет соответствовать закону построени кода.
Одновременно принимаемые знаки пост дают на дополнительный анадизатор 5, который осуществл ет проверку кодовой последовательности с каждым сдвигом. При удовлетворении закону построенв кода на опре-. деленном сдвиге последовательности на выходе дополнительнг го анализатора 5 следует сери (tt- К) нулей, котора накапливаетс в регистре 6 сдвига , выдел етс селект1 poKi 7, Временна пощщин этйго сдвига за поминаетс в решающем блоке 8.
Если с деши)тора 2 по вл етс сигнал наличи С1шхроиизма, то .сигнал с решающего блока 8 на делитель 4 частоты не поступает .
Однако при потере синхронизма сигнал с выхода решающего блока 8 производит изменение фазы делител 4 частоты в соответствии с (Зафиксированной позицией в решающем блоке 8.
В результате этого существенно сокращаетс врем вхождени в синхронизм, так/ как поиск син.фонного положени осущест л етс в течение времени приема двух поо- .едовательных кодовых комбинаций.
Claims (2)
1.Авторское свидетельство СССР Nk 407428, кл. Н 04 L 7/04, 1973.
2.Блейхман В. С. и Кв то С. Л. Группова синхронизаци сообщений прп передаче циклическими кодами. Вопросы радиоэлектроники , 1966, сери XI, вып. 2, с. 49.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602340088A SU568188A1 (ru) | 1976-03-22 | 1976-03-22 | Устройство синхронизации по циклам в блочных корректирующих кодах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602340088A SU568188A1 (ru) | 1976-03-22 | 1976-03-22 | Устройство синхронизации по циклам в блочных корректирующих кодах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU568188A1 true SU568188A1 (ru) | 1977-08-05 |
Family
ID=20654249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7602340088A SU568188A1 (ru) | 1976-03-22 | 1976-03-22 | Устройство синхронизации по циклам в блочных корректирующих кодах |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU568188A1 (ru) |
-
1976
- 1976-03-22 SU SU7602340088A patent/SU568188A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5564445A (en) | Code converter circuit | |
| US3818135A (en) | Circuitry for transmission of phase difference modulated data signals | |
| SU568188A1 (ru) | Устройство синхронизации по циклам в блочных корректирующих кодах | |
| SU1156264A1 (ru) | Устройство дл синхронизации @ -последовательности с инверсной модул цией | |
| SU1453614A1 (ru) | Устройство приема сигналов с относительной фазовой манипул цией | |
| SU123576A1 (ru) | Автоматический электронный телеграфный ключ | |
| SU801287A1 (ru) | Способ цикловой синхронизацииблОчНОгО КОдА | |
| SU965004A1 (ru) | Устройство приема сигналов фазового пуска | |
| SU557499A1 (ru) | Устройство цикловой синхронизации дл блочных кодов | |
| SU694982A1 (ru) | Устройство синхронизации | |
| SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
| SU907861A1 (ru) | Устройство дл приема информации в частотном коде | |
| SU498751A1 (ru) | Устройство цикловой синхронизации дл групповых кодов | |
| SU661836A1 (ru) | Устройство цикловой синхронизации | |
| SU1443190A1 (ru) | Система св зи с многоосновным кодированием | |
| RU1833907C (ru) | Способ передачи и приема цифровой информации и система дл его осуществлени | |
| SU767747A1 (ru) | Устройство дл формировани синхроимпульсов | |
| SU684758A1 (ru) | Устройство синхронизации по циклам | |
| SU934891A1 (ru) | Устройство дл цифровой групповой генерации синусоидальных сигналов | |
| SU743227A1 (ru) | Устройство кодировани и декодировани видеоинформации | |
| SU1125759A1 (ru) | Устройство синхронизации | |
| SU684763A1 (ru) | Декодирующее устройство дл систем св зи с решающей обратной св зью | |
| SU567217A1 (ru) | Устройство кадровой синхронизации | |
| SU1432798A2 (ru) | Устройство дл приема сигналов с частотно-фазовой модул цией | |
| SU836811A1 (ru) | Устройство синхронизации цифровой радиотелемет-РичЕСКОй СиСТЕМы |