SU1125759A1 - Устройство синхронизации - Google Patents
Устройство синхронизации Download PDFInfo
- Publication number
- SU1125759A1 SU1125759A1 SU813254411A SU3254411A SU1125759A1 SU 1125759 A1 SU1125759 A1 SU 1125759A1 SU 813254411 A SU813254411 A SU 813254411A SU 3254411 A SU3254411 A SU 3254411A SU 1125759 A1 SU1125759 A1 SU 1125759A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulse
- control
- output
- control unit
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
УСТРОЙСТВО СИНХРОйИЗ/ЩИИ, содержащее последовательно соедине.нные опорньй генератор, формирователь импульсных последовательйостей, первый блок выбора импульсных поспедо-V вательностей, к управл кдрм входам которого подключены соответствующие вьБсоды первого, блока управлени , управл емый делитель частоты и фазо вый дискриминатор, к другому входу , которого подключен РЫХОД формировател фронтов принимаемого сигнала, : ииформационнь1й вход которого, в етс входом устройства, а к тактовому входу формировател фронтов прииш;1аемого сигнала подключен выход оЯор Врго генератора, а также второй блок управлени , о т л а ю щ е вС тем.что, с целью сокращени врёиекй вхо сдени в синхронизм, введены вто рой и третий блоки вьбора ИмпульснызЕ последовательностей, при этом выходы формировател импульсных последовательностей подключены к соответствующим информационным входам второго и третьего блоков выбора импульсных последовательностей, управл ющее входы которых объединены с соответствукщими управл гацими входами первого блока выбора импульсных последовательностей , выход второго блока импульсных последовательностей подключен к тактовым входам, фазового дискриминатора и второго блока упрайлени , а выход третьего блока вьйора импульсньк последовательнострй подключен к тактовому входу пер- I вого блока управлени к инфор1ма194онному входу которого подключен выход фазового дискрЙ1 0{натора|И к первому управл ющему вхедчу второго блока управлени , к информационному, входу которого подключен выход формировател фронтов принимаемого сигнала, а выход второго блока управлени под- ключей к соответствующему управл ющему входу третьего блока выбора импульсных последовательностей, один, 01 из ицформащюнных входов которого вл етс входом сигнала О, а второй управл шций вход второго блока управлени - входом сигнала 1.
Description
. 11 Изобретение относитс к технике . св зи и может быть использовано дл синхронизации и фазировани местных генераторов приемников, осуществл ющих демодул цию, декодирование и регистрацию как простых, так и сложных принимаемых сигналов. Известно устройство синхронизации содержащее опорный генератор, формиро ватель импульсов, элементы И и И-НЕ, последовательносоединенные делитель частоты и дискриминатор зрака рассогласовани , а тзкже (п+1) разр дный регистр сдвига, выходы трех последних разр дов которого через блок уйравлеии подключены к первому входу его первого разр да, к второму входу кото рого подключен выход второго разр да (п+О разр дного регистра сдвига, -выходы первого разр да которого подключены соответственно.к входу делител частоты и к первому входу формировател импульсов, второй вход которого объеданен с соответствующим входом даcкpи вIнaтopa, знака рассогласоваНИН , выходы которого подключены соответственно к первым входам элементов И и И-НЕ, два других входа которых объединены между собой попарно и йодключены к соответствующим выходам формировател импульсов, выход элемента И подключен к соответствующему входу блока управлени и к соответствующем г входу (п+1) разр да (п+1) разр дного регистра сдвига, а выход элемента И-НЕ подключен к соответствующим входам блока управлени и п разр да (п+1) разр дного регистра сдвига, к тактовьм входам (n-fl) разр дов которого подключен выход опорного генератора l Недостатком известного устройства синхронизации вл етс большое врем вхождени в синхронизм. Наиболее близким по технической сущности к изобретению вл етс устройство синхронизации, содержащее последовательно соединенные опорный генератор, формирователь импульсных последовательностей, первый блок выбора импульсных последовательностей , к управл ющим входам которого подключены соответствующие выходы пер вого .5лока управлени , управл емый делитель частоты и .фазовый дискриминатор , к другому входу которого подклкмен выход формировател фронтов принимаемого сигнала, информационный 9 вход которого вл етс входом устройства , а к тактовому входу формировател фронтов принимаемого сигнала псд;слючен выход опорного генератора , а. также второй блок управлени , к входам которого подключены выходы .фазового дискриминатора и первого блока выбора импульсных последовательностей , а выходы второго блока управлени через последовательно соединекные блок исключени и элемент И-НЕ подключены к соответствующим входам первого блока управлени и делител частоты 2 . Недостатком данного устройства синхронизации вл етс большое врем вхождени в синхронизм. Цель изобретени - сокращение -врет мени вхождени в синхронизм. Поставленна цель достигаетс ) тем, что в устройство синхронизации, содержащее последовательно соединенные опорный генератор, формирователь импульсных последовательностей, первый блок выбора импульсных последовательностей , к управл ющим входам которого подключены соответствующие выходы первого блока упраэлени ,управл емь й делитель частоты и фазовый дискрш шнатор, к другому входу которого подключен выход формировател фронтов принимаемого сигнала, информационнь } вход которого вл еЧ-с входом устройства, а к тактовому входу формировател фронтов принимаемого сигнала подключен выход опорного генератора, а также второй блок управлени , введены второй и третий блоки выбора импульсных последовательностей , при этом выходы формировател импульсных, последовательное-тей подключены к соответствующим информационные входам второго и третьего блоков импульсных последовательностей , управл ю1ще входы которых объединены с соответствующими ;управл ющими вxoдa e первого блока Bbt6opa импульсных последовательностей , выход второго блока выбора импульсных последовательностей подключен к тактовым входам фазового дискриминатора и второго блока управлени , а вьссод третьего блока выбора импульсных последовательностей подключен к тактойому входу первого блока управлени к информационному входу.которого , подключен выход фазового дискриминатора , и к управл ющему входу. ционному входу которого подключен .выход формировател фронтов принимаемого сигнала, а выход второго блока управлени подключен к соответствующему управл ющему входу третьего блока выбора импульсных последовательностей , один из информационных входов которого вл етс входом сигнала О, а второй управл ющий вход второго блока управлени - входом сигнала 1. На фиг. 1 представлена структурна электрическа .схема устройства синхронизации;, на фиг. 2 - временные диаграммы, по сн юнше работу устройства синхронизации. Устройство синхронизации содержит опорный генератор 1, формирователь 2 импульсных последовательностей (ИП), первый, второй и третий блоки 3-5 выбора ИП, управл емый делитель 6 частоты, фазовый дискриминатор 7, первый и второй блоки 8 и 9 управлеНИН и формирователь 10 фронтов прини маемого сигнала, причем формировател 2 Ш1 состоит из D-триггера 11, элементов И 12 и 13 и RS-триггер, состо щий из элементов ИЛИ 14 и 15, фазо вый дискриминатор 7 сострит из |В-триггеров 16.и 17, первый блок 8 управлени состоит из сумматоров 18 и 19 по модулю два и D-триггеров 20 и 21, второй блок 9 управлени состоит из В триггеров 22 и 23, а формирователь 10 фронтов состоит из регистров 24 и 25 сдвига и сумматора 26 по модулю два. Устройство синхронизации работает следующим образом. При отсутствии входного сигнала формирователь 2 вьфабатывает четыре импульсные последовательности (фиг. 26,в,г,в) из последовательности с выхода опорного- генератора 1 (фиг. 2а), поскольку входного сигнал нет, то формирователь 10 фронтов не вырабатывает импульсов .на выходе сум матора 26 (фиг. 2ж) . Второй блок 9 управлени вьфабаты вает на выходе потенциал, равный логическому О (фиг. 2з), в результат чего на выходе третьего блока 5 выбора ИП потенциал также равен лргическому О, следовательно, первь блок 8 управлени не переключаетс и занима ет какое-либо из четырех состо ний, например 11 Под воздействием этого рует на выходе соответствующую последовательность (фиг. 2е), а второй блок 4 выбора ИП формирует на выходе последовательность, совпадающую с последовательностью, формируемой формирователем 2 (фиг. 2в). Управл емый делитель 6 частоты, из полученной последовательности (фиг.2е) путем делени вырабатывает тактовые импульсы (фиг. и) (фиг. 2о) . При опережении фронтов принимаемого сигнала сумматор 26 из входной информации (фиг. 2н) вырабатывает импульсы относительно фронтов тактовых . импульсов, второй блок 9 управлени ) вырабатывает положительнь импульс (. 2п), который воздействует на управл ющий вход третьего блока 5 выбора ИП, в результате чего на его выходе по вл етс одиночный положительный импульс (фиг. 2м). Под действием этого импульса и управл ющего, сигнала, равного логическому О, поступакицего с выхода фазового дискриминатора 7 на первый вход перв.ого блока 8 управлени , последний переключаетс из состо ни 11 в состо ние 01 (фиг. 2р,с), тем самым к выходу первого блока выбора импульсных последовательностей 3 будет подключена соответствующа последовательность (фиг. .2в). При последующем по влении управл ющего сигнала на входе третьего блока 5 выбора Ш1 первый блок 7 управлени изменит своесосто ние с 01 ,на 00. Тем самьм к выходу первого блока 3 выбора Ш1 будет подключена друга соотвествующа последовательность (фиг, 2б), а к выходу второго блока 4 выбора ИП последовательности (фиг. 2л). Управл емый делитель 6 частоты, производ деление последовательности (фиг. 2к), сдвинет свою фазу по отношению к предьщущему такту работы вначале на +1/2 f , а затем на -l/f (фиг. 2Т,, Tj). Таким , при опережении фронта принимаемого сигнала относительно фронта тактовых импульсов шаг подстройки равен половине периода опорной частоты и задержки в вводе коррекции нет. При отставании фронта принимаемого сигнала (фиг. 2у) относительно фронта тактовых импульсов с помощью вьщеленного фронта принимаемого сиг .1
Haha (фиг. 2x) второй блок 9 управлени В1фабатывает на его выходе положительный импульс (фиг. 2ц), под воздействием.которого третий блок 5 выбора ИП формирует насвоем выходе. (фиг. bi) в нужный момент времени полодкйтельНый импульс.
Под воздействием этого импульса В управл ющего сигнала с выхода фазового дискриминатора 7, равного логической 1 (фиг, 2э) первый блок 8 упраепени переключаетс из состо ни 11 в.состо ние 10 (фиг. 2ю ю,) и далее в 00, тем самым к выходу первого блока 3 выбора ИП будет подключена , с оответствуннца последовательность , совпадак ца с ,последова25759«
тельностью Тфиг. 2д), и далее с (фиг. 2а), результат - (фиг. 2ш).
В результате делени последовательности с выхода первого блока 3 5 выбора ЙП делителем 6 частоты фаза тактовых импульсов будет относительно предьдущего такта сдвинута вна чале на -l/2fo, затем на -1/f (Фиг. 2й,Яр.
Следовательно, шаг подстройки равен 1/2f..Кроме того коррекци фазы| тактовых импульсов на нужную величину/ произведена без задержки, что приводит Xбыстрому вхождению в синхро15 низм.
Таким образом, предлагаемое устройство устран ет недостатки известного устройства.
TJTJTJTXlJTJTJTJTJ-l
of,e
ж Лог.О
1125759 -7/2 fa
Фш.г
Claims (1)
- УСТРОЙСТВО СИНХРОНИЗАЦИИ, содержащее последовательно соединенные опорный генератор, формирователь * импульсных последовательностей, первый блок выбора импульсных последо- \ вательностей, к управляющим входам которого подключены соответствующие выходы первого, блока управления, управляемый делитель частоты и фазовый дискриминатор, к другому входу которого подключен выход формирова— теля фронтов принимаемого сигнала, информационный вход которого, является’ входом устройства, а к тактовому входу формирователя фронтов принимаемого сигнала подключен выход опорного генератора, а также второй блок управления, о т л и ч а ю щ еес я тем.что, с целью сокращения времени вхождения в синхронизм, введены вто· рой и третий блоки выбора импульсных последовательностей, при этом выходы формирователя импульсных последовательностей подключены к соответствующим информационным входам второго и третьего блоков выбора импульсных последовательностей, управляющие входы которых объединены с соответствующими управляющими входами первого блока выбора импульсных последовательностей, выход второго блока выбора импульсных последовательностей подключен к тактовым входам, фазового дискриминатора и второго блока управления, а выход третьего блока выбора импульснык последовательностей подключен к тактовому входу первого блока управления, к информационному входу которого подключен выход фазового дискриминаторами к первому управляющему входу второго блока управления, к информационному, входу которого подключен выход формирователя фронтов принимаемого сигнала, ♦ а выход второго блока управления под ключен к соответствующему управляющему входу третьего блока выбора импульсных последовательностей, один из информационных входов которого является входом сигнала 0, а второй управляющий вход второго блока управления - входом сигнала ’Ί.N3 01 м сл со >ί 1125759
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813254411A SU1125759A1 (ru) | 1981-03-05 | 1981-03-05 | Устройство синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813254411A SU1125759A1 (ru) | 1981-03-05 | 1981-03-05 | Устройство синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1125759A1 true SU1125759A1 (ru) | 1984-11-23 |
Family
ID=20945399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813254411A SU1125759A1 (ru) | 1981-03-05 | 1981-03-05 | Устройство синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1125759A1 (ru) |
-
1981
- 1981-03-05 SU SU813254411A patent/SU1125759A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 694982, кл. Н 04 L 1/02, 1977, 2. Авторское сввдетепьство СССР 803113, кл. Н 04 L 7/02, 1979 (прототип).. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
SU1125759A1 (ru) | Устройство синхронизации | |
US4281292A (en) | Sampling system for decoding biphase-coded data messages | |
US4808970A (en) | Decoding device for CMI code | |
US5656958A (en) | Frequency synthesizing device | |
SU1555892A1 (ru) | Устройство тактовой синхронизации | |
SU1383510A1 (ru) | Устройство дл декодировани манчестерского кода | |
SU1085006A1 (ru) | Приемное устройство циклового фазировани | |
SU1256224A1 (ru) | Устройство тактовой синхронизации в коррел ционном приемнике | |
SU1635270A1 (ru) | Устройство дискретной фазовой синхронизации | |
JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
US3529291A (en) | Synchronized sequence detector | |
SU1300627A1 (ru) | Синтезатор частот | |
SU1172044A1 (ru) | Преобразователь двоичного сигнала в п тиуровневый сигнал | |
SU1267285A1 (ru) | Калибратор приращений угла фазового сдвига | |
SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
SU1171999A1 (ru) | Устройство дл формировани импульсной последовательности | |
SU1124438A1 (ru) | Устройство дл блочной синхронизации цифровой системы передачи | |
SU856010A1 (ru) | Устройство дл фазировани синхронных источников импульсов | |
SU694982A1 (ru) | Устройство синхронизации | |
RU1815803C (ru) | Цифровой формирователь сигналов с манипул цией минимальным сдвигом | |
SU1681381A1 (ru) | Устройство фазовой автоподстройки частоты | |
SU1150731A1 (ru) | Импульсный генератор | |
SU573897A1 (ru) | Дискретное устройство синхронизации | |
SU1223218A1 (ru) | Устройство дл формировани импульсов |