SU498751A1

SU498751A1 - Устройство цикловой синхронизации дл групповых кодов

Info

Publication number: SU498751A1
Application number: SU1888103A
Authority: SU
Inventors: Игорь Францевич Хомич
Original assignee: Пензенский Завод-Втуз При Заводе Вэм, Филиал Пензенского Политехнического Института
Priority date: 1973-02-27
Filing date: 1973-02-27
Publication date: 1976-01-05

Description

Изобретение относитс к телеграфной св зи , может быть применено дл цикловой синхронизации систем передачи данных, где дл передачи информации используютс преимущественно смежные классы (п, k) кодов.

Известно устройство цикловой синхронизации дл групповых «одов, содержащее входной регистр с дешифратором и генератор тактовых имшульсов с делителем частоты.

Однако присуща известному устройству высока веро тность ложной синхронизации снижает достоверность информации.

Цель изобретени - уменьщение ложной синхронизации.

Предлагаемое устройство отличаетс тем, что в нем между выходом дешифратора и дополнителыными входами входного регистра и делител частоты включен блок изменени фазового положени , выполненный в виде регистра сдвига и схемы «И, причем средний и симметричиые выходы регистра сдвига подключены к соответствующим входам схемы «И непосредственно и через схемы «НЕ соотве-тственно .

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит входной регистр сдвига принимаемых комбинаций на п разр дов 1, дешифратор кодовых комбинаций 2, генератор тактовых импульсов 3, делитель частоты

4, декодирующий блок (п, k) кода 5, генератор главного элемента смежного класса кода 6, сумматор :по модулю два 7, регистр сдвига фазовых положений на h знаков 8, схемы «НЕ 9, схему «И на h входов 10.

Дешифратор кодовых комбинаций 2 с каждым сдвигом информации, накопленной в регистре 1, выдает результаты проверки различных фазовых положений, которые накапливаютс в регистре сдвига 8, содержащем fi каскадов. Параллельные выходы h- 1 каскадов регистра сдвига 8 присоединены через схемы «НЕ 9 и средний каскад непосредстве-пно к схеме «И 10. На выходе схемы «И импульс по вл етс ли1щь при пачилии h - 1 «улей и единицы в середине регистра фазовых положений, что соответствует синхронному положению. Этот импульс фазирует делитель частоты 4 и сбрасывает регистр 1. Веро тность ложной синхронизации в описанном устройстве уменьшаетс благодар тому, что при использовании дл передачи информации смежных классов (п, k) кодов веро тность случайного удовлетворени р да фазовых сдвигов, прилежащих синхронному положению , закону построени .кода равна нулю. Если использовать это обсто тельство дл более надежного выделени синхронного положени , веро тность ложной синхронизации снижаетс .

Предмет изобретени

Устройство цикловой синхролизации дл групповых кодов, содержащее входной регистр с дешифратором и генератор тактовых импульсов с делителем частоты, отличающеес тем, что, с целью уменьшени ложной синхронизации, между выходом дешифратора

и дополнительными входами входного регистра и делител частоты включен блок изменени фазового положени , вьшолненный в виде регистра сдвига и схемы «И, причем средний и симметричные выходы регистра сдвига подключены к соот ветствующим входам схемы «И непосредственно и через схемы «НЕ соответственно .