KR20000005381A - Tdm/tdma 시스템에서 비트 동기화 및 에러 검출을 함께 수행하기 위한 방법 - Google Patents

Tdm/tdma 시스템에서 비트 동기화 및 에러 검출을 함께 수행하기 위한 방법 Download PDF

Info

Publication number
KR20000005381A
KR20000005381A KR1019980708107A KR19980708107A KR20000005381A KR 20000005381 A KR20000005381 A KR 20000005381A KR 1019980708107 A KR1019980708107 A KR 1019980708107A KR 19980708107 A KR19980708107 A KR 19980708107A KR 20000005381 A KR20000005381 A KR 20000005381A
Authority
KR
South Korea
Prior art keywords
received word
error
received
codeword
burst
Prior art date
Application number
KR1019980708107A
Other languages
English (en)
Inventor
리-풍 창
로버트 에이. 지글러
Original Assignee
엔, 마이클 그로브
텔코디아 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔, 마이클 그로브, 텔코디아 테크놀로지스, 인코포레이티드 filed Critical 엔, 마이클 그로브
Publication of KR20000005381A publication Critical patent/KR20000005381A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043—Pseudo-noise [PN] codes variable during transmission

Abstract

본 발명은 저전력 휴대용 디지털 전화와 관련하여 사용된 바와같은 시분할 다중송신/시분할 다중 액세스(TDM/TDMA) 시스템에서 수신된 디지털 데이터 버스트의 비트 동기화(100) 및 에러 검출(150)을 동시에 수행하기 위한 개선된 기술에 관한 것이다. 개선된 기술을 사용하여 비트 동기화(100) 및 에러 검출(150)이 동시에 수행되어 트랜스시버의 레이턴스를 감소시킨다. 라운드 트립 지연이 감소되기 때문에, 에코 압축 기술은 필요하지 않다.

Description

ＴＤＭ／ＴＤＭＡ 시스템에서 비트 동기화 및 에러 검출을 함께 수행하기 위한 방법
다양한 시스템은 무선 통신에 대한 폭발적인 요구에 부합하기 위하여 개발 및 실행되었다. 상기 시스템은 무선 전화 시스템, 셀방식 이동 무선 시스템, 공용 패킷 무선 데이터 네트워크, 및 무선 페이징 시스템을 포함한다. 공동으로 할당된 미국특허번호 제 5,084,891 호("특허 '891")에 약술된 바와같이, 여기에 참조로써 통합된 상기 특허의 이들 시스템은 다양한 장점 및 단점을 각각 특징으로 한다.
상기 여러 무선 통신 시스템 가운데, 저전력 디지털 시스템은 저속의 휴대용(예를들어, 보행자)에 지원되도록 개발되었다. 셀방식 무선 전화와 유사하게, 저전력 휴대용 디지털 전화는 무선 포트(RP)라 불리는 고정된 베이스 유니트, 및 다중송신을 바탕으로 하는 포트에 동시에 액세스할 수 있는 다수의 고정된 또는 휴대용 트랜스시버(이후 가입자 유니트(SU)라 불린다)를 사용한다.
저전력 다중송신 무선 링크는 RP 및 상기 RP와 관련된 SU 사이에 다수의 개별 듀플렉스(duplex) 요구 할당 디지털 채널을 제공하기 위하여 시분할 다중송신/시분할 다중 액세스 상에서 공통적으로 동작한다. 각각의 RP는 미리 결정된 캐리어 주파수상에서 시분할 다중송신 비트 스트림을 송신한다. 차례로, RP에 액세스하는 각각의 SU는 RP에 의해 사용된 주파수와 다르거나(주파수 분할 듀플렉스 시스템인 경우), RP에 의해 사용된 주파수와 같은 공통의 미리 결정된 캐리어 주파수상에서 TDMA 버스트를 전송함으로써 응답한다. SU에서 전송기에 의해 사용된 전력은 평균 5-10 밀리와트 또는 그 이하의 범위이고 몇백 내지 몇천 피트의 범위를 제공한다. 이런 전송 범위를 사용하여, RP는 20 내지 30개의 개별 국부 배치 SU를 동시에 사용할 수 있다.
상기 시스템에서, 동일한 TDM 채널은 작은 채널만을 허용하지만 유용한 스펙트럼을 유지할 수 있는 레벨에 대해 공동 채널 간섭을 감소시키기 위하여 충분히 멀리 떨어져 간격진 RP에서 다시 사용될 수 있다. 무선 전화 네트워크에 액세스를 제공하기 위하여, 각각의 RP는 통상적으로 통상적인 고정 분배 설비를 통하여, 구리 또는 섬유 접속을 걸쳐 분국의 스위칭 장치로 인터페이스될 수 있다. 스위칭 장치는 이동 전화 스위칭 오피스(MTSO)에 있는 것과 유사한 방식으로, 가입자가 그의 SU를 RP로부터 RP로 이동할 때 하나의 RP로부터 다른 RP로 제어가능하게 및 자동적으로 핸드오프를 호출하도록 적당하게 프로그램된다.
PACS(개인 액세스 통신 시스템)는 저전력 휴대용 디지털 통신을 지원하는 표준이다. 도 1에 도시된 바와같이, PACS는 4개의 메인 구성요소로 구성된다 : SU(휴대용 2 또는 고정용 4), 무선 포트 제어 유니트(RPCU)에 접속된 RP(6) 및 액세스 관리기(AM)(10). 인터페이스 A의 공기 인터페이스는 SU 및 RP 사이의 접속을 제공한다. 인터페이스(P)는 RP를 통하여 RPCU에 접속하기 위하여 요구된 프로토콜을 제공한다.
PACS를 사용하여, 다수의 무선 주파수(RF) 채널은 80 ㎒ 분리를 사용하는 주파수 분할 다중송신, 또는 시분할 다중송신된다. PACS-UB로 공지되고 1920 및 1930 ㎒ 사이의 허용되지 않은 U.S. PCS에 대하여 개발된 PACS의 변형은 시분할 듀플렉싱을 사용한다. 본 발명이 일반적으로 주파수 및 시분할 듀플렉싱 시스템에 똑같이 적용되지만, 하기에는 간략성 및 투명함을 위하여 단지 주파수 분할 듀플렉싱 링크만 고려할 것이다.
도 2a는 RP로부터 SU로 순방향 링크(또는 다운링크)를 도시한다. 하나의 2.5 ㎳ 프레임은 8개의 312.5 ㎲ 시간 슬롯에 대응한다. 각각의 시간 슬롯은 120 비트로 구성된다. 첫 번째 14 비트는 동기화 채널을 형성하고 다음 10개의 비트는 슬로우(Slow) 채널이라 불리는 시스템 신호 논리 채널을 형성한다. 프레임 동기화 채널 및 슬로우 채널은 각각의 SU에 대하여 초기 프레임 동기화를 유도하기 위하여 사용된다. 사용자 정보는 다음 80 비트를 포함하는 패스트(Fast) 채널에 전송된다. 다음 15 비트는 에러 검출을 위한 순환 리던던시 검사를 위하여 사용되지만, 전력 제어 비트로서 알려진 마지막 비트는 그것의 전송 전력 상승 또는 하강을 조절하기 위하여 SU에 지시를 제공한다.
도 2B는 SU로부터 RP로의 역방향 링크(또는 업링크)를 도시한다. 다시, 각각의 2.5㎳ 프레임은 120 비트가 전송되는 동안 8개의 312.5㎲ 시간 슬롯으로 분할된다. 첫 번째 12개의 비트는 가드 채널을 형성하고, 다음 두 개의 비트는 차분 인코딩을 인에이블한다. 이런 가드 채널은 전파 지연의 결과로서 다른 SU로부터 전송하는 다른 TDMA 버스트가 시간내에 오버래핑되는 것을 방지하기 위하여 사용된다. SU는 차분 인코드 비트때까지 업링크 버스트의 전송을 실제적으로 시작하지 않는다.
순방향 링크에서, 다음 열 개의 비트는 슬로우 채널에 대응하고, 데이터는 다음 80개의 비트에 포함된다. 다음 15개의 비트는 에러 검출을 위하여 사용되지만, 마지막 비트는 전송을 위하여 짝수의 비트를 제공하기 위하여 패드 비트로서 사용한다.
PACS용 주파수 대역은 1994년 6월에 U.S. FCC에 의해 할당된 "광대역 PCS 스펙트럼"에서 1930㎒ 내지 1990㎒(다운링크)와 쌍인 1850㎒ 내지 1910㎒이다. 공지된 기술에서, PACS는 비트가 차분 인코딩되기 전에 디지털 비트 스트림이 두 개의 이진 스트림으로 분리되는 π/4-시프트된 차동 쿼드러쳐 위상 시프트 키잉(DQPSK)을 사용한다. 통상적으로, 이것은 베이스밴드 신호의 ±(π/4) 및 ±(3π/4)의 상대적 위상 증가량에 입력 비트 쌍을 직접적으로 매핑함으로써 행해진다.
특허 '891 특허'에 더 상세히 설명된 바와같이, PACS같은 TDM/TDMA 시스템에 요구된 하나의 중요한 기능은 RP 및 그것과 관련된 SU 사이에 동기화를 달성하는 것이다. 특히, 동기화는 3개의 레벨이 필요하다 : 프레임, 버스트 및 심볼 동기화.
프레임 동기화는 프레임의 시작 및 현재 할당된 TDM/TDMA 채널의 발생을 결정하는 su가 필요하다. 주파수 분할 듀플렉싱 시스템에서, 프레임 동기화는 아이들(idle) TDM 채널에서 "아이들" 정보를 포함하는 공지된 프레임 시퀀스가 각각의 프레임 시작과 관련하여 공지된 시간에 전송되는 동안 RP가 TDM 모드에서 연속적으로 전송함으로써 SU에서 쉽게 달성된다. SU는 프레레임 시퀀스가 수신될때마다 프레임 카운터를 리셋하기 위한 디지털 상관기를 사용함으로써 관련된 RP의 프레임 타이밍을 추출한다. 일단 프레임 타이밍이 검출되면, SU는 주파수 드리프트에 따른 편차를 허용하기에 충분히 넓은 지정된 시간 윈도우내에 도달하는 연속적으로 발생하는 TDM 패킷을 수신한다.
연속적인 π/4 시프트 DQPSK 심볼 전송중에 시간 경계의 지식은 우수한 무선 링크를 수행하기 위하여 중요하다. 심볼 동기화는 임의의 전송된 TDM 패킷 또는 TDMA 데이터 버스트내에 자리한 데이터 심볼의 시작을 결정하기 위하여 필요하다. 심볼 동기화는 예를들어 U.S. 특허 4,941,155에 개시된 바와같이 복조 과정중 정수 부분으로서 수신된 데이터로부터 유도될 수 있다. 무선 트랜스시버에 대한 본 발명의 특정 응용이 적당한 동작을 위하여 심볼 타이밍의 회복을 요구한다는 것이 이해되고, 심볼 동기화 처리중 특정한 항목은 종래에 공지되었고 본 발명의 범위를 넘어선다.
버스트 동기화는 SU가 RP로부터 수신된 TDM 패킷에 응답하여 TDMA 버스트를 전송하여야 할 때를 식별하고 각각의 수신된 TDMA 버스트 또는 TDM 패킷의 특정 비트가 제 1 비트이다는 것을 양쪽 RP 및 SU가 식별한다는 것을 보증하기 위하여 필요하다. 바람직하지 못하게, RP로부터 관련된 SU로 전송된 각각의 TDM 패킷은 타이밍적으로 오정렬될 수 있다. SU에서, 이런 오정렬은 주파수 드리프트로부터 발생할 수 있다. 버스트 오정렬은 RP로 전송하는 SU와 관련된 다른 전파 시간 지연, 국부 발진기의 주파수 드리프트 및 RP 수신기의 기준 발진기 에러로 발생할 수 있다. 버스트 오정렬은 정전후 클 수 있다. 오정렬된 버스트 또는 패킷으로부터 발생하는 비트 편차를 검출 및 적당하게 보상할 필요 때문에, 버스트 및 패킷 동기화는 상기 동기화에 대한 호버헤드 비트의 사용이 링크 효율성으로 인해 가능하지 않을 때, 충분히 넓은 편차 범위 이상을 달성 및 유지하는 것이 어렵고 복잡하다.
동기화와는 별개로, TDMA에서 필요한 두 번째로 중요한 기능은 에러 검출이다 -- 임의의 수신된 TDM 패킷 또는 TDMA 버스트에서 비트 스트림이 에러 비트를 포함하는지를 신뢰적으로 결정하기 위한 양쪽 RP 및 SU의 능력. 비트는 간섭 및/또는 노이즈를 통하여 주로 변형된다. 만약 에러 비트가 발생하면, 상기 에러 비트를 포함하는 패킷 또는 버스트는 소거될 필요가 있다. 높은 가능성을 사용하여 수신기는 이런 조건을 검출하고 적당한 회복 메카니즘을 수행할 수 있어야 한다.
에러 검출은 코드워드를 형성하기 위하여 각 데이터 워드에 하나 이상의 페리티 비트를 부가함으로써 통상적으로 달성된다. 가장 간단한 형태로, 페리티는 홀수/짝수 페리티를 나타내는 하나의 비트 형태를 가진다. 정교한 형태로, 다수의 페리티 비트는 순환 중복 검사(CRC)를 저장하기 위하여 사용된다. CRC 생성용 코드는 선택된 특정 코드에 따르는 최대 수까지의 다수의 비트 에러에서 조차 전송된 코드워드가 다른 코드워드로 변화되지 않게 하는 바람직한 특성을 가진다. 게다가, 비트 에러 수가 이런 최대 수를 초과하는 경우에서 조차, 우수한 코드 선택을 사용하여 전송 에러가 검출될 가능성이 높다. 낮은 가능성의 검출되지 않은 에러는 무선 통신 링크의 로버스트(robust) 성능에 중요하다.
특허 '891는 상기된 문제를 처리하는 TDM/TDMA 시스템의 수신된 디지털 데이터 로버스트의 비트 동기화 및 에러 검출 기술을 기술한다. 이 기술은 최신 디지털 무선 기술에 의해 요구된 무선 링크 신호 처리에 넓은 응용ehls다. 특히, PACS 및 PACS-UB 공기 인터페이스에 대한 현재 U.S. JTC 표준(ANSI 표준)은 상기된 특허에 기술된 방식으로 비트 동기화에 따르는 에러 검출용 특정 채널 코드의 사용을 요구한다.
특허 '891에 기술된 바와같이, 에러 검출 코드로부터의 코드워드는 복조된 비트("버스트 윈도우")의 (보다 큰) 윈도우내에 배치되고 디코드된다. 코드워드의 어느 한측면상 비트는 만들어진 링크에 속하는 정보를 전달하지 않으므로 수신기에 의해 버려진다. 전송 전에, 이런 코드워드의 제 1 및 최종 비트는 코드의 동기화 능력을 인에이블하기 위하여 인버트된다. 수신된 코드워드가 복조 윈도우내에 완전히 속하고, 게다가 "기준" 위치로부터 최대 거리내에 있자마자, 코드워드는 노이즈 또는 간섭에 의해 발생된 무선 링크 에러의 부재시 성공적으로 디코드될 수 있다. 복조된 버스트내에 수신된 코드워드에 대한 가능한 정렬을 도시하는 도 4는 이런 최대 거리를 보여준다.
도 4에서, 시간(t1및 t2)은 기준 코드워드 위치를 나타낸다. 제 1 버스트(42)는 시간(t1) 전에 시작하고 시간(t2) 전에 끝나는 가장 뒤진 코드워드 위치를 도시한다. 제 2 버스트(44)는 시간(t1및 t2)내에 있는 기준 코드워드 위치를 도시한다. 제 3 버스트(46)는 시간(t1) 다음 시작하고 시간(t2) 다음 끝나는 가장 앞선 코드워드 위치(46)를 도시한다.
최대 동기화 거리는 다음 식에 따른 CRC 비트 수에 의해 결정된다 :
dmax≤ 플로어[(n-k-2)/2]
여기서 n은 코드워드 크기이고, k는 정보 시퀀스 크기이고, 플로어 기능은 독립변수보다 크지 않지만 가장 큰 정수를 리턴시킨다. PACS에 대하여, (105, 90) 순환 코드워드는 사용되고 여기서 n은 105 이고 k는 90이다. 그래서, (n-k) = 15이고, 최대 동기화 거리는 6 비트이다.
TDM 또는 TDMA 버스트의 전송을 위하여 PACS 및 PACS-UB 표준에 의해 요구되는 채널 코드를 실행하는 인코더 회로의 블록 다이어그램은 도 3에 도시된다. 이런 실시예에서, 인코더 회로는 대응하는 순환 코드에 대한 다항식에 의해 설명된 g(X) 발생기를 사용하여 TDM 비트 스트림에 나중에 포함할 각각 90 비트 정보 비트 스트림에 대해 15개의 페리티 비트를 계산한다. 채널 인코더는 순환 인코더를 형성하기 위하여 상기 정보 비트 스트림에 결과 페리티 비트를 첨가하고 메이커 비트의 제 1 세트를 포함하도록 결과 순환 코드워드를 변경한다.
도 3에 도시된 바와같이, 전송될 라인(383)상에 나타나는 정보 비트는 멀티플렉서(740), 라인(745), 가산기(760) 및 라인(387)을 통하여 RP 또는 SU의 전송 체인의 변조 회로에 보내진다. 정보 비트는 PACS 코드워드 크기 및 정보 시퀀스 크기에 적당한 소정 다항식 생성기(g(X))에 의해 정보 비트를 나눔으로써 에러 검출용 CRC 비트를 계산하는 피드백 시프트 레지스터 회로(730)로 동시에 보내진다.
이 실시예에서, g(X) 분할기 인코더 회로(730)는 D 타입 플립 플롭(7311내지 7318)의 직렬 배열을 포함하고, 여기서 참조 번호(7311)는 6개의 D 타입 플립 플롭의 직렬 배열이고 참조 번호(7312및 7314)는 각각 두 개의 D 타입 플립 플롭의 직렬 배열을 나타낸다. 가산기(7321내지 7327)는 분할된 출력 비트 스트림을 형성하기 위하여 플립 플롭(7311내지 7318)의 각각의 출력을 결합한다. 모든 D 타입 플립 플롭에 대한 리셋 입력은 리드(381)상에 나타나는 버스트 타이밍 신호의 각 펄스 발생을 바탕으로 하여 클럭 및 제어 신호를 발생시키는 클럭킹 및 제어 회로(750)로부터의 클리어 리드(752)에 접속된다. 도시된 바와같이, 플립 플롭(7318)으로부터의 피드백 라인(737)은 가산기(710)로 인도된다.
가산기(710)에서 g(X) 분할기 인코더 회로(730)에 의해 수신된 비트 스트림은 리드(715)를 따라 멀티플렉서(720)의 입력(A)에 제공된다. 라인(754)으로부터 입력(C)에 제공된 제어 신호하에서 동작하여, 멀티플렉서(720)는 비트 스트림을 g(X) 분할기 디코더 회로의 플립 플롭(7311)의 제 1 세트 입력에 제공한다. 현재 TDM 또는 TDMA 버스트에 대한 마지막 정보 비트가 상기 방식으로 분할기 회로(730)로 시프트될 때, 플립 플롭 엘리먼트(7311내지 7318)는 코드 발생기 다항식(g(X))에 의한 정보 시퀀스의 다항식 분할 나머지인 CRC 비트를 포함한다. 멀티플렉서(740)는 그것의 입력(B)에 나타나는 시프트 레지스터 내용을 선택하고, 버스트를 완성하기 위하여 변조 회로로 상기 내용을 시프트한다. 완전한 코드워드는 정보 비트(PACS 및 PACS-UB에서 슬로우 및 패스트 양쪽을 포함) 및 CRC 비트의 결합이다.
코드워드의 제 1 및 최종 비트는 클럭킹 및 제어 회로(750)에 의해 생성된 마크 시퀀스에 의해 가산기(760)를 사용하여 인버트된다. 예를들어, 가산기(760)는 XOR 게이트를 수용하여 코드워드의 제 1 및 최종 비트가 멀티플렉서(740)로부터 수신될 때 라인(756)을 따라 논리 1 신호를 수신한다. 이런 방식으로 상기된 동기화 특성이 얻어진다.
수신된 코드워드를 디코딩하기 위한 종래 기술은 도 5를 참조하여 더 상세히 설명된다. 이런 기술은 특허 '891에 상세히 기술된 바를 바탕으로 한다. 도시된 바와같이, 복조기로부터 회로로 진입하는 인입 비트 스트림 데이터는 우선 동기화 회로와 만난다. 기준 코드워드 위치의 제 1 및 최종 비트는 클럭 및 제어 회로(180)에 의해 생성된 마크 시퀀스에 의해 이진 가산기(120)에서 인버트된다. 마크된 복조 비트 시퀀스는 게이트 시프트 레지스터 회로(125)에서 소정 양만큼 순화적으로 로테이트되고, 결과적으로 마크되고 로테이트된 시퀀스는 코드 발생기 다항식(g(X))에 의해 분할 동작을 달성하는 다른 시프트 레지스터 회로(130)에 진입한다. 분할기 회로(130)에 의해 생성된 신드롬 시퀀스는 전송 에러의 부재시, 기준 위치와 관련하여 수신된 코드워드의 위치를 유일하게 식별할 것이다. 상기 시퀀스는 에러 검출 회로(150)에 의한 추가 처리를 위하여 기준 코드워드 위치와 수신된 코드워드의 위치를 정렬하기 위하여 삽입되어야 하는 고정된 지연 양으로 직접 변형된다.
동기화 신드롬이 g(X) 분할기(130)에서 계산되는 동안, 복조된 버스트 내용은 버스트 버퍼(105)에 저장된다. 동기화 신드롬이 계산된후, 복조된 비트 스트림은 데이터가 멀티플렉서(115)를 통하여 풀 아웃(pull out)될 수 있는 "탭 포인트(tap point)"를 변화시킴으로써 고정된 지연 범위를 달성할 수 있는 시프트 레지스터(110)로 전달된다. 탭 포인트는 동기화 신드롬 룩업 테이블(135)을 통하여 선택된다. 네가티브 지연이 생성될수없기 때문에, 기준 코드워드 위치는 시프트 레지스터(110)를 통하여 중간 지연에 대응한다. 그러므로, 만약 코드워드가 예를들어, 도 4에 도시된 바와같이 실제적으로 가장 뒤진 코드워드 위치에서 발견되면, 영 시프트 레지스터 지연(즉, 시프트 레지스터 110에 대하여)에 대응하는 가장 빠른 탭 포인트에서 멀티플렉서(115)를 통하여 위치를 취함으로써 기준 위치와 비교하여 앞설 수 있다. 유사하게, 가장 앞선 위치에서 발견된 코드워드는 기준 위치와 매칭하기 위한 수신된 코드워드 타이밍을 뒤지게하기 위하여, 시프트 레지스터(110)를 통하여 최대 지연을 달성하는 시프트 레지스터 탭 포인트 선택을 유발할 것이다.
일단 수신된 코드워드가 기준 위치와 정렬되면, 에러 검출 회로(150)에 의한 처리가 준비된다. 공지된 제 1 및 최종 코드워드 비트 위치와 정렬된 제 2 마크 시퀀스는 클럭 및 제어 회로(180)에 의해 생성되고 상기 비트의 인버스를 달성하기 위하여 다른 이진 가산기(151)에 인가된다. 이것은 전송전에 코드워드를 원래 형태로 재저장하고, 필수적으로 표준 에러 검출 회로 사용을 허용한다. 바람직하게 g(X) 분할기(130)와 별개이지만 동일한 제 2 g(X) 분할기(155)는 에러 신드롬을 생성한다. 만약 신드롬 비트가 모두 영이면, 성공적인 디코드 동작이 완료되었다고 가정되고 비트는 추후의 수신 처리(예를들어, 음성 서비스에 대한 스피치 디코더에 의해)를 위해 직접적으로 제 2 버스트(165)를 판독한다.
코드워드 에러는 만약 동기화 회로(100) 또는 에러 검출 회로(150)가 인식할 수 있는 신드롬 패턴을 생성하지 못하면 선언된다. 이것은 분리된 동기화 에러 및 에러 검출 에러 플래그상에서 동작하는 논리 OR 게이트(170)를 사용하여 달성된다. 디코딩 에러의 존재시, 버스트 버퍼(165)로 판독된 비트는 인버트된 에러 플래그를 사용하여 디코드된 데이터 비트를 논리적으로 AND 연산함으로써 소거될 수 있다.
실제적으로, 도 5의 장치는 인입 비트 스트림 및 인출 디코드 데이터 비트 사이에 2 이상의 레이턴시 버스트를 요구한다. 이것은 전체적인 복조 버스트가 상기 분할기를 통하여 시프트될때까지 g(X) 분할기(130 및 155)에 의해 생성된 신드롬이 결정될수없기 때문이다.
요약하여, '891 특허에 기술된 방법은 두 개의 개별 처리 단계를 포함하는데, 그중 하나는 동기화 단계이고 다른 하나는 동기화가 완료된후 검출 단계이다. 이런 방법은 두 개(2) 이상의 레이턴시 버스트를 사용하여 파이프라인 실행(공기 인터페이스 비트 레이트에서 동작)을 허용한다. 버스트 버퍼링(스피치 전송에 대한), 다른 무선 링크 신호 처리(예를들어, 복조), 및 공용 네트워크로의 무선 전송에 의해 유도된 레이턴시와 결합될 때, PACS 또는 PACS-UB 시스템에 대한 전체적인 라운드 트립(round-trip) 지연은 10 밀리초로 접근할 수 있다. 라운드 트립 지연이 10 밀리초를 초과할 때 ITU-T가 에코 억제 방법의 사용을 의뢰하기 때문에, 이런 레이턴시는 추가의 에코 억제 기술 필요성을 유발한다. 이것은 차례로 수신기 실행을 위하여 비용 및 보다 복잡한 설계를 부가한다. 그래서, 동기화 및 에러 검출 회로의 레이턴시를 줄이는 것이 목표된다.
본 발명은 시분할 다중송신/시분할 다중 액세스(TDM/TDMA) 통신 시스템에서 수신된 디지털 데이터 버스트의 비트 동기화 및 에러 검출을 함께 수행하기 위한 개선된 기술에 관한 것이다. 특히, 본 발명은 감소된 레이턴시를 특징으로 하는 비트 동기화 및 에러 검출 기술에 관한 것이다.
도 1은 PACS 시스템 구조의 블록 다이어그램이다.
도 2a 및 도 2b는 주파수 분할 듀플렉스 PACS에 대하여 설명된 다운링크(RP 에서 SU로) 및 업링크(SU 에서 RP로)의 다이어그램이다.
도 3은 PACS 및 PACS-UB 표준에 의해 요구된 채널 코드를 실행하는 채널 인코더의 블록 다이어그램이다.
도 4는 복조 버스트에 수신된 코드워드에 대한 가능한 정렬을 도시하는 다이어그램이다.
도 5는 종래 기술 동기화 및 에러 검출 회로의 블록 다이어그램이다.
도 6a는 본 발명에 따른 개선된 동기화 및 에러 검출 회로의 블록 다이어그램이다.
도 6b는 본 발명에 따라, g(X) 분할기의 피드백 시프트 레지스터 실행 블록 다이어그램이다.
도 7은 본 발명을 통합한 RP 트랜스시버 회로의 블록 다이어그램이다.
도 8은 본 발명을 통합하는 SU 트랜스시버 회로의 블록 다이어그램이다.
본 발명의 목적은 상기된 요구 및 필요성에 부합하는 것이다. 이런 목적의 달성을 위하여, TDM/TDMA 시스템의 버스트 버퍼중 하나와 연관된 레이턴시가 감소되는 방법 및 장치가 기술된다. 레이턴시를 부가적으로 감소시키기 위하여, 본 발명의 방법 및 장치는 디코더를 실행하기 위하여 요구된 논리적 게이트의 전체 카운터를 감소시키는 것을 사용한다.
하기에 보다 상세히 기술될 바와같이, 상기 기술은 전송기로부터 수신기로 통신 채널을 통하여 디지털 데이터의 정보 비트 스트림을 전송하고 수신기에서 비트 동기화를 회복하고 대응하는 수신된 비트 스트림의 에러 방향을 수행하기 위한 시스템 및 방법을 포함한다. 이런 기술은 전송된 제 1 버스트에 대응하는 제 2 버스트를 수신하고 마크된 제 1 순환 코드워드에 대응하는 수신된 워드를 제 2 버스트로부터 추출하는 단계를 포함한다. 다수의 후보 코드워드는 제 1 워드로부터 병렬로 얻어진다. 이들 후보 코드워드는 기준 위치와 관련하여 각각 앞서거나, 뒤지거나 정렬된다. 다수의 에러 신드롬은 (1) 비트 에러가 수신된 워드에 존재하는지 및 (2) 수신된 워드에 대한 하나의 위치가 소정 범위내에 있는지를 결정하는 다수의 후보 코드워드 각각으로부터 얻어진다. 비트 에러가 검출되지 않고 수신된 워드에 대한 단일 위치가 소정 범위내에 있지 않으면, 적당한 위치에 대응하는 포인트로부터 수신된 워드를 판독한다.
본 발명의 일측면에 따라, 후보 코드워드는 병렬 처리 경로를 따라 연속적인 증분양으로 마크 비트를 수신된 워드에 삽입하고 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)에 의해 각각의 결과적인 병렬 마크 워드로 분할함으로써 얻어진다. 마크 비트는 수신된 워드를 잠재적으로 나타내는 제 1 및 최종 비트의 연속적인 세트 값을 인버팅함으로써 삽입된다. 특정 실행을 위하여, 다항식 발생기 g(X)는 X15+ X14+ X13+ X12+ X11+ X9+ X8+ X6+ 1이다.
본 발명의 다른 측면에 따라, 수신된 워드는 결정된 위치에 대응하는 양만큼 시프트되고, 그것이 하기와 같은 사항이 에러 신드롬으로부터 결정될 때 버려진다 : 비트 에러가 수신된 워드에 존재하거나 ; 수신된 워드에 대한 위치가 결정되지 않거나 ; 수신된 워드에 대해 다수의 위치가 결정되는 것.
본 발명의 다른 측면에 따라, 수신된 워드는 다수의 가산기에 병렬로 제공되고, 각각의 가산기는 마크된 워드의 병렬 세트를 얻기 위하여 수신된 워드를 잠재적으로 나타내는 제 1 및 최종 비트의 각각의 세트를 인버팅한다. 마크된 워드의 병렬 세트는 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)의 대응하는 수 만큼 병렬로 분할된다. 각각의 다수의 에러 신드롬은 대응하는 NOR 게이트에 출력되어, 임의의 영이 아닌 에러 신드롬이 발생하는지가 결정된다.
본 발명의 다른 특징은 수신된 워드가 예를들어 PACS 표준을 바탕으로 하는 무선 통신 시스템에서 처럼 인입 TDMA 버스트 또는 TDM 패킷 부분을 형성할수있다는 것이다. 상기 시스템에서, 수신된 워드는 (105, 90) 순환 코드워드를 포함한다.
본 발명의 기술은 첨부 도면과 관련하여 다음 상세한 설명을 고려함으로써 쉽게 이해될 수 있다.
본 발명은 특히 PACS 환경에서 사용될 때 상기된 바와같이 결합된 종래 시스템의 동기화 및 에러 검출 방법의 개선점을 사용한다. 상기된 바와같이, PACS 같은 몇몇 시스템은 두 개의 비트가 모든 심볼에 전송되는 DQPSK 변조를 사용한다. 이것은 코드워드가 모든 다른 가능한 비트 위치에만 수신될수있다는 것을 포함한다(왜냐하면 복조기가 하프 심볼에 의해 수신 윈도우를 슬립하는 것이 가능하지 않기 때문이다). 게다가, PACS 같은 시스템에 사용된 코드 발생기는 수신기 기준 윈도우로부터 어느 한쪽 방향으로 6 비트까지 수신된 코드워드 오프셋을 검출 및 수정할 수 있다. 이들 두가지 사실을 결합하여, 가능한 총 수의 수신된 후보 코드워드 위치는 크지 않다. 예를 들어, 하나의 수신기 구조에서, 후보 위치는 도 4에 도시된 기준 위치와 관련하여 각각 아래와 같다 :
- 5 비트 앞섬 (+5)
- 3 비트 앞섬 (+3)
- 1 비트 앞섬 (+1)
- 1 비트 뒤짐 (-1)
- 3 비트 뒤짐 (-3)
- 5 비트 뒤짐 (-5)
다른 구조는 도 5의 실행과 비교하여 다음과 같다 :
- 6 비트 앞섬 (+6)
- 4 비트 앞섬 (+4)
- 2 비트 앞섬 (+2)
- 기준에 정렬됨 (0)
- 2 비트 뒤짐 (-2)
- 4 비트 뒤짐 (-4)
- 6 비트 뒤짐 (-6)
당업자는 복잡성이 실제적으로 감소하고 PACS 같은 시스템의 응용 방법을 사용하는 회로를 통하여 지연을 감소시킬수있다는 것을 발견하였다.
본 발명에서 바탕으로 하는 원리는 도 6a, 6b, 7 및 8에 도시된 실시예를 참조하여 도시된다.
본 발명에 따라, 정보 비트의 시퀀스는 마크 비트의 제 1 세트(M1)를 형성하기 위하여 인버트된 코드워드의 제 1 및 최종 비트를 사용하는 전송전에, 정보 비트의 일련의 정보가 적당한 코드워드로 우선 인코드된다. 따라서 전송된 워드(T)는 A + M1과 같다. 도 3은 이런 단계를 수행하기 위한 기술을 도시한다.
각각의 수신기내에서, RP 또는 SU 어느쪽에, 양쪽 동기화 및 에러 검출이 각각 수신된 워드(R)상에서 수행된다. 에러 없는 조건 및 비트 편차 없는 조건하에서, 수신된 워드는 대응하는 송신된 워드(T)와 같다. 그러나, 일반적인 TDM/TDMA 전송 조건하에서 시간으로부터 시간으로 수신된 워드는 전송된 코드워드(T)로부터 오프셋되고 및/또는 하나 이상의 비트 에러를 포함하여, 동기화 회복 및 수신된 워드(R)의 에러 검출을 필요로한다. 이들 처리를 동시에 달성하기 위한 기술은 RP 또는 SU의 수신기에 일반적으로 응용할 수 있는 특정 실시예를 참조하여 하기에 더 상세히 설명된다.
도 6a는 본 발명에 따른 개선된 동기화 및 에러 검출 회로를 도시하는 블록 다이어그램이다. 이런 실시예에서, 인입 복조 비트 스트림은 지연 버퍼(210) 및 일련의 이진 가산기(예를들어, XOR 게이트)(280 내지 285)에 대한 입력이다. 이들 입력은 시프트 레지스터(271 내지 275)를 통한 심볼의 정수 만큼 지연되는 마크 시퀀스에 각각 가산된다.
각각의 g(X) 분할기 회로(240 내지 245)는 15 비트 입력을 대응하는 NOR 게이트(250 내지 255)에 제공한다. NOR 게이트(250 내지 255)의 각각의 출력은 선택 논리 회로(260)에 대한 입력이다. 이런 입력을 바탕으로, 선택 논리 회로는 타이밍이 클럭 및 제어 회로(270)로부터의 출력에 의해 제어되는 레지스터(261)에 논리 신호를 제공한다. 레지스터(261)는 지연 버퍼(210) 및 시프트 레지스터(220)로부터의 지연된 비트 스트림을 수신하는 멀티플렉서(230)에 선택 입력을 제공한다. 이들 입력을 바탕으로, 멀티플렉서는 직렬로 디코드된 데이터를 출력한다.
이런 장치를 사용하여, 인입 비트 스트림(202)은 6개의 병렬 g(X) 분할기 회로(240 내지 245)에 의해 처리된다. 클럭 및 제어 회로(270)는 목표된 제 1 및 최종 비트의 코드워드에 대한 논리 신호 1 및 다른 비트의 코드워드에 대한 논리 신호 0을 이진 가산기(280 내지 285)에 입력함으로써 각각 잠재적인 수신된 코드워드 위치에 대한 제 1 및 최종 코드워드 비트를 인버트하는 마크 시퀀스를 생성한다. 하나의 심볼(2 비트) 세트는 각각의 수신된 후보 코드워드 위치와 정렬하기 위하여 마크 시퀀스를 연속적으로 지연시킨다.
이런 실시예에서, 제 1 g(X) 분할기(240)는 도 3에 도시된 바와같이 가장 앞선 코드워드 위치를 나타내고, 최종 g(X) 분할기(245)는 가장 뒤진 코드워드 위치를 나타낸다. 이런 특정 구조에서, 단지 홀수 코드워드 위치 오프셋은 발견되고(즉, -5, -3, . . ., +5에 대응), 그래서 실제적으로 g(X) 분할기의 아무것도 기준 위치(0 비트 오프셋)와 대응하지 않는다. 상기와 같은 다른 구조가 짝수 비트(즉, -6, -4, . . . +6)에 의한 기준 윈도우로부터의 오프셋인 수신된 후보 코드워드 위치를 제공하기 위하여 사용할수있다는 것이 이해된다. PACS에 대해 선택된 코드의 특정 경우에서, 각각의 g(X) 분할기는 다른 15 비트 에러 신드롬을 생성할 것이다. 만약 전송 에러가 없고 수신된 코드워드 위치가 가장 앞서고 뒤진 위치내에 있다면, 수신된 코드워드 위치에 대응하는 g(X) 분할기는 모두 0의 신드롬을 생성할것이다. NOR 회로(250 내지 255)중 하나인 대응하는 15 비트 NOR 회로는 상기 경우에 논리적 1의 출력을 생성할 것이다. 높은 가능성을 이용하여, 모든 다른 g(X) 분할기는 영이 아닌 신드롬을 생성하고, 대응하는 15 비트 NOR 회로는 논리적 0을 생성하고, 올바른 수신된 코드워드 위치는 유일하게 그리고 적당하게 식별될 것이다.
신드롬이 계산되는 동안, 질문의 버스트에 대한 데이터는 지연 버스트 버퍼(210)에 저장된다. 신드롬이 계산되고 수신된 코드워드 위치가 식별된후, 데이터는 버스트 버퍼(210)로부터 10 비트 시프트 레지스터(220)를 통하여 판독된다. 15 비트 NOR 회로(250 내지 255)에 의해 나타난 논리적 레벨을 바탕으로, 선택 논리(260)는 결정된 수신 코드워드 위치를 바탕으로 입력(IN0내지 IN5)에 나타난 특정 탭 포인트에서 시프트 레지스터(220)의 데이터를 판독하는 멀티플렉서(230)에 선택 신호를 나타낸다. 탭 포인트는 추가의 수신 처리를 위하여 시간내에 일관된 기준 포인트에 수신된 코드워드 데이터를 동일화하기 위하여 선택된다. 레지스터(261)는 다음에 수신될 버스트가 g(X) 분할기에 진입함과 동시에 신드롬을 변화시키기 때문에 버스트가 버퍼(210)에서 판독되는 동안 선택 신호를 유지한다.
몇몇 경우에, 예를들어 검출할 수 있는 링크 전송 에러로 인해, 계산된 신드롬의 어느것도 영이 아니고 그러므로 하나의 수신된 코드워드 위치가 결정될수없다. 다른 경우에, 예를들어 검출할 수 없는 링크 에러 또는 폴스로 인해, 영의 신드롬은 잘못된 g(X) 분할기에 의해 생성되거나 다중 g(X) 분할기에 의해 생성된다. 전자의 경우에, 즉 하나의 g(X) 분할기가 잘못되게 영 신드롬을 생성하는 경우, 선택 논리는 에러가 발생했는지를 결정할수없다. 그러나, 후자의 경우에, 즉, 하나 이상의 g(X) 분할기가 잘못되게 영 신드롬을 생성하는 경우, 에러 조건이 발생했다는 높은 가능성을 포함한다. 그래서, 영이 아닌 신드롬이 생성되지 않거나 하나 이상의 영이 아닌 신드롬이 생성되는 경우, 선택 논리는 에러가 생성되었다는 것을 결정하고, 멀티플렉서는 추후 수신 처리를 위하여 신뢰할 수 없는 버스트 버퍼 내용 대신 일련의 영을 판독하기 위한 노드(221)(MUX 230의 IN0)를 선택할 것이다.
이런 실시예에서, 선택 논리(260)는 15 비트 NOR 논리(250 내지 255)의 출력에 응답하여, 261에 의해 레지스터된후 멀티플렉서(230)의 입력(SEL)에 선택 신호를 공급한다. 논리의 제 1 부분은 익스클루시브-OR (XOR) 기능을 포함한다 ; 유효 코드워드는 만약 NOR 회로 입력중 하나가 논리 1이고 나머지가 O이면 회복된다는 것이 가정된다. 이런 기능은 수신된 코드워드 오프셋을 리드(292)상의 목표된 출력 위치에 동일화하는 특정 NOR 출력에서 논리 1의 어피어런스(appearance) 및 시프트 레지스터(220)로부터의 출력 지연 선택 사이의 일대일 매핑을 한정한다. 예를들어, 만약 코드워드가 가장 앞선 위치에서 연속적으로 회복되면, 15 비트 NOR 장치(250)는 논리적 1 출력을 생성할 것이다. 이것은 선택 논리가 출력 리드(292) 너머 추후의 수신 처리 동작을 가지는 회복된 코드워드를 동기화하기 위하여 시프트 레지스터(멀티플렉서 230의 입력 "IN5"에서)를 통하여 최대 지연 출력을 선택하는 멀티플렉서 제어 신호를 생성하게 한다. 다른 한편, 만약 없거나 하나 이상의 NOR 출력(250 내지 255)이 논리적 1 출력을 생성하면, 선택 논리(260)는 신뢰할 수 없는 데이터가 나중 수신 회로 단계에 의해 처리되지 않게하기 위하여, 소거 신호(221)(멀티플렉서의 입력 "IN6"을 통하여)를 선택하는 멀티플렉서 제어 신호를 생성하여야 한다. 마지막으로, 선택 논리(260)는 리드(291)를 통하여 디코드 에러 상태의 외부 지시를 제공하고, 디코딩 에러가 없을 때, 리드(290)를 통하여 회복된 코드워드의 동기화 오프셋을 제공한다.
도 6b는 도 6에 도시된 g(X) 분할기(240 내지 245)중 하나의 블록 다이어그램이다. 특히, 각각의 g(X) 분할기는 피드백 경로(320) 및 가산기(321 내지 328)를 포함한다. 15개의 개별 셀, 특히 D 타입 플립 플롭을 가지는 다수의 시프트 레지스터(300 내지 307)는 직렬로 정렬된다. 도시된 바와같이, 참조 번호(304 및 306)는 두 개의 비트 출력을 제공하기 위하여 직렬로 정렬된 두 개의 D 타입 플립 플롭을 나타낸다; 참조 번호(307)는 각각 하나의 출력을 제공하는 6개의 D 타입 플롭의 직렬 정렬을 도시한다. 플립 플롭(300 내지 307) 모두는 대응하는 15 비트 입력 NOR 게이트(250 내지 256)에 병렬 입력인 15 비트 에러 신드롬을 제공한다.
각각의 이들 가산기는 하나의 XOR 게이트를 통하여 실행된다. 동작시, 플립 플롭(307)내의 최종 플립 플롭의 클럭킹 출력은 리드(320)를 통하여 각각의 가산기(321 내지 328) 입력에 공급된다. 인입 직렬 비트 스트림 및 셀(300 내지 307)의 출력은 각각의 가산기(321 내지 326)에 대한 다른 입력으로서 인가된다. 따라서, 워드의 모든 비트가 g(X) 분할기(240 내지 245)를 통하여 시프트된후, g(X) 분할기의 각각의 15 비트 병렬 출력은 g(X)에 대한 특정 기능에 의해 인입 워드의 다항식 분할 나머지와 같은 신드롬 값을 각각 포함한다. 도 6에 도시된 실시예에서, 이 방정식은 다음과 같다 :
g(X) = X15+ X14+ X13+ X12+ X11+ X9+ X8+ X6+ 1
이것은 PACS 및 PACS-UB 표준에 의해 설명된 발생기 다항식이다. 다른 분할기가 다른 표준에 사용된 발명의 실시예를 위하여 적당하게 사용될수있다는 것이 이해되어야 한다.
도 6a 및 도 6b의 장치를 사용하여, g(X) 분할기는 가산기(280 내지 285)로부터의 각각 6개의 비트 스트림 출력 에러를 동시에 검사하고 수신된 코드워드의 관련 위치를 결정한다. 전송 에러가 발생되지 않고 수신된 코드워드 위치가 가장 앞서고 뒤진 위치내에 있으면, 대응하는 g(X) 분할기(240 내지 245)는 모두 영의 신드롬을 생성한다. 이것은 차례로 대응하는 NOR 게이트(250 내지 255)가 논리 1 출력을 생성하게 하고, 적당한 탭 포인트에서 시프트 레지스터(220)로부터 데이터를 판독하기 위하여 상기된 방식으로 사용된다. 다른 한편, 논리 1 출력이 NOR 게이트(250 내지 255)로부터 얻어지거나 다중 논리 1 출력이 얻어지는 경우, 에러 플래그는 생성되고 비트 스트림은 소거된다.
상기된 바와같이, 도 6a에 도시된 회로는 감소된 레이턴시를 가지는 비트 동기화 및 에러 검출을 달성하기 위하여 RP 또는 SU에 사용될 수 있다. 도 7 및 도 8은 각각 상기 실행을 기술한다.
도 7은 PACS같은 TDM/TDMA 시스템에서 RP를 실행시키기 위하여 사용된 회로의 간략화된 블록 다이어그램을 도시한다. 도시된 바와같이, 포트(6)(도 1로부터)는 수신 섹션(700), 전송 섹션(750), 및 제어 섹션(780)을 포함한다. 수신 섹션(700)은 RP에 의해 사용된 SU로부터 무선 전송하고, 상기 무선 전송을 복조 및 디코딩하고, 사용중인 RPCU(8)(도 1 참조)에 의해 처리하기 위하여 인터페이스(P)를 통하여 추후 무선 전송을 위한 적당한 포맷으로 상기 무선 전송을 매핑한다. 전송 섹션(750)은 인터페이스(P)를 통하여 수신된 사용중인 RPCU로부터 유선 전송하고, 상기 유선 전송을 TDM 버스트에 매핑하고, 상기 유선 전송을 에러 검출 코드를 사용하여 인코드하고, 동기화 능력을 제공하기 위하여 제 1 및 최종 코드워드 비트를 인버팅함으로써 코드워드를 변경하고, 상기 유선 전송을 변조하고 공기를 통하여 사용된 SU에 전송한다. 제어 섹션(780)은 유선 P 인터페이스상에 수신된 RPCU로부터 RP로 전송의 프레임 동기화를 유도하고, 전송 및 수신 회로에 모든 필요한 시스템 클럭 및 동기화 펄스를 생성하고 사용된 SU와 통신을 유지하기 위하여 전송 및 수신 RF 회로를 제어한다. P 인터페이스를 통하여 보내진 정보 내용은 프로토콜 제어 정보 및 디지털화된 스피치 신호이고, RPCU 및 SU에 의해 처리된다. RP는 에러 검출 RF 모뎀으로서 작동하고 정보는 PACS 구조에 중계된다.
RPCU로부터 보내지고 리드(752)상의 포트에 의해 수신된 비트 스트림은 버퍼/맵퍼(753)에서 PACS 버스트(슬로우 및 패스트 채널 필드)로 버퍼 및 매핑된다. 포맷된 데이터는 도 3에 도시된 바와같이 리드(754)를 통하여 채널(755)로 보내진다. 동시에, 포맷된 데이터는 RPCU에 의해 보내진 다운링크 스트림에 RP를 동기화시키기 위하여 제어 섹션(780)의 프레임 동기화 회로(781)(트리거할 수 있는 상관기)에 보내진다.
채널 인코더(755)는 CRC를 계산하고, TDM 버스트의 필드를 채우고, 리드(756)를 통하여 π/4 DQPSK 심볼 맵퍼(757)에 버스트 비트 스트림을 보내고, 여기서 차분 인코딩 및 전송 펄스 형성(PACS 표준에 기술된 바와같이 제곱근 레이즈 코사인)이 수행된다. 결과적인 과도한 샘플링 베이스밴드 디지털 파형은 각각 D/A 컨버터(760 및 761)에서 데이터 전환을 위하여 동상(I) 및 쿼드러쳐(Q) 레일(758 및 759)상에 나타난다. 결과 아날로그(I 및 Q) 신호는 리드(762 및 763)상 변조기(764)에 직접 공급된다. 리드(765)상에 생성된 중간 주파수 신호는 사용된 SU에 전송을 위하여 전송 안테나(768)에 보내기 전에 무선 주파수와 혼합되고 RF 섹션(766)에서 증폭된다.
수신 섹션(700)은 두 개의 개별 수신 체인(710 및 720)을 포함하고, 다중경로 페이딩을 방지하기 위하여 안테나 다이버시티를 실행한다. RP에 의해 사용된 SU에 의해 전송된 신호는 수신 안테나(711 및 721)와 충돌한다. 안테나의 적당한 물리적 배열을 사용하여, 동일 SU로부터의 신호는 적당하게 상관되지 않게 나타날 것이다. 제 1 수신 섹션(710)(제 2 섹션 720은 동일 방식으로 동작한다)을 고려하여, 신호는 안테나로부터 리드(712)를 통하여 아날로그 수신 회로(713)로 루팅된다. 이 회로는 추후의 디지털 수신 처리를 위하여 리드(716)상에 디지털 파형을 생성하기 위하여 A/D 컨버터(715)에 의해 처리되는 리드(714)상 저주파 IF 신호를 생성한다. 복조기(717)는 디지털 파형을 처리하고 리드(718)상 정보 비트 시퀀스를 생성한다. 시퀀스는 본 발명의 주체인 결합된 버스트 동기화 및 에러 검출 회로(719)에 보내진다. RP로부터 SU로 라운드 트립 지연의 변화 및 SU 전송 및 RP 수신 클럭의 차로 인해, 수신된 TDMA 버스트내의 수신된 코드워의 정확한 위치는 정확하게 알려지지 않는다(도 4에 도시된 바와같이). 만약 무선 링크 에러가 없고, 코드워드 위치가 디코더의 동기화 범위내에 있으면, 전송된 정보 시퀀스는 회복되고 슬로우 및 패스트 채널 내용은 추가 처리를 위하여 이용할 것이다.
다이버시티 선택 회로(730)의 목적은 수신 체인(710 및 720)이 전송된 코드워드를 가장 신뢰적으로 회복하는 것을 결정하는 것이다. 종래에는 다이버시티 선택 알고리듬이 중요하였다. 그래서 당업자는 설명을 위하여 한가지 가능성을 설명하겠다. 만약 719 및 729중 하나의 디코더가 수신 에러를 가리키고 다른 하나가 가리키지 않으면(리드 731 및 732를 통하여), 수신된 정보 시스템은 데이터 경로(733 또는 734)를 통하여 수신 버퍼/페이로드 맵퍼(740)로 보내진다. 만약 양쪽 디코더가 성공적인 코드워드 회복을 가리키면, 그것들 모두는 동일 코드를 회복하기 쉽다. 그러나, 실제적으로 디코더의 동기화 범위를 넘어서는 링크 에러 및/또는 코드워드 수신 위치에 있을 때 코드워드가 회복되는 것을 하나 또는 양쪽의 수신 체인이 잘못되게 결정하는 것이 가능하다. 이들 모호성의 해결은 본 발명의 범위를 넘어서고, 더 상세히 논의되지 않는다. 마지막으로, 양쪽 디코더는 링크 에러를 가리키고, 상기 경우 정보 시퀀스는 리드(735)상에서 소거된다(영의 스트림으로 채워진다).
수신 버퍼/페이로드 맵퍼는 동기화되고 디코드된 정보 스트림을 취하고, 그것을 PACS 버스트로부터 RPCU에 전송하기 위한 적당한 P 인터페이스 포맷에 맵핑한다. RPCU는 공용 스위칭 전화 네트워크상에 보내기 위하여 디지털화된 스피치를 회복하도록 슬로우 및 패스트 채널 내용을 처리한다.
제어 섹션(780)의 주요 목적은 RP가 RPCU로부터의 다운링크 정보 스트림과 동기화된채 있는 것을 보장하는 것이다. 만약 이런 동기화를 잃어버리거나, RP가 우선 전력 상승되면, 프레임 동기화가 회복될때까지 임의의 RF 에너지를 전송하지 않는다. 이것은 프레임 동기화 패턴이 리드(754)상에 관찰될 때 리드(782)를 통하여 동기화 및 클럭 생성 회로(783)를 리셋하는 프레임 동기화 회로(781)의 디지털 상관기 사용으로 달성된다. 일단 P 인터페이스 동기화가 달성되면, 동기화 및 클럭 생성 회로(783)는 여러 동기화 및 클럭킹 신호를 수신 섹션(700), 전송 섹션(750), 및 제어 섹션의 RF 제어 서브섹션(787)에 분배한다. 차례로, RF 제어 회로(787)는 리드(788 및 789)상의 전송 및 수신 동기화기의 튜닝, 및 제어 라인(790)을 통하여 필요한대로 전송 전력 증폭기 온 및 오프를 튜닝하는 바와같은 기능을 수행한다.
이것은 RP 및 본 발명의 기술 양쪽을 실행하기 위하여 사용된 회로의 논의를 포함한다. 따라서, 상기 논의는 개선된 발명 기술의 특정 실행뿐 아니라 SU를 실행하기 위하여 사용된 회로를 다룰것이다.
SU 회로에 대한 본 발명의 응용은 도 8에 도시된다. RP의 경우에서 처럼, 회로는 수신 섹션(810), 전송 섹션(830) 및 제어 섹션(850)으로 분리된다. 그러나, 트랜스시버 동작에 상기 섹션의 응용은 RP와는 다소 다르고, 그래서 SU 응용시 본 발명의 역할을 명료하게 하기 위하여 추가의 설명이 필요하다.
수신 섹션(810)은 RP 수신기와 매우 유사한 목적을 가진다 : RP에 의해 전송된 TDM 버스트에 포함된 비트를 회복하기 위하여, 그러나, 프레임 동기화가 달성되는 SU 수신 섹션으로부터이다.
RF 제어 회로(861)의 작용을 통하여, SU는 수신 안테나 다이버시티를 실행하기 위하여 안테나 스위치 매트릭스(803)를 통하여 수신 섹션(810)에 적당한 안테나(801 또는 802)를 첨가한다. 단지 하나의 수신기 섹션을 가지는 RP에 도시된 바와같이 두 개의 수신 섹션 다이버시티에 접근하기 위한 여러 가지 방법이 있다. 비록 세부 항목이 본 발명의 범위를 넘어서지만, 상기 방법이 여기에서 사용된다는 것이 가정된다.
신호는 매트릭스(803) 및 리드(811)를 통하여 RF 및 IF 수신 회로(812)로 루팅된다. 리드(813), A/D 전환 회로(814), 리드(815), 복조기(816), 리드(817) 및 결합된 버스트 동기화/에러 디코드 회로(818)를 통한 수신 경로는 RP의 수신 동작과 실질적으로 유사하고, 그러므로 유사 부분은 반복되지 않는다. 중요 차이점은 다음과 같다.
첫째, 복조기(816)에 의해 회복된 비트는 리드(817)를 통하여 제어 섹션(850)의 프레임 동기화 회로(851)(필수적으로 프로그램할 수 있는 디지털 상관기)로 루팅된다. 만약 SU가 RP로부터 다운링크 전송으로 프레임 동기화되지 않으면, 프레임 동기화 회로(851)는 인에이블된다. 목표된 프레임 동기화 패턴이 복조된 비트 스트림에 존재하지 않으면, 프레임 동기화 회로(851)는 동기화 및 클럭 생성 회로(856)의 리셋을 트리거한다. 만약 프레임 동기화가 추후에 검증되지 않으면, 일반적인 수신 동작이 뒤따른다.
둘째, SU는 RP와 동기화를 유지하기 우하여 디지털 위상 룩업 루프(PLL)(853)의 사용을 요구한다. 프레임 동기화가 달성된후, SU는 버스트 동기화 정보가 얻어지는 동안 TDM 버스트를 복조하고 코드워드를 디코드하도록 가정된다. SU 및 RP 클럭 사이의 차는 시간상 코드워드 기준 윈도우의 편차로서 명시될 것이다. 회로(818)의 버스트 동기화 능력은 리드(855)를 통하여 크기 및 슬립 방향을 가리키기 위하여 사용되고, 리드(857)를 통하여 클럭 회로(856)에 올바른 신호를 인가하기 위하여 디지털 PLL(853)에 의해 사용된다. 디코드 에러 상태는 동기화 슬립 평가를 한정하기 위하여 적용되어야 하고, 게다가 제어 섹션(850) 및 보다 높은 층의 링크 유지 프로토콜에 의해 사용될 수 있다.
셋째, 제어 섹션(850) 및 보다 높은 층의 프로토콜 소프트웨어(도면에 상세히 기술되지 않음)는 링크 품질을 유지하고 수신 다이버시티 처리를 제어하기 위하여 수신 섹션(810)으로부터 상기 정보를 사용할 수 있다. 수신된 신호 세기 지시(RSSI)는 리드(865)를 통하여 RF 및 IF 수신 회로(812)에 의해 공급된다. 또한, 어떤 복조 방법은 링크 유지에 매우 유용할 수 있는 복조 처리에 의해 나타난 바와같이 수신된 신호의 품질 지시를 제공할 수 있다. 이것은 제어 섹션(850)을 복조기(816)에 연결하는 리드(854)에 의해 개략적으로 도시된다.
버스트 동기화 및 에러 디코딩후에, 회복된 슬로우 및 패스트 채널 비트 필드는 다른 처리를 위하여 수신 버퍼/레이트 변화기(820)로 향해진다. 슬로우 채널 비트는 통상적으로 신호전송 정보로서 추출되고 제어 처리기(도 8에 도시되지 않음)에 의해 해석된다. 음성 호출의 경우, 패스트 채널은 스피치 디코더(822)에 중계된 인코드 스피치 비트를 포함할 것이다. 스피치 디코더는 핸드셋 인터페이스(899)에 보내진 아날로그 음성 파형으로 비트를 전환할 것이다. 스피치 코딩 알고리듬의 선택은 비록 PACS가 베이스라인 음성 서비스로서 32 kb/s ADPCM을 지정할지라도, 본 발명에 속하지 않는다.
만약 SU가 RP에 성공적으로 동기화되고, 호출하기 위하여 접속이 결정되면, 전송 섹션(830)은 무선 링크 전송을 위하여 인코드 스피치를 허용한다. 핸드세트 인터페이스(899)로부터의 아날로그 파형은 스피치 인코더(832)에 의해 디지털 정보로 인코딩되고, 비트는 인코딩 레이트에서 리드(833)를 통하여 전송 버퍼/레이트 변화기(834)로 진입한다. 버퍼/레이트 변화기는 디지털화된 스피치 가치가 있는 전체 패스트 채널을 수집하고, 요구된 신호전송 비트를 슬로우 채널 필드에 채우고, 정보 스트림을 무선 링크 전송 레이트에서 리드(835)를 통하여 채널 인코더(836)에 통과시킨다.
전송 동작은 RP와 매우 유사하다 : 채널 인코더(836)는 버스트용 슬로우 및 패스트 채널 필드를 통한 15 비트 CRC를 계산한다 ; 심볼 맵퍼/펄스 형성기(838)는 각각 I 및 Q 출력(839 및 840)상에 필터링된 디지털 베이스밴드 아날로그 파형을 생성한다 ; 상기 디지털 파형은 D/A 전환 장치(841 및 842)에 의해 아날로그 신호로 전환된다 ; 리드(843 및 844)상에 나타나는 베이스밴드 아날로그 파형은 최종 RF 전환 및 회로(847)의 전력 증폭, 및 전송전에 중간 주파수로 다이렉트 변조기(845)에 의해 업컨버트된다. 만약 SU가 전송 다이버시티 방법을 실행하면, RF 제어(861)는 선택된 안테나(801 또는 802)를 전송 회로에 접속하기 위하여 안테나 스위치 매트릭스(803)에 리드(862)상의 안테나 제어 신호를 넘겨준다. 전송 다이버시티 방법의 설명은 본 발명의 범위를 넘어서지만 실용 기술을 따른다.
이미 기술된 기능외에, 제어 섹션(850)은 리드(863)를 통하여 하나 또는 개별 전송 및 수신 주파수 동기화기의 튜닝 동작을 관리하고; 전력 제어 리드(864)를 통하여 RF 및 IF 전송 회로(847)의 전송 전력 단계를 인에이블하고; 리드(858 및 859)에 의해 개략적으로 전달되는 다른 섹션에 대한 클럭 및 동기화 펄스를 생성한다. 제어 섹션은 보다 높은층의 프로토콜 소프트웨어에서 운행하는 마이크로제어기의 관리하에서 통상적으로 동작한다. 마이크로제어기는 그것이 본 발명에 의해 처리될 물리적 층 무선 링크 기능을 직접적으로 수행하지 않기 때문에 간략화를 위하여 도 8에서 생략되었다.
바람직한 예가 기술되었고, 상기예는 본 발명의 상기된 목적에 부합한다. 본 발명에 의해 제공된 다른 장점은 당업자에게 분명할 것이다. 상기 예는 본 발명을 단순히 도시하는 것임이 이해된다. 많은 변형 및 다른 구조가 본 발명의 정신 및 범위에서 벗어나지 않고 나타난다. 예를들어, 다중처리기 실행은 소프트웨어를 통한 상기 기술된 실시예의 필수적인 기능을 달성하기 위하여 사용될 수 있다. 본 발명의 범위는 다음 청구범위에 의해서만 제한된다.

Claims (52)

  1. 디지털 무선 통신 시스템에서, 수신된 워드를 포함하는 데이터 버스트상의 비트 동기화 및 에러 검출을 수행하기 위한 방법에 있어서,
    상기 데이터 버스트를 버퍼링하는 단계;
    상기 수신된 워드에 대한 기준 위치와 관련하여 배치된 다수의 후보 코드워드를 상기 데이터 버스트로부터 병렬로 얻는 단계;
    상기 다수의 후보 코드워드 각각 으로부터 다수의 에러 신드롬을 얻는 단계;
    비트 에러가 후보 코드워드에 존재하는지, 및 하나의 후보 코드워드가 미리 결정된 위치 범위내에 속하는지 상기 다수의 에러 신드롬으로부터 결정하는 단계; 및
    비트 에러가 검출되지 않고 상기 수신된 워드에 대한 하나의 후보 코드워드가 상기 미리 결정된 위치 범위내에 속하는 경우, 적당한 위치에 대응하는 포인트로부터 상기 수신된 워드를 판독하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 후보 코드워드는 병렬 처리 경로를 따라 연속적인 증분량으로 마크 비트를 상기 데이터 버스트에 삽입함으로써 이루어지는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 마크 비트는 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드의 제 1 및 최종 비트의 연속적인 세트 값을 인버팅함으로써 삽입되는 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 연속적인 증분양은 수신된 통신 심볼과 대응하는 것을 특징으로 하는 방법.
  5. 제 2 항에 있어서, 다항식 발생기 g(X)는 X15+ X14+ X13+ X12+ X11+ X9+ X8+ X6+ 1인 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 수신된 워드를 판독하는 단계는 상기 하나의 위치에 대응하는 양만큼 상기 버퍼된 데이터 버스트를 시프팅하는 단계를 포함하는 것을 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 수신된 워드는 비트 에러가 상기 수신된 워드에 존재하거나, 상기 수신된 워드에 대한 위치가 결정되지 않거나, 상기 수신된 워드에 대해 다중 위치가 결정되는 에러 신드롬으로부터 결정되면 버려지는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 데이터 버스트는 다수의 가산기에 병렬로 제공되고, 각각의 상기 가산기는 마크된 워드의 병렬 세트를 얻기 위하여 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드의 제 1 및 최종 비트의 각각의 세트를 인버팅하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 마크된 워드의 병렬 세트는 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)의 대응하는 수만큼 병렬로 분할되는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 다수의 에러 신드롬 각각은 임의의 영이 아닌 에러 신드롬이 발생하는지를 결정하기 위하여 출력되는 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 데이터 버스트는 가입자 유니트에 수신된 인입 TDMA 버스트이거나 무선 포트에 수신된 TDM 패킷인 것을 특징으로 하는 방법.
  12. 제 1 항에 있어서, 상기 무선 통신 시스템은 PACS 또는 PACS-UB 표준을 바탕으로 하는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 상기 데이터 버스트는 순환 코드워드를 포함하는 것을 특징으로 하는 방법.
  14. 통신 채널을 통하여 전송기로부터 수신기로 디지털 데이터의 정보 비트 스트림을 전송하고 상기 수신기에서 비트 동기화를 회복하고 대응하는 수신된 비트 스트림의 에러 검출을 수행하기 위한 방법에 있어서,
    전송기에서 :
    정보 비트 스트림에 대한 다수의 페리티 비트를 결정하는 단계;
    정보 비트 스트림 및 상기 페리티 비트로 구성된 제 1 순환 코드워드를 생성하는 단계;
    마크된 제 1 순환 코드워드를 형성하기 위하여 상기 제 1 순환 코드워드에 제 1 마크 비트를 삽입하는 단계; 및
    상기 마크된 제 1 순환 코드워드를 포함하는 제 1 버스트를 상기 채널을 통하여 상기 수신기에 전송하는 단계를 포함하고,
    수신기에서:
    상기 채널로부터 상기 전송된 제 1 버스트에 대응하는 제 2 버스트를 수신하고 상기 제 2 버스트로부터 상기 마크된 제 1 순환 코드워드에 대응하는 수신된 워드를 추출하는 단계;
    기준 위치에 관련하여 배치된 다수의 후보 코드워드를 상기 제 2 버스트로부터 병렬로 얻는 단계;
    상기 다수의 후보 코드워드 각각으로부터 다수의 에러 신드롬을 얻는 단계;
    비트 에러가 후보 코드워드에 존재하는지, 및 하나의 후보 코드워드가 미리 결정된 위치 범위내에 속하는지를 상기 다수의 에러 신드롬으로부터 결정하는 단계; 및
    비트 에러가 검출되지 않고 상기 수신된 워드에 대해 하나의 후보 코드워드가 상기 미리 결정된 위치 범위내에 속하는 경우, 적당한 위치에 대응하는 포인트로부터 상기 수신된 워드를 판독하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 상기 후보 코드워드는 병렬 처리 경로를 따라 연속적인 증분양으로 마크 비트를 상기 수신된 워드에 삽입하고 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)에 의해 각각의 결과 병렬 마크 워드를 분할함으로써 얻어지는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 상기 마크 비트는 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드의 제 1 및 최종 비트의 연속적인 세트 값을 인버팅함으로써 삽입되는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 상기 연속적인 증분양은 수신된 통신 심볼에 대응하는 것을 특징으로 하는 방법.
  18. 제 15 항에 있어서, 상기 다항식 발생기 g(X)는 X15+ X14+ X13+ X12+ X11+ X9+ X8+ X6+ 1인 것을 특징으로 하는 방법.
  19. 제 14 항에 있어서, 상기 수신된 워드를 판독하는 단계는 상기 하나의 위치에 대응하는 양만큼 상기 수신된 워드를 시프팅하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제 14 항에 있어서, 상기 수신된 워드는 비트 에러가 상기 수신된 워드에 존재하거나, 상기 수신된 워드에 대한 위치가 결정되지 않거나, 상기 수신된 워드에 대해 다수의 위치가 결정되는 상기 에러 신드롬으로부터 결정될 때 버려지는 것을 특징으로 하는 방법.
  21. 제 14 항에 있어서, 상기 제 2 버스트는 다수의 가산기에 병렬로 제공되고, 각각의 상기 가산기는 마크된 워드의 병렬 세트를 얻기 위하여 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드 제 1 및 최종 비트의 각각의 세트를 인버팅하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 상기 마크된 워드의 병렬 세트는 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)의 대응 수만큼 병렬로 분할되는 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서, 상기 다수의 에러 신드롬 각각은 임의의 영이 아닌 에러 신드롬이 발생하는지를 결정하기 위하여 출력되는 것을 특징으로 하는 방법.
  24. 제 14 항에 있어서, 상기 제 2 데이터 버스트는 가입자 유니트에 수신된 인입 TDMA 버스트이거나 무선 포트에 수신된 TDM 패킷인 것을 특징으로 하는 방법.
  25. 제 14 항에 있어서, 상기 무선 통신 시스템은 PACS 또는 PACS-UB 표준을 바탕으로 하는 것을 특징으로 하는 방법.
  26. 제 14 항에 있어서, 상기 제 1 데이터 버스트는 순환 코드워드를 포함하는 것을 특징으로 하는 방법.
  27. 수신된 워드를 포함하는 데이터 버스트상에서 비트 동기화 및 에러 검출을 수행하기 위한 장치에 있어서,
    상기 데이터 버스트를 버퍼링하기 위한 수단;
    상기 수신된 워드에 대한 기준 위치와 관련하여 배치된 다수의 후보 코드워드를 상기 데이터 버스트로부터 병렬로 얻기 위한 수단;
    상기 다수의 후보 코드워드 각각으로부터 다수의 에러 신드롬을 얻기 위한 수단;
    비트 에러가 후보 코드워드에 존재하는지, 및 하나의 후보 코드워드가 미리 결정된 위치 범위내에 속하는지를 다수의 에러 신드롬으로부터 결정하기 위한 수단; 및
    비트 에러가 검출되지 않고 상기 수신된 워드에 대한 하나의 위치가 상기 미리 결정된 범위내에 속할 때 적당한 위치에 대응하는 포인트로부터 상기 수신된 워드를 판독하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  28. 제 27 항에 있어서, 후보 코드워드를 얻기 위한 상기 수단은 병렬 처리 경로를 따라 연속적인 증분양으로 마크 비트를 상기 데이터 버스트에 삽입하기 위한 수단 및 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)에 의해 각각 마크된 세그먼트를 분할하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  29. 제 28 항에 있어서, 상기 마크 비트를 삽입하기 위한 수단은 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드의 제 1 및 최종 비트의 연속적인 세트 값을 인버트하는 것을 특징으로 하는 장치.
  30. 제 28 항에 있어서, 상기 연속적인 증분양은 수신된 통신 심볼과 대응하는 것을 특징으로 하는 장치.
  31. 제 28 항에 있어서, 상기 다항식 생성기 g(X)는 X15+ X14+ X13+ X12+ X11+ X9+ X8+ X6+ 1인 것을 특징으로 하는 장치.
  32. 제 27 항에 있어서, 상기 수신된 워드를 판독하기 위한 수단은 상기 하나의 위치에 대응하는 양만큼 상기 버퍼된 데이터 버스트를 시프팅하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  33. 제 27 항에 있어서, 상기 수신된 워드는 비트 에러가 상기 수신된 워드에 존재하거나, 상기 수신된 워드에 대한 위치가 결정되지 않거나, 상기 수신된 워드에 대해 다중 위치가 결정되는 상기 에러 신드롬으로부터 결정될 때 버려지는 것을 특징으로 하는 장치.
  34. 제 27 항에 있어서, 상기 데이터 버스트는 다수의 가산기에 병렬로 제공되고, 각각의 상기 가산기는 마크된 워드의 병렬 세트를 얻기 위하여 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드의 제 1 및 최종 비트의 각각의 세트를 인버팅하는 것을 특징으로 하는 장치.
  35. 제 34 항에 있어서, 상기 마크된 워드의 병렬 세트는 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)의 대응하는 수만큼 병렬로 분할되는 것을 특징으로 하는 장치.
  36. 제 35 항에 있어서, 상기 다수의 에러 신드롬 각각은 임의의 영이 아닌 에러 신드롬이 발생하는지를 결정하기 위하여 출력되는 것을 특징으로 하는 장치.
  37. 제 27 항에 있어서, 상기 데이터 버스트는 가입자 유니트에 수신된 인입 TDMA 버스트 이거나 무선 포트에 수신된 TDM 패킷인 것을 특징으로 하는 장치.
  38. 제 27 항에 있어서, 상기 무선 통신 시스템은 PACS 또는 PACS-UB 표준을 바탕으로 하는 것을 특징으로 하는 장치.
  39. 제 27 항에 있어서, 상기 데이터 버스트는 순환 코드워드를 포함하는 것을 특징으로 하는 장치.
  40. 통신 채널을 통하여 디지털 데이터의 정보 비트 스트림을 전송하고 대응하는 수신된 비트 스트림의 비트 동기화를 회복하고 에러 검출을 수행하기 위한 시스템에 있어서,
    전송기를 포함하는데, 상기 전송기는,
    정보 비트 스트림에 대한 다수의 페리티 비트를 결정하기 위한 수단,
    정보 비트 스트림 및 상기 페리티 비트로 구성된 제 1 순환 코드워드를 생성하기 위한 수단,
    마크된 제 1 순환 코드워드를 형성하기 위하여 상기 제 1 순환 코드워드에 제 1 마크 비트를 삽입하기 위한 수단, 및
    상기 채널을 통하여 상기 마크된 제 1 순환 코드워드를 포함하는 제 1 버스트를 상기 수신기에 전송하기 위한 수단을 포함하고; 및
    수신기를 포함하고, 상기 수신기는,
    상기 채널로부터 상기 전송된 제 1 버스트에 대응하는 제 2 버스트를 수신하고 상기 마크된 제 1 순환 코드워드에 대응하는 수신된 워드를 상기 제 2 버스트로부터 추출하기 위한 수단,
    기준 위치에 관련하여 배치된 다수의 후보 코드워드를 상기 제 2 버스트로부터 병렬로 얻기 위한 수단,
    상기 다수의 후보 코드워드 각각으로부터 다수의 에러 신드롬을 얻기 위한 수단,
    비트 에러가 후보 코드워드에 존재하는지, 및 하나의 후보 코드워드가 미리 결정된 위치의 범위내에 속하는지를 상기 다수의 에러 신드롬으로부터 결정하기 위한 수단, 및
    비트 에러가 검출되지 않고 상기 수신된 워드에 대한 하나의 후보 코드워드가 상기 미리 결정된 위치 범위내에 속할 때 적당한 위치에 대응하는 상기 수신된 워드의 포인트로부터 상기 수신된 워드를 판독하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  41. 제 40 항에 있어서, 상기 후보 코드워드를 얻기 위한 수단은 병렬 처리 경로를 따라 연속적인 증분양으로 마크 비트를 상기 수신된 워드에 삽입하기 위한 수단 및 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)에 의해 각각의 병렬 마크된 워드를 분할하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  42. 제 41 항에 있어서, 상기 마크 비트를 삽입하기 위한 수단은 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드 제 1 및 최종 비트의 연속적인 세트 값을 인버팅하는 것을 특징으로 하는 장치.
  43. 제 41 항에 있어서, 상기 연속적인 증분양은 수신된 통신 심볼에 대응하는 것을 특징으로 하는 장치.
  44. 제 41 항에 있어서, 상기 다항식 생성기 g(X)는 X15+ X14+ X13+ X12+ X11+ X9+ X8+ X6+ 1인 것을 특징으로 하는 장치.
  45. 제 40 항에 있어서, 상기 수신된 워드를 판독하기 위한 수단은 상기 하나의 위치에 대응하는 양만큼 상기 수신된 워드를 시프팅하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  46. 제 40 항에 있어서, 상기 수신된 워드는 비트 에러가 상기 수신된 워드내에 존재하거나 상기 수신된 워드에 대한 위치가 결정되지 않거나, 상기 수신된 워드에 대해 다중 위치가 결정되는 상기 에러 신드롬으로부터 결정될 때 버려지는 것을 특징으로 하는 장치.
  47. 제 40 항에 있어서, 상기 제 2 버스트는 다수의 가산기에 병렬로 제공되고, 각각의 상기 가산기는 마크된 워드의 병렬 세트를 얻기 위하여 상기 수신된 워드를 잠재적으로 나타내는 상기 후보 코드워드의 제 1 및 최종 비트의 각각의 세트를 인버팅하는 것을 특징으로 하는 장치.
  48. 제 47 항에 있어서, 마크된 워드의 상기 병렬 세트는 상기 다수의 에러 신드롬을 생성하기 위하여 이진 다항식 생성기 g(X)의 대응하는 수만큼 병렬로 분할되는 것을 특징으로 하는 장치.
  49. 제 48 항에 있어서, 상기 다수의 에러 신드롬 각각은 임의의 영이 아닌 에러 신드롬이 발생하는지를 결정하기 위하여 출력되는 것을 특징으로 하는 장치.
  50. 제 40 항에 있어서, 상기 제 2 데이터 버스트는 가입자 유니트에 수신된 인입 TDMA 버스트이거나 무선 포트에 수신된 TDM 패킷인 것을 특징으로 하는 장치.
  51. 제 40 항에 있어서, 상기 무선 통신 시스템은 PACS 또는 PACS-UB 표준을 바탕으로 하는 것을 특징으로 하는 장치.
  52. 제 40 항에 있어서, 상기 제 1 데이터 버스트는 순환 코드워드를 포함하는 것을 특징으로 하는 장치.
KR1019980708107A 1996-04-12 1996-04-18 Tdm/tdma 시스템에서 비트 동기화 및 에러 검출을 함께 수행하기 위한 방법 KR20000005381A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/626,858 1996-04-12
US08/626,858 US5636208A (en) 1996-04-12 1996-04-12 Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system

Publications (1)

Publication Number Publication Date
KR20000005381A true KR20000005381A (ko) 2000-01-25

Family

ID=24512166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980708107A KR20000005381A (ko) 1996-04-12 1996-04-18 Tdm/tdma 시스템에서 비트 동기화 및 에러 검출을 함께 수행하기 위한 방법

Country Status (7)

Country Link
US (1) US5636208A (ko)
JP (1) JPH11508115A (ko)
KR (1) KR20000005381A (ko)
CN (1) CN1216184A (ko)
AU (1) AU5555896A (ko)
CA (1) CA2247534C (ko)
WO (1) WO1997039551A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044412B1 (ko) * 2009-07-13 2011-06-27 금오공과대학교 산학협력단 Ｇｅｍ 프레임 동기 회로, 상기 회로를 포함한 시스템 및 그 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19511147A1 (de) * 1995-03-27 1996-10-02 Blaupunkt Werke Gmbh Verfahren zur Synchronisierung des Blockzählers in einem RDS-Radio-Daten-Empfänger
GB2309857B (en) * 1996-01-31 2000-08-30 Nokia Mobile Phones Ltd Radio telephones and method of operation
US6275468B1 (en) * 1996-07-31 2001-08-14 Motorola, Inc. Automatic timing adjustment for diverse routing of HFC systems
US6335954B1 (en) * 1996-12-27 2002-01-01 Ericsson Inc. Method and apparatus for joint synchronization of multiple receive channels
JP3195274B2 (ja) * 1997-06-16 2001-08-06 埼玉日本電気株式会社 Ｔｄｍａ音声情報読出装置
JPH11205264A (ja) 1998-01-19 1999-07-30 Nec Corp 多方向時分割多重無線データ通信システム
US6115837A (en) * 1998-07-29 2000-09-05 Neomagic Corp. Dual-column syndrome generation for DVD error correction using an embedded DRAM
US6487181B1 (en) * 1998-11-30 2002-11-26 Motorola, Inc. Method and apparatus for transmitting and receiving information in a time slot
EP1091507B1 (en) * 1999-10-05 2011-12-14 Texas Instruments Incorporated Wireless communication system with asymmetrically spaced synchronization channel components
US6758435B2 (en) * 1999-12-09 2004-07-06 Rheinmetall W & M Gmbh Guide assembly for a missile
US6707829B1 (en) * 1999-12-28 2004-03-16 General Instrument Corporation Enhanced automatic timing adjustment for alternate routing of HFC systems
US6718161B1 (en) 2000-06-05 2004-04-06 Northrop Grumman Corporation Apparatus and method for reducing latency and buffering associated with multiple access communications systems
US6748566B1 (en) * 2000-07-21 2004-06-08 Lucent Technologies Inc. Ensuring proper acceptance of data at a receiver in wireless multiple access communications systems
US20020031126A1 (en) * 2000-09-12 2002-03-14 Crichton James Conrad Bit synchronizer and internetworking system and method
US9019899B2 (en) * 2001-09-27 2015-04-28 Alcatel Lucent Method and apparatus for synchronous communication of frames of digital information
DE10205044A1 (de) * 2002-02-07 2003-08-21 Philips Intellectual Property Digitaler Phase Locked Loop
US7058881B2 (en) * 2002-03-15 2006-06-06 Broadcom Corporation Distributed 4-bits diagonal interleaved parity (DIP4) checker
US20040047312A1 (en) * 2002-04-29 2004-03-11 Peter Muszynski Method and apparatus for UL interference avoidance by DL measurements and IFHO
US20030224733A1 (en) * 2002-04-29 2003-12-04 Uwe Schwarz Method and apparatus for estimating signal quality for uplink interference avoidance
US6681112B1 (en) * 2002-04-29 2004-01-20 Nokia Corporation Handovers of user equipment connections in wireless communications systems
US7424296B2 (en) * 2002-04-29 2008-09-09 Nokia Corporation Method and apparatus for soft handover area detection for uplink interference avoidance
US20030224730A1 (en) * 2002-04-29 2003-12-04 Peter Muszynski Method and apparatus for selection of downlink carriers in a cellular system using multiple downlink carriers
US7525948B2 (en) * 2002-04-29 2009-04-28 Nokia Corporation Method and apparatus for utilizing synchronization information
WO2003094484A2 (en) * 2002-04-29 2003-11-13 Nokia Corporation Method and apparatus for utilizing synchronization information
US7853260B2 (en) * 2002-04-29 2010-12-14 Nokia Corporation Method and apparatus for cell identification for uplink interference avoidance using inter-frequency measurements
US20040022217A1 (en) * 2002-04-29 2004-02-05 Sari Korpela Method and apparatus for soft handover area detection using inter-band measurements
JP3558625B2 (ja) * 2002-07-01 2004-08-25 沖電気工業株式会社 同期誤り検出回路
US7154965B2 (en) 2002-10-08 2006-12-26 President And Fellows Of Harvard College Soft detection of data symbols in the presence of intersymbol interference and timing error
US7450616B2 (en) * 2003-01-10 2008-11-11 Texas Instruments Incorporated Area efficient serializer implementation for small functional-to-serial clock ratios
US7198653B2 (en) * 2003-07-31 2007-04-03 Delavau Llc Calcium carbonate granulation
US7191388B1 (en) 2004-03-01 2007-03-13 Lattice Semiconductor Corporation Fast diagonal interleaved parity (DIP) calculator
KR100734307B1 (ko) * 2006-01-23 2007-07-02 삼성전자주식회사 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
CN101400079B (zh) * 2007-09-26 2010-08-18 大唐移动通信设备有限公司 一种空口同步误差的检测方法及装置
CN102355279B (zh) * 2011-11-17 2013-10-09 中国航天科工信息技术研究院 分集最大似然扩频通信位同步方法和系统
US9497149B2 (en) * 2012-02-03 2016-11-15 Richard Kramer System and method for reducing unsolicited E-mails
US9319179B1 (en) * 2013-04-09 2016-04-19 Marvell International Ltd. Methods and apparatus for generating expanded code words to support error correction in a data communication system
US9647692B2 (en) * 2014-01-24 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Upstream forward error correction codeword filling
US9565124B2 (en) * 2015-03-11 2017-02-07 Knuedge Incorporated Low-latency network interface
KR102595903B1 (ko) * 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
DE102018120108A1 (de) * 2018-08-17 2020-02-20 Endress+Hauser SE+Co. KG Feldgerät der Automatisierungstechnik

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984249A (en) * 1989-05-26 1991-01-08 First Pacific Networks Method and apparatus for synchronizing digital data symbols
WO1993020627A1 (en) * 1992-03-31 1993-10-14 The Commonwealth Of Australia Demultiplexer synchroniser
US5349611A (en) * 1992-11-13 1994-09-20 Ampex Systems Corporation Recovering synchronization in a data stream
US5473615A (en) * 1993-03-17 1995-12-05 Matsushita Communication Industrial Corporation Of America Digital supervisory audio tone detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044412B1 (ko) * 2009-07-13 2011-06-27 금오공과대학교 산학협력단 Ｇｅｍ 프레임 동기 회로, 상기 회로를 포함한 시스템 및 그 방법

Also Published As

Publication number Publication date
CA2247534C (en) 2001-06-12
AU5555896A (en) 1997-11-07
CA2247534A1 (en) 1997-10-23
CN1216184A (zh) 1999-05-05
US5636208A (en) 1997-06-03
JPH11508115A (ja) 1999-07-13
WO1997039551A1 (en) 1997-10-23

Similar Documents

Publication Publication Date Title
KR20000005381A (ko) Tdm/tdma 시스템에서 비트 동기화 및 에러 검출을 함께 수행하기 위한 방법
US4649543A (en) Synchronization sequence decoder for a digital radiotelephone system
US10492199B2 (en) Transmitting apparatus, receiving apparatus, and communication system for formatting data
US5084891A (en) Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
US4688210A (en) Method of and arrangement for synchronizing the receiver arrangements in a digital multiplex transmission system
CA2263280C (en) Method and apparatus for mobile satellite communication
KR0184990B1 (ko) 데이타 신호 전송 및 수신 장치 및 그 방법
EP0566257B1 (en) Method and apparatus for providing antenna diversity
RU2189696C2 (ru) Способ и устройство для передачи высокоскоростных данных в системе связи с расширенным спектром
US6791955B1 (en) System, transmitter and receiver for code division multiplex transmission
US6430212B1 (en) Spread-spectrum GMSK/M-ary radio
US5434905A (en) Digital cordless telephone set operated under burst synchronization
US6587517B1 (en) Multi-stage receiver
WO1987001490A1 (en) Radiotelephone system employing digitized speech/data and embedded signalling
JPH0754991B2 (ja) ディジタル移動無線通信方式
CN100396047C (zh) 经由总线同步数据通信的方法
KR20010007070A (ko) 저 신호대잡음비 환경에서 가변 길이로 인코딩된 데이터를전송하게하는 방법 및 장치
JP2003530728A (ja) 発振器周波数訂正機構を有するスペクトラム拡散ＧＭＳＫ／Ｍ−ａｒｙ無線
JP4427886B2 (ja) 測位システム
Chang et al. Performance of a TDMA portable radio system using a block code for burst synchronization and error detection
JP3285475B2 (ja) スペクトル拡散方式通信装置
MXPA98008095A (en) Improved technology to perform binding synchronization of bits and error detection in a tdm / t system
CN1960214B (zh) 一种在个人手持电话系统中实现同步的方法
JP5782966B2 (ja) 送信機、受信機、無線通信装置、及び無線通信方法
JPH0142175B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee