DE10205044A1 - Digitaler Phase Locked Loop - Google Patents

Digitaler Phase Locked Loop

Info

Publication number
DE10205044A1
DE10205044A1 DE10205044A DE10205044A DE10205044A1 DE 10205044 A1 DE10205044 A1 DE 10205044A1 DE 10205044 A DE10205044 A DE 10205044A DE 10205044 A DE10205044 A DE 10205044A DE 10205044 A1 DE10205044 A1 DE 10205044A1
Authority
DE
Germany
Prior art keywords
phase
digital
signal
locked loop
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10205044A
Other languages
English (en)
Inventor
Hans-Juergen Kuehn
Manfred Zupke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Intellectual Property and Standards GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH filed Critical Philips Intellectual Property and Standards GmbH
Priority to DE10205044A priority Critical patent/DE10205044A1/de
Priority to AT03702828T priority patent/ATE538531T1/de
Priority to PCT/IB2003/000331 priority patent/WO2003067751A2/en
Priority to CNB038032260A priority patent/CN100533950C/zh
Priority to JP2003566976A priority patent/JP4271582B2/ja
Priority to EP11150928A priority patent/EP2315350B1/de
Priority to US10/503,421 priority patent/US7071773B2/en
Priority to AU2003205945A priority patent/AU2003205945A1/en
Priority to EP03702828A priority patent/EP1479159B1/de
Publication of DE10205044A1 publication Critical patent/DE10205044A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2245Homodyne or synchrodyne circuits using two quadrature channels
    • H03D1/2254Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Die Erfindung betrifft einen digitalen Phase Locked Loop (PLL) 12 zu Demodulation eines Zwischenfrequenzsignals. Der digitale Phase Locked Loop 12 weist zwei Coordinate Rotation Digital Computer 24 und 30 in seinem Phasendetektor auf. Über eine Verstärkungsschaltung 27, einen Vorzeichendetektor 20, eine Trägerüberwachungsschaltung 28 und ein einstellbares Schleifenfilter 32 lässt sich die Robustheit des PLLs 12 verbessern.

Description

  • Die Erfindung betrifft einen digitalen Phase Locked Loop (PLL) für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzmodulator für Rundfunksignale, z. B. Fernsehsignale, mit einer digitalen Phasenvergleichsschaltung, einem digitalen Schleifenfilter, und einem digital gesteuerten Oszillator, wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist.
  • Herkömmliche digitale Phase Locked Loops werden häufig zur Demodulation eines modulierten Signals eingesetzt. Dabei wird mit Hilfe des PLLs aus einem modulierten Trägersignal das zu übertragende Informationssignal demoduliert. Häufig werden Rundfunksignale, insbesondere Fernsehsignale, mit Hilfe eines Amplitudenmodulationsverfahrens moduliert. Der PLL wird dann in Empfängerschaltungen eingesetzt, um aus einer amplitudenmodulierten Zwischenfrequenz das informationstragende Signal mit Hilfe einer Synchrondemodulation mit Trägerregeneration zu ermitteln.
  • Die digitale Phasenvergleichsschaltung dient dabei zum Vergleich einer Phase des Trägers des amplitudenmodulierten Eingangssignals mit einer Phase eines Vergleichssignals. Das Vergleichsignal wird über eine Rückkopplung der Phasenvergleichsschaltung erzeugt. Dazu wird der Ausgang der Phasenvergleichsschaltung, der den Phasenfehler zwischen Eingangssignal und rückgekoppelten Signal aufweist, über ein Schleifenfilter an einen gesteuerten Oszillator geführt.
  • Der gesteuerte Oszillator gibt dabei ein Signal aus, dass in seiner Phase dem Eingangssignal nachgeregelt wird, wodurch die Phasenvergleichsschaltung das Trägersignal filtern kann. Die Phasenvergleichsschaltung weist häufig einen digitalen Mischer auf, der den Ausgang des gesteuerten Oszillators mit dem Eingangssignal mischt, so dass aus dem Trägersignal das Informationssignal gefiltert werden kann. Hierzu wird das Trägersignal auf eine Phase von 0 Grad gedreht. Weiterhin weist die Phasenvergleichsschaltung eine Phasentransferschaltung auf, die den vom digitalen Mischer erkannten Phasenfehler in ein entsprechendes Ausgangssignal umwandelt, mit dessen Hilfe das Schleifenfilter angesteuert wird.
  • Aus der EP 0 486 095 A1 ist eine digitale Empfangsschaltung mit einer digitalen Phasenvergleichsschaltung offenbart. Ein Eingangssignal wird über ein Hilbertfilter in zwei orthogonale Signale gewandelt. Diese beiden Signale, die auch als Inphasesignal (I-Path) und Quadraturphasesignal (Q-Path) bezeichnet werden, werden der digitalen Phasenvergleichsschaltung zugeführt. Ein Phasenstellsignal wird der digitalen Phasenvergleichsschaltung ebenfalls zugeführt. Die digitale Phasenvergleichsschaltung mischt die beiden Eingangssignale mit dem Phasenvergleichssignal, so dass an den Ausgängen ein um die Trägerfrequenz bereinigtes I-Path Signal und Q-Path Signal vorliegt. Das Phasenvergleichssignal kann ein rückgekoppeltes Ausgangssignal der Phasenvergleichsschaltung sein. In diesem Fall lässt sich mit Hilfe der gezeigten Schaltung ein amplitudenmoduliertes Empfangssignal demodulieren.
  • Es hat sich jedoch gezeigt, dass herkömmliche Zwischenfrequenzdemodulatoren im Alltagsbetrieb instabil sind, insbesondere weil beim herkömmlichen Betrieb Amplitudenübermodulationen, geringe Signalstärken, unerwünschte FM/PM-Modulationen, schlechte Signal-/Rauschverhältnisse und statische Trägerfrequenzfehler auftreten. Das führt dazu, dass herkömmliche PLLs instabil sein können oder keine zufriedenstellenden Demodulationsergebnisse liefern.
  • Daher ist es ein technisches Problem der vorliegenden Erfindung, einen stabilen Feldbetrieb eines digitalen PLLs zu gewährleisten. Eine weiteres Problem der Erfindung ist es, die Bild und Tonqualität in Fernsehempfängern zu verbessern. Auch ist es ein Problem der Erfindung, im Normalbetrieb auftretende Störungen verlässlich zu eliminieren.
  • Zur Lösung dieser Probleme schlägt die Erfindung einen digitalen PLL vor, bei dem die Phasentransferschaltung eine mit einem Phasenfehler von π periodische Übertragungsfunktion aufweist, wodurch ein durch eine Amplitudenübermodulation des Eingangssignals auftretender Phasensprung von π unterdrückbar ist. Im Gegensatz zu herkömmlichen Phasentransferschaltungen, bei denen die Übertragungsfunktion periodisch in 2 π ist, ist die erfindungsgemäße Übertragungsfunktion der Phasentransferschaltung periodisch in π. Bevorzugt wird dabei eine zwischen -π/2 bis π/2 periodische Übergangsfunktion. Bei Amplitudenübermodulation kommt es dazu, dass eine Vorzeichenumkehr des Trägersignals auftritt, was dazu führt, dass der PLL beginnt, das Trägersignal nachzuregeln. Dies ist jedoch unerwünscht. Erfindungsgemäß wird das Eingangssignal, bei einer Darstellung im Zeigerdiagramm, für alle Werte der Phase


    also negative Realanteile, am Ursprung gespiegelt. Der Ausgang der Phasentransferschaltung hat dann immer einen positiven Realanteil. Im Fall einer Amplitudenübermodulation kommt es nicht zu einem Phasensprung von 180 Grad in der Phasentransferschaltung und der PLL bleibt in gerastetem Zustand.
  • Vorteilhaft lässt sich eine Phasentransferschaltung integrieren, wenn sie nach Anspruch 2 gebildet ist.
  • Vorzugsweise entspricht die Übertragungsfunktion Anspruch 3. Hierbei wird vorzugsweise eine Übertragungsfunktion, die einem Sägezahn nachbildet ist, realisiert.
  • Die erfindungsgemäße Phasentransferschaltung führt keine Auswertung der Polarität des Eingangssignals aus. Dadurch tritt am Ausgang der Phasentransferschaltung eine Mehrdeutigkeit bezüglich der Polarität des Signals auf. Diese Mehrdeutigkeit lässt sich gemäß Anspruch 4 auflösen. Mit dessen Hilfe lässt sich die Polarität des Eingangssignals ermitteln und somit die Mehrdeutigkeit, die durch die Phasentransferschaltung erzeugt wird, auflösen.
  • Vorzugsweise ist der Vorzeichendetektor gemäß Anspruch 5 gebildet. Bei einer Integration über das Signal lässt sich mit hoher Wahrscheinlichkeit die korrekte Polarität des Eingangssignals ermitteln.
  • Das erfindungsgemäße Problem wird gemäß eines weiteren Gegenstandes der Erfindung durch einen digitalen PLL gelöst, bei dem der Phase Locked Loop eine für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzdemodulator für Rundfunksignale, mit einer digitalen Phasenvergleichsschaltung, einem digitalem Schleifenfilter, und einem digital gesteuertem Oszillator ausgestattet ist, wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist, und eine Trägerüberwachung aufweist, wobei mit Hilfe der Trägerüberwachung ein unterer Grenzwert des Betrags der Trägersignalstärke detektierbar ist und wobei bei einem detektierten unteren Grenzwert die Phasentransferschaltung deaktivierbar ist. Der durch die Phasentransferschaltung berechnete Phasenfehler wird bei kleinen Signalstärken ungenau. Aufgrund von beispielsweise Rauschen wird ein falscher Phasenfehler errechnet, der zu ungewünschter PLL-Aktivität führt. Um diese zu vermeiden, wird mit Hilfe der Trägerüberwachungsschaltung die Signalstärke des Trägersignals erkannt. Unterschreitet die Signalstärke des Trägersignals vom Betrag her einen bestimmten Grenzwert, lässt sich die Phasentransferschaltung deaktivieren. Insbesondere bei Einsatz eines im Linearbetrieb arbeitenden Cordic treten Fehler bei geringen Signalstärken auf. Diese führen zu unerwünschten Aktivitäten des PLLs. Wird aber die Phasentransferschaltung, also der Cordic, deaktiviert, können die unerwünschten Aktivitäten unterdrückt werden.
  • Vorteilhaft lässt sich die Aktivität des PLLs gemäß Anspruch 7 deaktivieren. Durch das Einstellen des Inphasesignals auf einen Maximalwert und des Quadraturphasesignals auf den Wert Null, lässt sich die Ausgabe der Phasentransferschaltung auf den Wert Null einstellen. Dadurch wird bewirkt, dass der PLL in Ruhe bleibt.
  • Das erfindungsgemäße Problem wird ebenfalls gemäß eines weiteren Gegenstandes der Erfindung gelöst, mit einem digitalen Phased Locked Loop für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für eine Zwischenfrequenzdemodulation für Rundfunksignale, mit einer digitalen Phasenvergleichsschaltung, einem digitalen Schleifenfilter, und einem digital gesteuerten Oszillator, wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist. Dieser digitale PLL zeichnet sich dadurch aus, dass das digitale Schleifenfilter in Wirkverbindung mit einer Verstärkungskontrollschaltung steht und dass die Bandbreite des Schleifenfilters in Abhängigkeit von einer Ausgabe der Verstärkungskontrollschaltung einstellbar ist. Die Verstärkungskontrollschaltung ist vorzugsweise ein Amplitude Gain Controler (AGC). Wenn durch die Verstärkungskontrollschaltung festgestellt wird, dass am Eingang (Tuner) das Eingangssignal nur wenig verstärkt werden muss, die Signalstärke groß ist, wirken sich Rauschstörungen nur wenig auf das Regelverhalten des PLLs aus. Wird dagegen festgestellt, dass eine große Verstärkung notwendig ist, um das Eingangszwischenfrequenzsignal auf eine hinreichend große Amplitude zu verstärken, ist davon auszugehen, dass auch Signalrauschen verstärkt wird und sich negativ auf das Regelverhalten des PLLs auswirkt. Je geringer die Rauschanfälligkeit des PLL ist, desto größer kann die Bandbreite des vorzugsweise als aktiver Tiefpass (PI-Glied) ausgeführten Schleifenfilters eingestellt werden.
  • Die Variation des Schleifenfilters wird vorzugsweise nach Anspruch 10 gesteuert. Vorteilhaft dabei ist, dass auf unterschiedliche Signalqualitäten reagiert werden kann. Durch die Einstellung der Bandbreite des Schleifenfilters ergibt sich eine Rauschbefreiung des PLL.
  • Das erfindungsgemäße Problem wird ebenfalls gemäß eines weiteren Gegenstandes der Erfindung durch einen digitalen PLL für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzdemodulator für Rundfunksignale, mit einer digitalen Phasenvergleichsschaltung, einem digitalen Schleifenfilter, und einem digital gesteuerten Oszillator, wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist, gelöst, der dadurch gekennzeichnet ist, dass das digitale Schleifenfilter einen Frequency Locked Loop aufweist, dass mit Hilfe des Frequency Locked Loop ein Gradient des Ausgangssignals der Phasentransferschaltung ermittelbar ist dass mit Hilfe des ermittelten Gradienten der digital gesteuerte Oszillator einstellbar ist, wobei der Phase Locked Loop mit Hilfe der Einstellung des digital gesteuerten Oszillators bei einer Ablage der Trägersignalfrequenz von 0 bis 1,6 MHz von einer Nominalfrequenz einem gerasteten Zustand zuführbar ist. Der Gradient des Ausgangssignals der Phasentransferschaltung gibt Auskunft darüber, wie groß der Frequenzfehler zwischen Eingangssignal und Phasenstellsignal ist. Der digital gesteuerte Oszillator wird in Abhängigkeit vom ermittelten Gradienten angesteuert. Bei einem großen Offset zwischen der Frequenz des tatsächlichen Eingangssignals und der nominalen Frequenz ergibt sich ein großer Gradient, der dazu führt, dass der DTO den Frequenzbereich schnell durchläuft. Nähern sich die beiden Frequenzen einander an, so verkleinert sich auch der Gradient, wodurch sich der PLL langsamer dem Trägersignal nähert bis der Fangbereich des PLL zur Phasengleichheit führt. Eine solche Vorrichtung wird vorteilhafterweise bei einem automatischen Sendersuchlauf eingesetzt.
  • Besonders vorteilhaft lässt sich der Gradient gemäß Anspruch 12 ermitteln. Bei einem digitalen Frequenz Locked Loop wird ein n-ter Ausgangswert mit einem vorhergehenden (n - 1)-ten Ausgangswert verglichen. Die Differenz gibt Auskunft darüber, wie groß der Phasenfehler zwischen Phasenstellsignal und Trägerfrequenzphase ist. Je größer der Frequenzfehler ist, umso schneller durchläuft der Frequency Locked Loop den Suchbereich des PLLs.
  • Vorteilhaft ist ein digitaler PLL nach Anspruch 13. Durch den Cordic im Rotationsbetrieb kann ein Eingangssignal mit einem Phasenstellsignal gemischt werden, so dass die Phase des Trägers des Eingangssignals in Richtung Null gedreht wird. Vorteilhaft ist ein Cordic, da er keine Multiplikationen, sondern lediglich Shift und Add Operationen durchführt. Dieser verringert den Aufwand erheblich. Auch erlaubt der Cordic, dass das Eingangssignal als Inphasesignals und als Quadraturphasesignal mit dem DTO Signal verglichen wird.
  • Die Verwendung eines vorbeschriebenen Phase Locked Loops in Fernsehempfängern für Fernsehsignale betrifft einen weiteren Gegenstand der Erfindung.
  • Mit Hilfe des erfindungsgemäßen Phase Locked Loops lässt sich seine Fehleranfälligkeit in Zwischenfrequenzdemodulatoren erheblich reduzieren.
  • Nachfolgend wird die Erfindung anhand einer ein Ausführungsbeispiel zeigenden Zeichnung näher erläutert. In der Zeichnung zeigt:
  • Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Zwischenfrequenzdemodulators;
  • Fig. 2 eine Übertragungsfunktion einer Phasentransferschaltung.
  • Fig. 1 zeigt einen Demodulator 2 für ein Zwischenfrequenzsignal 4 eines Tuners eines Fernsehsignalempfängers (nicht dargestellt). Der Demodulator 2 weist einen Analog/Digital-Wandler 6, ein Dezimationsfilter 8, ein Hilbertfilter 10 und einen digitalen Phase Locked Loop (PLL) 12. Außerdem ist in dem Demodulator 2 ein digitales Nyquist Filter 14, ein Tiefpassfilter 16, ein Allpass 18, ein Vorzeichendetektor 20, eine Verstärkungskontrollschaltung 22 sowie ein Videoausgang 20a, einen Audioausgang 20b, einen Tunerregelausgang 22b und ein Zwischenfrequenzverstärkerregelausgang 22a angeordnet.
  • Der digitale PLL 12 weist einen Coordinate Rotation Digital Computer (Cordic) 24 im Rotationsbetrieb, ein Tiefpassfilter 26, eine Trägerüberwachungsschaltung 28 und einen Cordic 30 im Linearbetrieb auf, die zusammen einen Phasendetektor 12a bilden.
  • Der Schleifenfilterblock 12b ist gebildet aus einem Tiefpassfilter 32 mit veränderbarer Bandbreite und einen Frequency Locked Loop (FLL) 34. Außerdem weist der digitale PLL 12 einen Digital Controlled Oszillator (DTO) 36 auf.
  • Das von einer Empfangsantenne empfangene Fernsehsignal wird von einem Tuner (nicht dargestellt) verstärkt und in ein Zwischenfrequenzsignal gewandelt. Das Zwischenfrequenzsignal wird erneut durch einen Amplitude Gain Controller (AGC) (nicht dargestellt) verstärkt und als Zwischenfrequenzsignal 4 dem Demodulator 2 zugeführt.
  • Im Demodulator 2 wird das Zwischenfrequenzsignal 4 mit Hilfe des Analog/Digital- Wandlers 6 mit einer Abtastfrequenz von ca. 54 Mhz abgetastet. Das digitale Signal wird durch das Dezimationsfilter 8 in seiner Abtastrate um den Faktor 2 dezimiert und dem Hilbertfilter 10 zugeführt. Mit Hilfe des Hilbertfilters 10 wird das Zwischenfrequenzsignal in zwei um 90 Grad phasenverschobene Signale gewandelt. Das ist zum einen ein Inphasesignal (I-Path), dessen Phase mit der des Zwischenfrequenzsignals übereinstimmt und ein Quadraturphasesignal (Q-Path), dessen Phase um 90 Grad zur Phase des Zwischenfrequenzsignals verschoben ist. Das I-Path Signal und das Q-Path Signal wird dem digitalen PLL 12 zugeführt.
  • Im digitalen PLL 12 wird aus dem Eingangssignal ein Referenzträger gebildet und durch Rückdrehung auf 0 Hz demoduliert.
  • Zunächst befindet sich der digitale PLL 12 in einem nicht gerastetem Zustand. Das bedeutet, dass die Phase und Frequenz des Eingangssignals am Cordic 24 von der Phase und Frequenz des Ausgangs des DTO 36 voneinander abweichen. Das Ausgangssignal des Cordic 24 ist nicht demoduliert und wird zunächst über das Tiefpassfilter 26 gefiltert, um Farb- und Tonträger zu unterdrücken.
  • Über die Trägerüberwachungsschaltung 28 wird das Signal dem Cordic 30 zugeführt. Dieser Cordic 30 führt einen Phasentransfer aus. Dabei wird das Eingangssignals über eine lineare Übertragungsfunktion in ein entsprechendes Ausgangssignal gewandelt. Dieses Ausgangssignal wird über das Tiefpassfilter 32 dem DTO 36 zugeführt. Das Ausgangssignal des Cordic 30 wird zusätzlich dem Frequency Locked Loop 34 zugeführt.
  • Um das Eingangssignal des Cordic 24 zu demodulieren, muss die Phase des DTO 36 der des Eingangssignals nachgeregelt werden. Das Ausgangssignal des Cordic 30 gibt Auskunft über den momentanen Phasenfehler zwischen DTO 36 und Eingangssignal. Um diesen auszugleichen wird ein Stellsignal aus dem Ausgang des FLLs 34 und dem Tiefpassfilter 32 gebildet.
  • Mit Hilfe dieses Stellsignals wird die Frequenz und Phase des DTO 36 nachgeregelt. Durch die Regelung des Ausgangssignals des DTOs 36 gewährleistet der Cordic 24, dass an seinem Ausgang das Eingangssignal synchron amplitudendemoduliert anliegt.
  • Der Cordic 30 weist eine Übertragungsfunktion 38, wie sie in Fig. 2 dargestellt ist, auf. Die Übertragungsfunktion 38 ist zwischen -π/2 und π/2 durch eine Rampe gebildet, die in π periodisch ist, so dass sich eine Sägezahnfunktion ergibt. Die Übertragungsfunktion 38 weist einen Phasensprung 44 auf. Im Vergleich zu herkömmlichen Übertragungsfunktionen 38a, die in 2π periodisch sind, tritt hierbei der Phasensprung 44 bei π/2 auf, im Gegensatz zum Phasensprung 42 bei einem Phasenfehler von π. Entsprechend der Übertragungsfunktion 38 wird durch den Cordic 30 der Phasenfehler des Eingangssignals so ausgewertet, dass nur Ausgangswerte mit einem Wert zwischen π/2 bzw. -π/2 vorliegen. Phasenfehler die darüber liegen, werden am Ursprung gespiegelt. Das bedeutet, dass der Realteil des Eingangssignals lediglich vom Betrag her ausgewertet wird. Bei einer Zeigerdarstellung des Eingangssignals lässt sich die Übertragungsfunktion des Cordics 30 so deuten, dass der Zeiger des Eingangssignals am Nullpunkt für negative reelle Werte gespiegelt wird.
  • Beispielsweise tritt bei einer Amplitudenübermodulation des Eingangssignal ein Phasensprung von 180 Grad auf. Dadurch, dass durch den Cordic 30 der Realteil des Eingangssignals nur vom Betrag her ausgewertet wird, bleibt der PLL 12 auch bei einem Phasensprung von 180 Grad in Ruhe. Eine Amplitudenübermodulation wirkt sich somit nicht negativ auf den PLL 12 aus.
  • Da jedoch das Vorzeichen des Eingangssignals durch den Cordic 30 unterdrückt wird, muss dieses am Ausgang wiedergewonnen werden. Dies wird mit Hilfe des Vorzeichendetektors 20 erreicht.
  • Der Vorzeichendetektor 20 integriert das Videosignal über eine gesamte Zeile. Da durch Amplitudenübermodulation lediglich ein kleiner Teil des Gesamtsignals in seinem Vorzeichen geändert wird, lässt sich dieser durch Integration über eine gesamte Zeile eliminieren. Die Rückgewinnung des Vorzeichens wird im Vorzeichendetektor 20 durchgeführt.
  • Häufig kommt es dazu, dass die Einhüllende des Trägersignal nur eine geringe Amplitude aufweist. In diesem Fall kann das Informationssignal bei Amplitudenmodulation nahe an den Nulldurchgang gelangen. Das führt aber zu Fehlern im Cordic 30, da dieser amplitudenunabhängig arbeitet und bei kleinen Amplituden fehleranfällig ist. Aus diesem Grunde wird bei einem Signalpegel von ca. 2% um den Nullpunkt der Cordic 30 deaktiviert. Bei der Trägerüberwachungsschaltung 28 wird der Betrag der Amplitude des Inphasesignals überwacht. Unterschreitet dieser einen Grenzwert, so wird das Inphasesignal auf seinen Maximalwert gesetzt. Dies kann entweder die negative oder positive Vollauslenkung sein, wobei das Vorzeichen abhängig vom jeweiligen Fernsehstandard ist. Das Quadraturphasesignal wird auf Null gesetzt. Für diesen Fall ist der Ausgang des Cordic 30 Null, was dazu führt, dass die Phase des DTO 36 nicht nachgeregelt wird.
  • Das Fernsehsignal ist häufig restseitenbandmoduliert. Bei der Demodulation muss mit Hilfe des Nyquist-Filters 14 aus den beiden Restseitenbändern das Videosignal zurückgewonnen werden.
  • Fehler im Eingangssignal, die beispielsweise durch Rauschspitzen erzeugt werden, führen häufig zu ungewünschten Aktivitäten des PLLs 12. Der Einfluss des Rauschens auf das Signal und das Regelverhalten des PLLs 12 ist abhängig von der Signalstärke des Zwischenfrequenzsignals. Je größer die Signalstärke des Zwischenfrequenzsignals ist, desto geringer muss die Verstärkung dieses Signals eingestellt werden. In diesem Fall werden Fehler durch Signalrauschen auch nur gering verstärkt. Durch eine Kopplung der Verstärkungskontrollschaltung 22 mit dem Tiefpassfilter 32 lässt sich die Bandbreite des Schleifenfilter in 12b in Abhängigkeit vom Signalpegel des Zwischenfrequenzsignals regeln. Die Signalstärke des Schwarzpegels des Videosignals lässt auf die Signalstärke des Zwischenfrequenzsignals schließen. Durch die Verstärkungskontrollschaltung 22 wird die Signalstärke des Synchronisationssignals überwacht.
  • Das Ergebnis der Verstärkungskontrollschaltung 22 wird zum einen über den Zwischenfrequenzverstärkerausgang 22a an den Zwischenfrequenzverstärker übermittelt, der entsprechend das Zwischenfrequenzsignal verstärkt. Zum anderen wird es an das Tiefpassfilter 32 übermittelt. Dieses stellt seine Bandbreite in Abhängigkeit von der gemessenen Signalstärke ein. Je größer die Signalstärke ist, desto geringer ist der Einfluss von Signalrauschen. In diesem Fall kann die Bandbreite des Tiefpassfilters 32 groß gewählt werden. Ist die Signalstärke gering, so wird zusammen mit dem Zwischenfrequenzsignal auch Signalrauschen im Zwischenfrequenzverstärker verstärkt. Dieses Rauschen führt zu ungewollten Regelungen des PLLs 12, wenn die Bandbreite des Schleifenfilters 12b zu groß gewählt ist. Daher wird bei geringer Signalstärke die Bandbreite des Tiefpassfilters 32 klein gewählt. Mit Hilfe der Regelung der Bandbreite des Tiefpassfilters 32 lässt sich eine Rauschbefreiung des PLLs durchführen. Der PLL reagiert weniger auf Signalrauschen.
  • Bei der Einstellung eines Empfangskanals wird die gesamte Suchfrequenz durch den PLL 12 durchlaufen. Dabei wird der DTO 36 vom Schleifenfilter 32 und vom FLL 34 angesteuert. Je größer der Unterschied zwischen Frequenz des DTO 36 und des Eingangssignals am Cordic 24 ist, desto steiler ist das Phasenfehlersignal, dass am Ausgang des Cordics 30 anliegt. Durch den FLL 34 wird die Steigung des Ausgangssignals des Cordics 30 gemessen. In Abhängigkeit von diesem Gradienten wird die Frequenz des DTOs 36 nachgeregelt. Dadurch ist ein Einfangen des Trägers auch bei einem großen Frequenzoffset von beispielsweise 1,6 MHz möglich. Dies erlaubt einen schnellen Sendersuchlauf. BEZUGSZEICHENLISTE 2 Demodulator
    4 Zwischenfrequenzsignal
    6 Analog/Digital-Wandler
    8 Dezimationsfilter
    10 Hilbertfilter
    12 Digitaler Phase Locked Loop (PLL)
    12a Phasendetekor
    12b Schleifenfilterblock
    14 Digitaler Nyquist Filter
    16 Tiefpassfilter
    18 Allpass
    20 Vorzeichendetektor
    22 Verstärkungskontrollschaltung
    22a Zwischenfrequenzverstärkerausgang
    22b Tuner-Regelausgang
    24 Cordic
    26 Tiefpass
    28 Trägerüberwachungsschaltung
    30 Cordic
    32 Tiefpass/Schleifenfilter
    34 Frequency Locked Loop (FLL)
    36 Digital Controlled Oscillator (DTO)
    38 Übertragungsfunktion des Cordic 30
    40 Arbeitspunkt
    42 Übermodulationspunkt
    44 Phasensprung
    38a Übertragungsfunktion einer herkömmlichen Phasentransferschaltung

Claims (13)

1. Digitaler Phase Locked Loop (PLL) für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzdemodulator für Rundfunksignale, mit
einer digitalen Phasenvergleichsschaltung,
einem digitalem Schleifenfilter, und
einem digital gesteuertem Oszillator,
wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist,
dadurch gekennzeichnet, dass
die Phasentransferschaltung eine mit einem Phasenfehler von π periodische Übertragungsfunktion aufweist,
wodurch ein durch eine Amplitudenübermodulation des Eingangssignals auftretender Phasensprung von π unterdrückbar ist.
2. Digitaler Phase Locked Loop nach Anspruch 1, dadurch gekennzeichnet, dass die Phasentransferschaltung aus einem Coordinate Rotation Digital Computer (Cordic) im Linearbetrieb gebildet ist.
3. Digitaler Phase Locked Loop nach Anspruch 1, dadurch gekennzeichnet, dass die Übertragungsfunktion der Phasentransferschaltung linear ist.
4. Digitaler Phase Locked Loop nach Anspruch 1, dadurch gekennzeichnet, dass ein Vorzeichendetektor dem Phase Locked Loop nachgeordnet ist, wobei mit Hilfe des Vorzeichendetektors aus dem Ausgangssignal die Polarität des Videosignals ermittelbar ist.
5. Digitaler Phase Locked Loop nach Anspruch 4, dadurch gekennzeichnet, dass der Vorzeichendetektor einen Integrator aufweist, wobei mit Hilfe des Integrators das Ausgangssignal integrierbar ist und aus dem Ausgangssignal die Polarität des Videosignals bestimmbar ist.
6. Digitaler Phase Locked Loop für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzdemodulator für Rundfunksignale, mit
einer digitalen Phasenvergleichsschaltung,
einem digitalem Schleifenfilter, und
einem digital gesteuertem Oszillator,
wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist,
dadurch gekennzeichnet, dass
der Phase Locked Loop eine Trägerüberwachungsschaltung aufweist,
wobei mit Hilfe der Trägerüberwachungsschaltung ein unterer Grenzwert des Betrags der Trägersignalstärke detektierbar ist und
wobei bei einem detektiertem unterem Grenzwert die Phasentransferschaltung deaktivierbar ist.
7. Digitaler Phase Locked Loop nach Anspruch 6, dadurch gekennzeichnet, dass der Betrag des unteren Grenzwertes zwischen 0 und 10% der maximalen Amplitude der Trägersignalstärke ist.
8. Digitaler Phase Locked Loop nach Anspruch 7, dadurch gekennzeichnet, dass die Trägerüberwachungsschaltung einen Eingang für ein Inphasesignals (I-Path) und einen Eingang für ein Quadraturphasesignal (Q-Path) aufweist, dass mit Hilfe der Trägerüberwachungsschaltung das Inphasesignals auswertbar ist und dass bei einem Erreichen des unteren Grenzwertes durch das Inphasesignals das Quadraturphasesignal auf den Wert 0 einstellbar ist und das Inphasesignals auf eine maximale Signalamplitude einstellbar ist.
9. Digitaler Phase Locked Loop für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzdemodulator für Rundfunksignale, mit
einer digitalen Phasenvergleichsschaltung,
einem digitalem Schleifenfilter, und
einem digital gesteuertem Oszillator,
wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist,
dadurch gekennzeichnet, dass
das digitale Schleifenfilter in Wirkverbindung mit einer Verstärkungskontrollschaltung steht, und
dass die Bandbreite des Schleifenfilters in Abhängigkeit von einer Ausgabe der Verstärkungskontrollschaltung einstellbar ist.
10. Digitaler Phase Locked Loop nach Anspruch 9, dadurch gekennzeichnet, dass bei einer durch die Verstärkungskontrollschaltung detektierten großen Verstärkung die Bandbreite des Schleifenfilters verringerbar ist und dass bei einer durch die Verstärkungskontrollschaltung detektierten kleinen Verstärkung die Bandbreite des Schleifenfilters vergrößerbar ist.
11. Digitaler Phase Locked Loop für eine Demodulation eines amplitudenmodulierten Signals, insbesondere für einen Zwischenfrequenzdemodulator für Rundfunksignale, mit
einer digitalen Phasenvergleichsschaltung,
einem digitalem Schleifenfilter, und
einem digital gesteuertem Oszillator,
wobei die Phasenvergleichsschaltung einen digitalen Mischer und eine Phasentransferschaltung aufweist,
dadurch gekennzeichnet, dass
das digitale Schleifenfilter einen Frequency Locked Loop (FLL) aufweist,
dass mit Hilfe des Frequency Locked Loop ein Gradient des Ausgangssignals der Phasentransferschaltung ermittelbar ist und
dass mit Hilfe des ermittelten Gradienten der digital gesteuerte Oszillator einstellbar ist,
wobei der Phase Locked Loop mit Hilfe der Einstellung des digital gesteuerten Oszillators bei einer Ablage der Trägersignalfrequenz von 0 bis 1,6 MHz von einer Nominalfrequenz einem gerasteten Zustand zuführbar ist.
12. Digitaler Phase Locked Loop nach Anspruch 11, dadurch gekennzeichnet, dass der Frequency Locked Loop als digitale Schaltung gebildet ist, dass das Ausgangssignal der Phasentransferschaltung aus einer Folge digital codierter Einzelwerte gebildet ist und dass mit Hilfe von aufeinanderfolgenden Einzelwerten der Gradient berechenbar ist.
13. Digitaler Phase Locked Loop nach einem der Ansprüche 1, 6, 9 oder 11 dadurch gekennzeichnet, dass die Phasenvergleichsschaltung durch einen Coordinate Rotation Digital Computer (Cordic) im Rotationsbetrieb gebildet ist.
DE10205044A 2002-02-07 2002-02-07 Digitaler Phase Locked Loop Withdrawn DE10205044A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10205044A DE10205044A1 (de) 2002-02-07 2002-02-07 Digitaler Phase Locked Loop
AT03702828T ATE538531T1 (de) 2002-02-07 2003-02-03 Digitaler phasenregelkreis
PCT/IB2003/000331 WO2003067751A2 (en) 2002-02-07 2003-02-03 Digital phase locked loop
CNB038032260A CN100533950C (zh) 2002-02-07 2003-02-03 数字锁相环
JP2003566976A JP4271582B2 (ja) 2002-02-07 2003-02-03 デジタル位相ロックループ
EP11150928A EP2315350B1 (de) 2002-02-07 2003-02-03 Digitaler Phasenregelkreis
US10/503,421 US7071773B2 (en) 2002-02-07 2003-02-03 Digital phase locked loop
AU2003205945A AU2003205945A1 (en) 2002-02-07 2003-02-03 Digital phase locked loop
EP03702828A EP1479159B1 (de) 2002-02-07 2003-02-03 Digitaler phasenregelkreis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10205044A DE10205044A1 (de) 2002-02-07 2002-02-07 Digitaler Phase Locked Loop

Publications (1)

Publication Number Publication Date
DE10205044A1 true DE10205044A1 (de) 2003-08-21

Family

ID=27618394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10205044A Withdrawn DE10205044A1 (de) 2002-02-07 2002-02-07 Digitaler Phase Locked Loop

Country Status (8)

Country Link
US (1) US7071773B2 (de)
EP (2) EP2315350B1 (de)
JP (1) JP4271582B2 (de)
CN (1) CN100533950C (de)
AT (1) ATE538531T1 (de)
AU (1) AU2003205945A1 (de)
DE (1) DE10205044A1 (de)
WO (1) WO2003067751A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260356A (ja) * 2004-03-09 2005-09-22 Fujitsu Ltd 復調装置及び復調方法
US7061276B2 (en) * 2004-04-02 2006-06-13 Teradyne, Inc. Digital phase detector
US8184747B2 (en) * 2005-11-14 2012-05-22 Tektronix, Inc. Flexible timebase for EYE diagram
US7856464B2 (en) * 2006-02-16 2010-12-21 Sigmatel, Inc. Decimation filter
US7453288B2 (en) * 2006-02-16 2008-11-18 Sigmatel, Inc. Clock translator and parallel to serial converter
US7724861B2 (en) * 2006-03-22 2010-05-25 Sigmatel, Inc. Sample rate converter
JP2008011128A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 映像検波回路
US7831001B2 (en) * 2006-12-19 2010-11-09 Sigmatel, Inc. Digital audio processing system and method
US7577419B2 (en) * 2006-12-19 2009-08-18 Sigmatel, Inc. Digital mixer system and method
US7792220B2 (en) 2006-12-19 2010-09-07 Sigmatel, Inc. Demodulator system and method
US7729461B2 (en) * 2006-12-22 2010-06-01 Sigmatel, Inc. System and method of signal processing
US7986265B2 (en) 2008-08-29 2011-07-26 Interstate Electronics Corporation Systems and methods for determining a rotational position of an object
EP2339753B1 (de) * 2009-12-24 2012-07-04 Nxp B.V. Digitaler Phasenregelkreis
US8760176B2 (en) * 2010-11-10 2014-06-24 St-Ericsson Sa Methods and systems for production testing of DCO capacitors
US20120166859A1 (en) * 2010-12-22 2012-06-28 Fernald Kenneth W Method and apparatus for generating a system clock signal
US9157940B2 (en) * 2011-02-09 2015-10-13 Smart Energy Instruments, Inc. Power measurement device
EP2535838A1 (de) * 2011-06-16 2012-12-19 Gemalto SA Kontaktloses Kommunikationsverfahren mit negativer Modulation
US9983315B1 (en) 2015-05-29 2018-05-29 Interstate Electronics Corporation Satellite navigation receiver for a rapidly rotating object with improved resistance to jamming
CN110071729A (zh) * 2018-01-22 2019-07-30 海能达通信股份有限公司 环路滤波器带宽的控制方法及装置
CN109861941B (zh) * 2019-01-30 2022-07-01 四川天源宏创科技有限公司 一种用于广播信号的数字化解调方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346477A (en) * 1977-08-01 1982-08-24 E-Systems, Inc. Phase locked sampling radio receiver
US4199179A (en) * 1977-12-27 1980-04-22 Coachmen Industries, Inc. Spring biased prop for a pivoted member hinged to a support member
FI895068A0 (fi) * 1989-10-25 1989-10-25 Telenokia Oy Frekvenssyntetisator.
NL9002489A (nl) 1990-11-15 1992-06-01 Philips Nv Ontvanger.
US5636208A (en) * 1996-04-12 1997-06-03 Bell Communications Research, Inc. Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
WO2000065799A1 (en) * 1999-04-23 2000-11-02 Nokia Networks Oy Qam modulator

Also Published As

Publication number Publication date
EP1479159B1 (de) 2011-12-21
JP4271582B2 (ja) 2009-06-03
CN100533950C (zh) 2009-08-26
WO2003067751A3 (en) 2004-03-11
EP1479159A2 (de) 2004-11-24
WO2003067751A2 (en) 2003-08-14
EP2315350A2 (de) 2011-04-27
AU2003205945A8 (en) 2003-09-02
EP2315350B1 (de) 2012-11-28
ATE538531T1 (de) 2012-01-15
CN1630978A (zh) 2005-06-22
US7071773B2 (en) 2006-07-04
US20060017498A1 (en) 2006-01-26
JP2005517336A (ja) 2005-06-09
AU2003205945A1 (en) 2003-09-02
EP2315350A3 (de) 2011-10-05

Similar Documents

Publication Publication Date Title
DE10205044A1 (de) Digitaler Phase Locked Loop
DE69729347T2 (de) Vorrichtung und Verfahren zur digitalen Demodulation
DE19910904B4 (de) Messgeräteempfänger für digital modulierte Radiofrequenzsignale
DE4191766C2 (de) Frequenzsteuerschaltkreis für einen einstellbaren Empfänger-Oszillator
DE69320868T2 (de) Empfänger mit einem kombinierten AM-FM-Demodulator
DE69515312T2 (de) Direktmischempfänger
DE69127828T2 (de) Sender und empfänger für kompatibles hochauflösendes fernsehsystem
DE19708005C2 (de) Automatische Verstärkungsregelungsschaltung für ein Funkdatenkommunikationssystem
DE4216027C2 (de) Demodulierschaltkreis
EP0595277B1 (de) Homodynempfänger und Verfahren zur direkten Konvertierung
DE2950984A1 (de) Mehrkanal-amplituden-modulations- system
DE69530435T2 (de) Demodulationsanordnung für einen hochauflösenden Fernsehempfänger
DE69221623T2 (de) Taktsignalgenerator für einen digitalen fernsehempfänger
DE68928362T2 (de) Digitale selbsttätige Frequenzsteuerung mit reinen Sinuswellen
EP0134417A1 (de) Übertragungssystem für TV-Signale in Richtfunkstrecken
DE3644392C2 (de)
DE69216928T2 (de) Empfänger mit Direktumsetzung
EP1356651B1 (de) Abgleichverfahren für einen transceiver mit zwei-punkt-modulation
DE69807943T2 (de) Direkte frequenzauswahl sowie direkte abwärtswandlung für digitale empfänger
DE2913172B2 (de) Empfänger für hochfrequente elektromagneitsche Schwingungen mit einer Frequenznachregelung
EP1643633A1 (de) Schaltungsanordnung zur Unterdrückung einer Störung , sowie Verfahren
DE102004047424A1 (de) Schaltung und Verfahren zur Trägerrückgewinnung
WO2004049563A2 (de) Verstärkeranordnung, empfänger mit der verstärkeranordnung und verfahren zum betrieb eines programmierbaren verstärkers
DE3139157A1 (de) Pilotton-demodulator fuer den stereo-fernsehempfang
DE10157392C2 (de) Empfänger mit Offsetkompensation

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee