JPH11508115A - Ｔｄｍ／ｔｄｍａシステムにおけるビット同期化とエラー検出を同時に実行する改良手法 - Google Patents

Abstract

(57)【要約】 例えば、低パワー・ポータブル・ディジタル・テレホニに関連して使用されている、時分割多重／時分割多元接続（ＴＤＭ／ＴＤＭＡ）システムにおいて受信ディジタル・データ・バーストのビット同期とエラー検出を同時に行う改良手法が開示されている。この改良手法によると、ビット同期とエラー検出が共に同時に行われるため、トランシーバにおけるレイテンシが低減化される。ラウンドトリップ・ディレイが低減するので、エコー抑止手法を使用しないで済むことになる。

Description

【発明の詳細な説明】 ＴＤＭ／ＴＤＭＡシステムにおけるビット同期化と エラー検出を同時に実行する改良手法発明の分野 本発明は、時分割多重／時分割多元接続方式(time division multiplexed/tim e division multiple access-TDM/TDMA)通信システムにおける受信ディジタル・ データ・バーストのビット同期化とエラー検出を同時に実行する改良手法に関す る。さらに具体的には、本発明は、レイテンシ（latency:待ち時間）低減化を特 徴とするビット同期化とエラー検出手法に関する。発明の背景 ワイヤレス（無線）通信に対する爆発的な要求に応えるためにさまざまなシス テムが開発され、実現されている。そのようなシステムとしては、コードレス電 話システム、セルラ移動無線システム、公衆パケット無線データ・ネットワーク および無線ページング・システムがある。一般に公表された米国特許第5,084,89 1号（以下「特許’８９１」と呼ぶ）（その開示内容は引用により本明細書の一 部を構成するものである）に概要が説明されているように、これらのシステムの 各々には、さまざまな長所と欠点がある。 この種のワイヤレス通信システムの中で、特に低パワー・ディジタル・システ ムは低速の携帯使用（例えば、歩行者による）をサポートする目的で開発された ものである。セルラ無線と同様に、低パワー・ポータブル・ディジタル・テレホ ニは、無線ポート(radio port-RP)と呼ばれる固定ベース・ユニット(fixed base unit)、および多重化方式でそのポートに同時にアクセスできる複数の固定また はポータブル・トランシーバ（以下「加入者ユニット(subscriber unit-SU)」と 呼ぶ）を使用している。 低パワー多重化無線リンクは時分割多重／時分割多元接続方式で動作し、ＲＰ とその関連ＳＵとの間に複数の個別全二重要求割当てディジタル・チャネル(ful ly duplex demand-assigned digital channel)を提供しているのが普通であ る。各ＲＰは時分割多重化ビットストリームを、事前に規定された搬送周波数で 送信している。他方、ＲＰにアクセスする各ＳＵ側はその応答として、事前に規 定された共通搬送周波数でＴＤＭＡバーストを送信しているが、この共通搬送周 波数はＲＰ側で使用されるものと異なっている場合もあれば(周波数分割二重シ ステムの場合)、ＲＰ側で使用されるものと同じである場合もある(時分割二重シ ステムの場合)。ＳＵ側の送信器で使用されるパワーは平均で5-10ミリワットの 範囲かそれ以下であり、得られるレンジは数百から数千フィートまでである。こ の伝送レンジでは、ＲＰが同時にサービスできる、ローカルに置かれた個々のＳ Ｕは20から30までである。 このようなシステムでは、同じＴＤＭチャネルがＲＰで再使用できるのは、Ｒ Ｐが同一チャネル妨害を許容し得る低レベルまでに低減し、しかも貴重なスペク トルを節減できるだけ遠くに離れているときである。ワイヤレス電話ネットワー クへのアクセスを可能にするには、各ＲＰを、代表例として従来の固定配布施設 を経由するインタフェースとすると、銅線またはファイバ接続を利用してローカ ル中央局側のスイッチング（交換）マシンと結ぶことができる。このスイッチン グ・マシンは、移動電話交換局(Mobile Telephone Switching Office-MTSO)と同 じように、加入者が各自のＳＵをＲＰからＲＰに移動したとき一方のＲＰからの コールを制御可能にかつ自動的に他方のＲＰにハンドオフするように適当にプロ グラムされている。 ＰＡＣＳ（Personal Access Communication System:パーソナル・アクセス通 信システム）は低パワーの、ポータブル・ディジタル通信をサポートする標準で ある。図１に示すように、ＰＡＣＳアーキテクチャは４つの主要コンポーネント から構成されている。すなわち、ＳＵ(ポータブル２または固定４)、無線ポート 制御ユニット(radio port control unit-RPCU)８に接続されたＲＰ ６およびア クセス・マネージャ（ＡＭ）１０である。ＳＵとＲＰ間の接続はエア・インタフ ェース(air interface)であるインタフェースＡを介して行われる。インタフェ ースＰはＳＵをＲＰ経由でＲＰＣＵに接続するために必要なプロトコルを用意し ている。 ＰＡＣＳによると、非常に多数の無線周波数（ＲＦ）チャネルを80MHz分離で 周波数分割多重化することも、時分割多重化することも可能である。ＰＡＣＳ− ＵＢとして知られ、1920MHzと1930MHzの間の無免許の米国ＰＣＳ用に開発された ＰＡＣＳの変形は時分割二重化を使用している。本発明は周波数分割二重システ ムにも、時分割二重システムにも等しく適用されるが、以下の説明では、単純化 と明確性のために、周波数分割二重リンクの例だけを取り上げているが、そのた めに一般性を失うものではない。 図２ＡはＲＰからＳＵへの順方向リンク（つまり、ダウンリンク）を示してい る。１つの2.5msフレームは８個の312.5μsタイムスロットに対応している。各 タイムスロットは120ビットからなっている。最初の１４ビットは同期チャネル を構成し、次の１０ビットは低速チャネル(Slow Channel)と呼ばれるシステム・ シグナリング・ロジカル・チャネルを構成している。フレーム同期チャネルと低 速チャネルは各ＳＵの初期フレーム同期を得るために使用される。ユーザ情報は 次の８０ビットを構成している高速チャネル(Fast Channel)に入って伝送される 。次の１５ビットはエラー検出用の巡回冗長検査(cyclic redundancy check)の ために使用され、他方、パワー制御ビットと呼ばれる最後のビットはその伝送パ ワーを上下調整するための指示をＳＵに与える。 図２ＢはＳＵからＲＰへの逆方向リンク（つまり、アップリンク）を示してい る。この場合も、各2.5msフレームは８個の312.5μmタイムスロットに分割され ており、このタイムスロットの間に120ビットが伝送される。最初の１２ビット はガード・チャネル(guard channel)を構成し、他方、次の２ビットは差分符号 化(differential encoding)を可能にするものである。このガード・チャネルは 異なるＳＵから伝送中の異なるＴＤＭＡバーストが、例えば、伝播遅延のために 時間的にオーバラップするのを防止するために使用される。ＳＵがアップリング ・バーストの伝送を実際に開始するのは差分符号化ビットのあとだけである。順 方向リンクと同じように、次の１０ビットは低速チャネルに対応し、データは次 の８０ビットに収められる。次の１５ビットはエラー検査用に使用され、他方、 最後のビットはパッド・ビット（埋込みビット）として使用され、偶数個のビッ トが伝送されるようにする。 ＰＡＣＳの周波数バンドは1850MHzから1910MHz（アップリンク）と1930MHz から1990MHz（ダウンリンク）がペアになっており、これは、１９９４年６月に 米国ＦＣＣによって割り当てられた「ブロードバンドＰＣＳスペクトル」である 。この分野で公知のように、ＰＡＣＳはπ／４シフトの差分直角位相シフトキー イング(differential quadrature phase shift keying-DQPSK)を使用し、ディジ タル・ビットストリームは２個のバイナリストリームに分割されてからビットが 差分符号化されている。代表例として、これは入力ビットのペアを、ベースバン ド信号の±（π／４）および±（３π／４）の相対的位相増分上に直接にマッピ ングすることによって行われている。 特許’８９１に詳しく解説されているように、ＰＡＣＳなどのＴＤＭ／ＴＤＭ Ａシステムで要求される重要な機能の１つは、ＲＰとその関連ＳＵ間の同期をと る必要があることである。具体的には、フレーム、バーストおよびシンボル同期 の、３レベルの同期が必要である。 フレーム同期は、ＳＵがフレームの開始と、そのＳＵに現在割り当てられてい るＴＤＭ／ＴＤＭＡチャネルがそのフレームに現れたことを判断するために必要 である。周波数分割二重システムでは、フレーム同期はＲＰにＴＤＭモードで連 続的に伝送させることでＳＵ側で容易に達成されており、このモードでは、既知 のフレーミング・シーケンスは、アイドルＴＤＭチャネル内の「アイドル」情報 を含めて、各フレームの開始を基準にした既知の時刻に伝送されている。ＳＵは フレーミング・シーケンスを受信すると、ディジタル相関器(digital correlato r)を使用してフレーム・カウンタをリセットすることでその関連ＲＰのフレーム ・タイミングを抜き出している。フレーム・タイミングが判断されると、ＳＵは 連続的に現れるＴＤＭパケットが指定タイムウィンドウ以内に到着することを期 待する。なお、このタイムウィンドウは周波数ドリフトに起因するスリップを見 込んだ十分な幅になっている。 連続するπ／４シフトＤＱＰＳＫシンボル伝送間の時間的境界が分かっている ことは、無線リンクのパフォーマンスを良好化する上で重要である。シンボル同 期は任意の伝送ＴＤＭパケットまたはＴＤＭＡデータ・バースト内に位置するデ ータ・シンボルの開始を判断するために必要である。シンボル同期は、例えば、 米国特許第4,941,155号に開示されているように、デモジュレーション（復調） プロセスの不可分の一部として受信データから得ることができる。本発明を無線 トランシーバに応用するといった特定の場合、正しい動作のためにシンボル・タ イミングの回復が必要になることはもちろんであるが、シンボル同期プロセスの 具体的詳細はこの分野では公知であるので、本発明の範囲外である。 バースト同期は、ＲＰから受信したＴＤＭパケットに応答してＴＤＭＡバース トをいつ送信すべきかを、ＳＵが判断できるようにするために、および受信した 各ＴＤＭＡバーストまたはＴＤＭパケット内のどの特定ビットがそこに含まれる 最初のビットであるかを、ＲＰとＳＵの双方が判断できるようにするために必要 である。残念ながら、ＲＰから関連ＳＵに送信される各ＴＤＭパケットはタイミ ング・ミスアライメントを受けやすくなっている。ＳＵ側では、このミスアライ メントは周波数ドリフトが原因で起こることがある。バースト・ミスアライメン トは、ＲＰ側では、ＳＵがそのＲＰに伝送するとき起こる異なる伝播時間遅延、 ローカル・オシレータの周波数ドリフトおよびＲＰ受信側の基準オシレータのエ ラーが原因で起こることがある。バースト・ミスアライメントは停電障害などが 起こると大きくなる。バーストまたはパケットのミスアライメントが原因で起こ るビット・スリップを検出し、それを補償する必要があることから、バーストお よびパケット同期は、特にかかる同期のためのオーバヘッド・ビットの使用がリ ンク効率性の配慮から実現不能であるときは、十分に広いスリップの範囲にわた って達成し、維持することが難しく複雑になっている。 同期の問題のほかに、ＴＤＭＡで要求されるもう１つの重要な機能はエラー検 出、つまり、ＲＰとＳＵの双方が、任意の受信ＴＤＭパケットまたはＴＤＭＡバ ースト内のビットストリームにエラーのあるビットがあるかどうかを確実に判断 できるようにすることである。ビットは干渉および／またはノイズで壊されるこ とがよくある。エラーのあるビットが現れたときは、そのビットを含んでいるパ ケットまたはバーストをブランクにする必要がある。高い確率で、受信側はこの 状態を検出し、該当する回復メカニズムを実装できなければならない。 従来、エラー検出は各データワードに１つまたは２つ以上のパリティビットを 付加してコードワードを作ることによって達成されていた。最も単純化された形 態では、パリティは１ビットで奇数／偶数パリティを表す形態になっている。も っと込み入った形態では、巡回冗長検査（ＣＲＣ）をストアするために複数のパ リティビットが使用されている。ＣＲＣ生成のためのコードはどのコードが選択 されたかによって決まる最大個数までの、複数ビットのエラーがあっても、送信 コードワードが別のコードワードに変更されないという、望ましい特性をもって いる。この特性があるために、受信側は最大数までのビット・エラーが起こった ときのエラー条件を検出できるようになっている。さらに、ビット・エラー数が この最大数を越えた場合には、コード選択が正しければ、伝送中のエラーが検出 される確率が高くなる。未検出エラーの確率の低いコードは、ワイヤレス通信リ ンクのパフォーマンスを強固にする上で重要である。 特許’８９１は、ＴＤＭ／ＴＤＭＡシステムにおける受信ディジタル・データ バーストのビット同期とエラー検出の手法を開示し、上述した関心事の解決を図 っている。この手法は、同時期のディジタル・ワイヤレス通信テクノロジが要求 する無線リンク信号処理への幅広い応用性をもっているものと思われる。具体的 には、ＰＡＣＳおよびＰＡＣＳ−ＵＢエア・インタフェースに関する、現在の米 国ＪＴＣ標準（ＡＮＳＩ標準となる予定）はエラー検出のために特定のチャネル ・コードの使用を規定しており、これは前記特許に記載されている方法でビット 同期を行うことも容易化している。 特許’８９１に記載されているように、エラー検出コードからのコードワード は復調ビットの（より大きな）ウィンドウ（「バースト・ウィンドウ」）内に置か れ、復号化されるものである。そこでは、コードワードのどちら側のビットも、 確立されたリンクに関する情報を伝達しないため、受信側で破棄できることが想 定されている。送信に先立って、このコードワードの第１ビットと最終ビットは 反転され、コードの同期機能が働くようにしている。受信コードワードが復調ウ ィンドウ内に収まり、さらに、コードワードが「基準」位置からの最大距離内に 収まる限り、コードワードは、ノイズまたは干渉が原因で起こる無線リンク・エ ラーが存在しなければ正常に復号化することができる。図４は復調バースト内の 受信コードワードが取り得るアライメントを示しているが、この最大距離も示し ている。 図４において、時刻ｔ₁とｔ₂は基準コードワード位置の境界を示している。 第１バースト４２は、時刻ｔ₁の前に開始し、時刻ｔ₂の前に終了する最大遅延コ ードワード位置を示している。第２バースト４４は、時刻ｔ₁とｔ₂内に収まる基 準コードワード位置を示している。第３バースト４６は、時刻ｔ₁の後に開始し 、時刻ｔ₂の後に終了する最大前進コードワード位置を示している。 最大同期距離は次式によりＣＲＣビットの数から求められる。 d_max≦floor[(n-k-2)/2] ただし、ｎはコードワードのサイズ、ｋは情報シーケンスのサイズであり、こ のfloor関数からはその引数より大でない最大整数が戻される。ＰＡＣＳでは、( 105,90)巡回コードワードが使用される場合があり、ここでｎは105、ｋは90であ る。従って、(n-k)=15であるので、最大同期距離は６ビットである。 ＴＤＭまたはＴＤＭＡバーストの伝送に関するＰＡＣＳおよびＰＡＣＳ−ＵＢ 標準が規定するチャネル・コードを実装しているエンコーダ（符号化）回路のブ ロック図は図３に示されている。この例では、エンコーダ回路は、対応する巡回 コードの多項式で指定されたｇ（ｘ）ジェネレータを使用して各９０ビット情報 ビットストームごとに１５個のパリティビットを計算し、これらはあとでＴＤＭ ビットストリームに挿入される。チャネル・エンコーダはその結果のパリティビ ットをその情報ビットストリームに付加して巡回コードワードを作り、その結果 の巡回コードワードを修正して最初の組のマーカビットを組み入れる。 図３に示すように、伝送するためにライン３８３に現れる情報ビットは、マル チプレクサ７４０、ライン７４５、加算器７６０、およびライン３８７を経由し てＲＰ側またはＳＵ側の伝送チェイン内の変調回路に送信される。この情報ビッ トはフィードバック・シフトレジスタ回路７３０にも同時に送信され、そこで、 エラー検出のためのＣＲＣビットは、ＰＡＣＳコードワード・サイズと情報シー ケンス・サイズに適している、あらかじめ決めた多項式ジェネレータｇ（ｘ）で 情報ビットを除算することよって計算される。 この例では、ｇ（ｘ）デバイダ（除算）エンコーダ回路７３０はＤ型フリップ フロップ７３１₁〜７３１₈が直列に接続された構成を含み、ここで参照符号７３ １₁は６個のＤ型フリップフロップが直列接続されていることを示し、参照符号 ７３１₂と７３１₄はそれぞれ２個のＤ型フリップフロップが直列接続されて いることを表している。加算器７３２₁〜７３２₇はフリップフロップ７３１₁〜 ７３１₈のそれぞれの出力を結合して除算出力ビットストリームを形成する。全 Ｄ型フリップフロップへのリセット入力はクロック制御回路７５０からのＣＬＥ ＡＲリード７５２に接続されており、回路７５０はリード３８１に現れるバース ト・タイミング信号内に各パルスが出現するごとにそのクロック制御信号を生成 する。図示のように、フリップフロップ７３１₈からのフィードバック・ライン ７３７は加算器７１０に通じている。 ｇ（ｘ）デバイダ・エンコーダ回路７３０によって加算器７１０から受信され たビットストリームは、リード７１５を通ってマルチプレクサ７２０の入力Ａに 送られる。ライン７５４から入力Ｃに送られた制御信号のもとで動作して、マル チプレクサ７２０はｇ（ｘ）デバイダ・エンコーダ回路内の第１セットのフリッ プフロップ７３１₁の入力にビットストリームを送る。現ＴＤＭまたはＴＤＭＡ バーストの最後の情報がこのようにして除算回路７３０にシフトインされるとき 、フリップフロップ・エレメント７３１₁−７３１₈はＣＲＣビットを収めている が、これらはコードのジェネレータ多項式ｇ（ｘ）によって情報シーケンスを多 項除算した結果の余りである。マルチプレクサ７４０は次にその入力Ｂに現れた シフトレジスタの内容を選択し、その内容は次に復調回路にシフトアウトされて バーストを完成する。全コードワードは情報ビット（ＰＡＣＳとＰＡＣＳ−ＵＢ における低速チャネルと高速チャネルの両方を含む）とＣＲＣビットを連結した ものである。 コードワードの最初と最後のビットはクロック制御回路７６０で生成されたマ ーカシーケンスによって加算器７６０で反転される。例えば、加算器７６０は、 コードワード内の最初と最後のビットがマルチプレクサ７６０から受信されたと きライン７５６上の論理１の信号を受信するＸＯＲゲートで構成することが可能 である。このようにして、上記に示した同期特性が得られる。 以下では、受信したコードワードを復号化する従来の手法について図５を参照 して詳しく説明する。この手法は特許’８９１に詳しく説明されている手法をベ ースにしている。図示のように、デモジュレータから回路に入力された着信ビッ トストリーム・データはまず同期回路１００に現れることになる。基準コードワ ード位置の最初と最後のビットはクロック・制御回路１８０で生成されたマーカ シーケンスによってバイナリ加算器１２０で反転される。マークされた復調ビッ トシーケンスは次にゲート・シフトレジスタ回路１２５で規定量だけ循環回転さ れて、その結果のマークされ、回転されたシーケンスは別のシフトレジスタ回路 １３０に入力され、そこでコードのジェネレータ多項式ｇ（ｘ）による除算演算 が行われる。除算回路１３０で得られたシンドローム・シーケンスは、伝送エラ ーがないときは、基準位置に対する受信コードワードの位置をユニークに示して いる。これは一定量の遅延に直接に変換され、この遅延は受信コードワードの位 置を基準コードワード位置と一致させるために挿入されてから、エラー検出回路 １５０によって処理されることになる。 同期シンドロームはｇ（ｘ）除算器１３０で計算されている間に、復調バース ト内容はバーストバッファ１０５にストアされる。同期シンドロームが計算され ると、復調ビットストリームはシフトレジスタ１１０に渡され、データがマルチ プレクサ１１５から抜き出される「タップポイント」を変えることによって一定 遅延範囲が有効化（effect）される。タップポイントは同期シンドローム・ルッ クアップ・テーブル１３５から選択される。負の遅延は起こり得ないので、基準 コードワード位置はシフトレジスタ１１０を通して中間遅延に対応しているもの と設定される。従って、コードワードが実際に最大遅延コードワード位置にある ことが分かったときは、例えば、図４に示すように、ゼロのシフトレジスタ遅延 （つまり、シフトレジスタ１１０の場合）に対応する最も早いタップポイントで マルチプレクサ１１５から取り出すことによって基準位置に対して進めることが できる。同様に、コードワードが最大前進位置にあると分かったときは、シフト レジスタ１１０を通して最大遅延を行うシフトレジスタ・タップポイントが選択 され、受信コードワードのタイミングは基準位置に一致するように遅延される。 受信コードワードが基準位置と位置合わせされると、これはエラー検出回路１ ５０による処理準備状態に置かれる。既知の第１および第２コードワード・ビッ ト位置と位置合わせされた第２のマーカ・シーケンスはクロック制御回路１８０ によって生成され、別のバイナリ加算器１５１に入力され、これらのビットの反 転が行われる。これにより、コードワードは送信前の元の形態に復元されるので 、基本的に標準のエラー検出回路の使用が可能になる。第２のｇ（ｘ）除算器１ ５５はｇ（ｘ）除算器１３０とは別であるが、同一構成であることが好ましく、 エラー・シンドロームを出力する。このシンドローム・ビットがすべてゼロであ れば、復号化操作が正常に完了したものとみなされ、ビットが第２のバーストバ ッファ１６５から直接に読み出され、以後の受信処理が行われる(例えば、音声 サービスの音声デコーダによる)。 同期回路１００またはエラー検出回路１５０のどちらかが認識可能なシンドロ ーム・パターンを出力することができないとき、コードワードにエラーがあるも のと宣言される。これは同期エラーとエラー検出エラーの別々のフラグを演算す る論理ＯＲゲートの使用によって行われる。復号化エラーが存在するときは、バ ーストバッファ１６５から読み出されたビットは、復号化データビットと反転エ ラー・フラグとの論理ＡＮＤをとることによりブランクにすることができる。 実際には、図５の装置には、着信ビットストリームと送出復号化データビット との間に２バーストを若干越えたレイテンシが必要であることが判明している。 これは、ｇ（ｘ）除算器１３０と１５５によって生成されたシンドロームが、復 調バースト全体のビットストリームが最後までシフトされるまで判断できないた めである。 以上を要約すると、特許’８９１に記載されている方式は２つの別々の処理ス テージを含んでいる。１つは同期をとるため、もう１つは同期操作が完了した後 の検出のためである。この方式によると、レイテンシが２バーストだけで済むパ イプライン化が可能である。バースト・バッファリング（音声伝送の場合）、他 の無線リンク信号処理（例えば、復調）、およびワイヤライン（有線）伝送で公 衆ネットワークに引き起こされたレイテンシと結合したときの、ＰＡＣＳまたは ＰＡＣＳ−ＵＢシステムの場合の総ラウンドトリップ遅延は１０ミリ秒(msec)近 くになることがある。ＩＴＵ−Ｔはラウンドトリップ遅延が１０ミリ秒を越える ときエコー抑止法の採用を推奨しているので、このレイテンシが起こるときは、 追加のエコー抑止手法が必要になる。このようにすると、コストが増加し、受信 機設計が複雑化することになる。そこで、望ましいことは同期およびエラー検出 回路でのレイテンシを低減化することである。発明の概要 本発明の目的は、上述した要求およびその他の要求に応えることである。この 目的を達成するために、ＴＤＭ／ＴＤＭＡシステムにおけるバーストバッファの １つに関連するレイテンシを低減化する方法および装置が開示されている。レイ テンシを低減化するほかに、本発明の方法および装置を使用すると、デコーダを 実現するために必要とされる総ロジック・ゲート数を低減することができる。 以下で詳しく説明するように、本発明の手法はディジタル・データの情報ビッ トストリームを通信チャネルを通して送信側から受信側へ送信し、受信側ではビ ット同期を回復し、対応する受信ビットストリームのエラー検出を行うシステム および方法を含んでいる。この手法は、送信された第１バーストに対応する第２ バーストを受信し、マークされた第１循環コードワードに対応する受信ワードを 第２バーストから抜き出すことを含んでいる。候補となる複数のコードワードは 第１コードワードから並列に入手される。これらの候補コードワードは基準位置 に対して各々が前進、遅延または一致される。複数のエラー・シンドロームは複 数の候補コードワードの各々から入手され、そのシンドロームから（１）受信ワ ードにビット・エラーが存在するかどうか、（２）受信ワードの単一位置があら かじめ決めた範囲内にあるかどうかが判断される。エラー・ビットが検出されず 、受信ワードの単一位置があらかじめ決めた範囲内にある場合は、正しい位置に 対応するポイントから受信ワードが読み出される。 本発明の一形態によれば、候補コードワードは並列処理パス（paths）上で連 続する増分でマーカビットを受信ワードに挿入し、その結果の各マークされたワ ードをバイナリ多項式ジェネレータｇ（ｘ）で除算して複数のエラー・シンドロ ームを求めることによって得られる。マーカビットは受信ワードの境界を潜在的 に示す連続セットの最初と最後のビットの値を反転することによって挿入される 。特定の実装では、多項式ジェネレータｇ（ｘ）はx¹⁵+x¹⁴+x¹³+x¹²+x¹¹+x⁹+x⁸+ x⁶+1となっている。 本発明の別の形態によれば、受信ワードはあらかじめ決めた位置に対応する量 だけシフトされ、ビット・エラーが受信ワードに存在すること、受信ワードの位 置が判断されなかったこと、あるいは受信ワードの複数の位置が判断されたこと がエラー・シンドロームから判断されたとき破棄される。 本発明のさらに別の形態によれば、受信ワードは並列に複数の加算器に供給さ れ、加算器の各々は受信ワードの境界を潜在的に示す、それぞれのセットの最初 と最後のビットを反転して並列セットのマークされたワードを取得する。これら の並列セットのマークされたワードは対応する数のバイナリ多項式ジェネレータ ｇ（ｘ）で並列に除算され、複数のエラー・シンドロームが求められる。これら の複数のエラー・シンドロームの各々は対応するＮＯＲゲートに出力され、そこ で非ゼロのエラー・シンドロームが現れているかどうかが判断される。 本発明の別の特徴によれば、受信ワードは、例えば、ＰＡＣＳ標準に準拠する ワイヤレス（無線）通信システムの場合と同じように、着信ＴＤＭＡバーストま たはＴＤＭパケットの一部になり得ることである。このようなシステムでは、受 信ワードは(105,90)循環コードワードを含んでいる。図面の簡単な説明 本発明の教示事項の理解を容易にするために、以下では、添付図面を参照して 詳しく説明することにする。添付図面において、 図１はＰＡＣＳシステムのアーキテクチャを示すブロック図である。 図２Ａおよび図２Ｂは、それぞれが周波数分割二重ＰＡＣＳ用に規定されてい るダウンリンク（ＲＰからＳＵへ）とアップリンク（ＳＵからＲＰへ）フレーム 構造を示す概略図である。 図３は、ＰＡＣＳ標準およびＰＡＣＳ−ＵＢ標準で要求されるチャネル・コー ドを実装しているチャネル・エンコーダを示すブロック図である。 図４は、復調バーストに含まれる受信コードワードの取り得る位置合わせ示す 図である。 図５は従来の同期およびエラー検出回路を示すブロック図である。 図６Ａは、本発明による改良同期およびエラー検出回路を示す図である。 図６Ｂは、本発明によるｇ（ｘ）除算器をフィードバック・レジスタで実現し た例を示すブロック図である。 図７は、本発明を組み込んでいるＲＰトランシーバ回路を示すブロック図であ る。 図８は、本発明を組み込んでいるＳＵトランシーバ回路を示すブロック図であ る。詳細な説明 本発明の利点は、特にＰＡＣＳ環境で適用されるとき、上述したように既存シ ステムの同期方式とエラー検出方式を結合して改良したことである。上記のよう に、ＰＡＣＳなどのいくつかのシステムはＤＱＰＳＫ変調方式を採用し、２ビッ トが１つひとつのシンボルで伝送されるようにしている。このことは、コードワ ードが起こり得る１つ置きのビット位置だけで受信できることを意味している( デモジュレータがその受信ウィンドウを半シンボルだけスリップすることはあり 得ないからである)。さらに、ＰＡＣＳのようなシステムで使用されているコー ド・ジェネレータは受信コードワードの６ビットまでのオフセットを、受信側基 準ウィンドウからどちらの方向にも検出し、訂正する能力をもっている。これら の２つの事実を結び付けると理解されるように、起こり得る候補受信コードワー ド位置の総数は大きくない。例えば、ある受信側構成では、候補位置は次のよう になっており、 − ５ビット前進させる（＋５） − ３ビット前進させる（＋３） − １ビット前進させる（＋１） − １ビット遅延させる（−１） − ３ビット遅延させる（−３） − ５ビット遅延させる（−５） 各々は図４に示すように基準位置に対するものである。別の構成では、次のよう になっている。 − ６ビット前進させる（＋６） − ４ビット前進させる（＋４） − ２ビット前進させる（＋２） − 基準に一致させる（０） − ２ビット遅延させる（−２） − ４ビット遅延させる（−４） − ６ビット遅延させる（−６） 図５の実装と比較して分かったことは、この解決手法をＰＡＣＳなどのシステム に応用すると、実際に複雑さが低減化し（ゲート数の点で）、回路を通過すると きの遅延が低減化することである。 以下では、図６Ａ、図６Ｂ、図７、および図８に示す例を参照して、本発明の 基礎となる原理について説明する。 本発明によれば、情報ビットのシーケンスは最初に適当なコードワードＡに符 号化（エンコード）されてから送信されるが、この送信はコードワードの最初と 最後のビットが反転されて第１セットのマーカビットＭ１となって行われる。そ の結果の送信ワードＴはＡ＋Ｍ１に等しくなっている。図３はこのステップを実 行する手法を示している。 各受信機の内部では、ＳＰとＳＵのどちらの場合も、各受信ワードＲについて 同期とエラー検出の両方が行われる。エラーがなく、どのビットもスリップして いない条件下では、受信ワードＲは対応する送信ワードＴと等しくなっている。 しかし、通常のＴＤＭ／ＴＤＭＡ伝送条件下では、受信ワードＲは時々に送信コ ードワードＴからオフセットしていること、および／または１つまたは２つ以上 のビット・エラーを含んでいることがあるため、受信ワードＲの同期回復とエラ ー検出が必要になる。これらのプロセスを同時に実行する手法は、ＲＰ側の受信 機にも、ＳＵ側の受信機にも広く応用可能である特定の実施例を参照して、以下 で詳しく説明する。 図６Ａは、本発明による改良同期およびエラー検出回路を示すブロック図であ る。この例では、着信復調ビットストリームはディレイバッファ２１０と、一連 のバイナリ加算器（例えば、ＸＯＲゲート）２８０−２８５とに入力される。こ れらの入力はそれぞれシフトレジスタ２７１−２７５を通してシンボルの整数だ け遅延されたマーカ・シーケンスに加えられる。 各ｇ（ｘ）除算器回路２４０−２４５は対応するＮＯＲゲート２５０−２５５ への１５ビット入力を出力する。ＮＯＲゲート２５０−２５５のそれぞれの出力 は選択ロジック回路２６０に入力される。この入力に基づいて、選択ロジック回 路はそのタイミングがクロック制御回路２７０からの出力によって制御されるレ ジスタ２６１にロジック信号を送る。レジスタ２６１はマルチプレクサ２３０へ 選択入力を送り、このマルチプレクサはディレイバッファ２１０とシフトレジス タ２２０から遅延ビットストリームを受信する。これらの入力に基づいて、マル チプレクサは復号化データをシリアルに出力する。 上記構成によると、着信ビットストリーム２０２は６個の並列ｇ（ｘ）除算器 回路２４０−２４５によって処理される。クロック制御信号２７０はマーカ・シ ーケンスを生成し、このマーカ・シーケンスはコードワードの期待される最初と 最後のビットについてはロジック信号１を、コードワードの他のビットについて はロジック信号０をバイナリ加算器２８０−２８５に入力することによって、起 こり得る受信コードワード位置の各々の最初と最後のコードワード・ビットを反 転している。１シンボル（２ビット）シフトレジスタ２７１−２７５のセットは マーカ・シーケンスを連続的に遅延させて、それぞれの候補受信コードワード位 置と一致させることになる。 この例では、最初のｇ（ｘ）除算器２４０は図３に示すように最大前進コード ワード位置を表し、最後のｇ（ｘ）除算器２９５は最大遅延コードワード位置を 表している。この特定構成では、奇数のコードワード位置オフセットだけが見つ かるので(つまり、-5,-3,...,+5に対応するもの)、実際にはｇ（ｘ）除算器のど れも基準位置（０ビット・オフセット）に対応していない。このことから理解さ れるように、上述したもののような別の構成を利用しても、偶数個のビットだけ （つまり、-6,-4,...,+6だけ）基準ウィンドウからオフセットされた候補受信コ ードワード位置を得ることが可能である。 ＰＡＣＳ用に選択されたコードの特定ケースでは、ｇ（ｘ）除算器の各々は異 なる１５ビット・エラー・シンドロームを出力する可能性がある。伝送エラーが なく、受信コードワード位置が最大前進と遅延位置内にあれば、その受信コード ワード位置に対応するｇ（ｘ）除算器はすべてのゼロのシンドロームを出力する ことになる。ＮＯＲ回路２５０−２５５の１つである、対応する１５ビットＮＯ Ｒ回路はこのケースでは論理１の出力を発生する。高い確率で、他のｇ（ｘ）除 算器はすべて非ゼロのシンドロームを発生し、対応する１５ビットＮＯＲ回路は 論理ゼロを出力し、正しい受信コードワード位置はユニークにかつ正しく識別さ れることになる。 これらのシンドロームが計算されている間に、問題のバーストのデータもディ レイバーストバッファ２１０にストアされる。シンドロームが計算され、受信コ ードワード位置が識別されると、データは１０ビット・シフトレジスタ２２０を 通してバーストバッファ２１０から読み出される。１５ビットＮＯＲ回路２５０ −２５５から示された論理レベルに基づいて、選択ロジック２６０はマルチプレ クサ２３０に選択信号を送り、マルチプレクサは判断された受信コードワード位 置に基づいて、入力ＩＮ₀−ＩＮ₅に現れた特定のタップポイントでシフトレジス タ２２０からデータを読み取る。このタップポイントは受信コードワード・デー タを時間的統一基準ポイント（図４の基準コードワード位置とは異なる）に位置 させ、以後の受信処理ができるように選択されている。次の受信バーストがｇ（ ｘ）除算器に入力されると、シンドロームを同時に変更するので、レジスタ２６ １はバーストがバッファ２１０から読み出される期間が続いている間選択信号を 保持している。 あるケースでは、例えば、検出可能なリンク伝送エラーが原因で、計算された シンドロームのどれもがゼロにならないために、ユニークな受信コードワード位 置が判断できないことがある。他のケースでは、例えば、検出不能なリンク・エ ラーまたは擬似エラーが原因で、ゼロ・シンドロームが正しくないｇ（ｘ）除算 器によって生成され、あるいは複数のｇ（ｘ）除算器によって生成されることさ えある。前者のケースでは、つまり、ｇ（ｘ）除算器の１つがゼロ・シンドロー ムを誤って生成した場合には、選択ロジックはエラーが発生したことを判断でき ない。しかし、後者のケースでは、つまり、２つ以上のｇ（ｘ）除算器がゼロ・ シンドロームを誤って生成した場合には、エラー条件が発生したことを高確率で 結論づけることができる。従って、どの非ゼロ・シンドロームも生成されない場 合や２つ以上の非ゼロ・シンドロームが生成される場合は、選択ロジックはエラ ーが発生したと判断するので、マルチプレクサはノード２２１（ＭＵＸ ２３０ のＩＮ₀）を選択し、信頼性のないバーストバッファ内容ではなくゼロのシーケ ンスを読み出して以後の受信処理ができるようにする。 この例では、選択ロジック２６０は１５ビットＮＯＲロジック２５０−２５５ の出力に応答して、２６１に格納されていた選択信号をマルチプクサ２３０の入 力ＳＥＬに渡す。このロジックの最初の部分は排他的ＯＲ（ＸＯＲ）機能にする ことができるが、その場合、有効なコードワードはＮＯＲ回路出力の１つが論理 １にあり、残りがゼロのときだけ回復されたものと想定される。この機能は特定 のＮＯＲ出力に論理１が現れてから、受信コードワードオフセットをリード２９ ２上の望みの出力位置に一致させる出力遅延をシフトレジスタ２２０から選択す るまで１対１の対応づけを行う。例えば、コードワードが最大前進位置で正常に 回復されていれば、１５ビットＮＯＲデバイス２５０は論理１の出力を発生する 。これにより、選択ロジックはマルチプレクサ制御信号を出力し、この信号は最 大遅延出力をシフトレジスタから（マルチプレクサ２３０の入力”ＩＮ₅”で） 選択し、回復されたコードワードを出力リード２９２を越えた以後の受信処理操 作と同期させる。他方、ＮＯＲ出力２５０−２５５のどれもが論理１の出力を発 生していないか、あるいは２つ以上が発生していれば、選択ロジック２６０はマ ルチプレクサ制御信号を出力しなければならず、この信号はブランキング信号２ ２１を選択し（マルチプレクサの入力”ＩＮ₆”から）、信頼性のないデータが 以後の受信回路ステージで処理されるのを防止する。最後に、選択ロジック２６ ０は復号化（デコード）エラーステータスをリード２９１から外部表示し、復号 化エラーがなければ、回復コードワードの同期オフセットをリード２９０から外 部表示する。 図６Ｂは図６Ａに示すｇ（ｘ）除算器２４０−２４５の１つを示すブロック図 である。具体的に説明すると、各ｇ（ｘ）除算器はフィードバックパス（path） ３２０と加算器３２１−３２８を含んでいる。１５個の個別セル、具体的には、 Ｄ型フリップフロップをもつ複数のシフトレジスタ３００−３０７は直列に配置 されている。図示のように、参照符号３０４と３０６は各々直列に配置された２ つのＤ型フリップフロップを示し、２ビット出力が得られるようになっている。 参照符号３０７は直列配置の６個のＤ型フリップフロップを示し、各々から１つ の出力が得られるようになっている。フリップフロップ３００−３０７が１つに なって、１５ビットエラーシンドロームが得られ、これは対応する１５ビット入 力ＮＯＲゲート２５０−２５６に入力される。 これらの加算器の各々はシングルＸＯＲゲートで実現することができる。動作 時には、フリップフロップ３０７内の最後のフリップフロップのクロック出力は リード３２０を通って加算器３２１−３２８の各々の入力にフィードバックされ る。着信シリアル・ビットストリームとセル３００−３０７の出力はそれぞれ加 算器３２１−３２６の各々に別の入力として印加される。従って、ワードのすべ てのビットがｇ（ｘ）除算器２４０−２４５を通してシフトされると、ｇ（ｘ） 除算器のそれぞれの１５ビット・パラレル出力は各々が、ｇ（ｘ）の特定関数で 着信ワードを多項除算した結果の余りに等しいシンドローム値を含んでいる。図 ６に示す例では、この式は次のようになっている。 g(x)=x¹⁵+x¹⁴+x¹³+x¹²+x¹¹+x⁹+x⁸+x⁶+1 これはＰＡＣＳ標準とＰＡＣＳ−ＵＢ標準で規定されているジェネレータ多項式 である。異なる標準で使用される本発明の実施例に合った別の除算器が使用でき ることはもちろんである。 図６Ａと図６Ｂの構成では、ｇ（ｘ）除算器は加算器２８０−２８５から出力 された６個のそれぞれのビットストリームにエラーがあるかどうかを同時にチェ ックし、受信コードワードの相対的位置を判断する。伝送エラーが発生していな いで、受信コードワード位置が最大前進と遅延位置内にあれば、対応するｇ（ｘ ）除算器２４０−２４５はすべてがゼロのシンドロームを出力する。この結果、 対応するＮＯＲゲート２５０−２５５は論理１の出力を発生し、これは上述した ように使用されて該当タップポイントでシフトレジスタ２２０からデータを読み 出すことになる。他方、論理１の出力がＮＯＲゲート２５０−２５５から得られ ない場合や複数の論理１の出力が得られた場合は、エラーフラグが出され、ビッ トストリームはブランクにされる。 上述したように、図６Ａに示す回路はＲＰとＳＵのどちらで利用しても、ビッ ト同期とエラー検出を達成し、レイテンシを低減化することができる。図７と図 ８はそれぞれそのような実装を示している。 図７は、ＰＡＣＳなどのＴＤＭ／ＴＤＭＡシステムにＲＰを実装するために使 用される回路を示す簡略ブロック図である。図示のように、ポート６（図１）は 受信セクション７００、送信セクション７５０、および制御セクション７８０を 含んでいる。受信セクション７００はＲＰのサービスを受けるＳＵから無線送信 を受け取り、それを復調、復号化し、それらをあとでインタフェースＰ経由でワ イヤライン伝送をするのに適した正しいフォーマットにマッピングし、サービス 提供（serving）側のＲＰＣＵ ８が処理できるようにする(図１参照)。送信セ クション７５０はインタフェースＰ経由で受信したサービス提供側ＲＰＣＵから のワイヤライン送信を受け取り、それらをＴＤＭバーストにマッピングし、それ らをエラー検出コードと共に符号化し、同期機能が得られるように最初と最後の コードワード・ビットを反転してコードワードを変更し、それらを復調し、サー ビスを受けるＳＵに無線送信する。制御セクション７８０はワイヤラインＰイン タフェース経由で受信したＲＰＣＵからＳＵへの送信からフレーム同期を抜き出 し、すべての必要なシステムクロックと同期パルスを送信および受信回路に出力 し、サービスを受けるＳＵとの同期を保つように送信および受信ＲＦ回路を制御 する。Ｐインタフェース経由で送信された情報内容はプロトコル制御情報および ディジタル化音声信号であるのが代表的であり、これらはＲＰＣＵとＳＵによっ て処理される。ＲＰはＰＡＣＳアーキテクチャではエラー検出ＲＦモデムおよび 情報リレーの働きをする。 ＲＰＣＵから送信され、リード７５２上のポートで受信されるビットストリー ムはバッファ／マッパ７５３でバッファに置かれ、ＰＡＣＳバースト（低速チャ ネルと高速チャネルのフィールド）にマッピングされる。フォーマットされたデ ータは次に、図３に示すように、リード７５４経由でチャネル・エンコーダ７５ ５に送られる。これと同時に、フォーマットされたデータは制御セクション７８ ０のフレーム同期回路７８１（トリガ可能（triggerable）相関器）に送られ、 ＲＰをＲＰＣＵから送信されたダウンリンク・ストリームと同期させる。 チャネル・エンコーダ７５５はＣＲＣを計算し、ＴＤＭバーストのこのフィー ルドを満たし、バーストビットストリームをリード７５６経由でπ／４ ＤＱＰ ＳＫシンボル・マッパ７５７に送り、そこで差分符号化と送信パルス成形（ＰＡ ＣＳ標準に規定されている平方根かさ上げ余弦(square-root raised cosine)） が行われる。その結果のオーバサンプル・ベースバンド・ディジタル波形は同位 相（Ｉ）および直角位相（Ｑ）レール７５８と７５９上に送出され、それぞれＤ ／Ａコンバータ７６０と７６１でデータ変換が行われる。その結果のアナログＩ およびＱ信号は次にリード７６２と７６３上のダイレクトモジュレータ７６４に 入力される。リード７６５上に出力された中間周波数信号は次にＲＦセクション ７６６で無線周波数にミックスアップされ、増幅されてから送信アンテナ７６８ に送られ、サービスを受けるＳＵに伝送される。 受信セクション７００は２つの個別受信チェイン７１０と７２０を含み、マル チパス・フェージングを防止するためにアンテナ・ダイバーシティを実装してい る。ＲＰのサービスを受けるＳＵから送信された信号は受信アンテナ７１１と７ ２１につき当たる。これらのアンテナの物理構成が正しければ、同一ＳＵからの 信号は相互に無関係のように見える。第１受信セクション７１０について説明す ると（第２セクション７２０も同じように動作する）、信号はアンテナからリー ド７１２を通ってアナログ受信回路７１３に送られる。この回路は低周波数ＩＦ 信号をリード７１４上に出力し、これはＡ／Ｄコンバータ７１５によって処理さ れてディジタル波形がリード７１６上に出力され、以後のディジタル受信処理を 受けることになる。デモジュレータ７１７はこのディジタル波形を処理し、情報 ビットシーケンスをリード７１８上に出力する。このシーケンスは次に本発明の 主題であるバースト同期とエラー検出結合回路７１９に送られる。ＲＰからＳＵ へのラウンドトリップ遅延は変化し、ＳＵ送信クロックとＲＰ受信クロックは異 なるために、受信ＴＤＭＡバースト内の受信コードワードの正確な位置は正確に 分かっていない場合がある（図４の概略図を参照）。無線リンク・エラーがなけ れば、またコードワード位置がデコーダの同期範囲内にあれば、送信情報シーケ ンスは回復され、低速チャネルと高速チャネルの内容は以後の処理で利用可能に なる。 ダイバーシティ選択回路７３０の目的は受信チェイン７１０と７２０のどちら が、送信コードワードを最も高信頼に回復したかを判断することである。ダイバ ーシティ選択アルゴリズム分野の従来技術は顕著であるので、ここでは１つの可 能性を例にして説明することにする。７１９と７２９の一方のデコーダが受信エ ラーを示し、他方のデコーダが受信エラーを示していなければ(リード７３１と ７３２経由で)、回復された情報ストリームはデータ通路７３３または７３４を 経由して受信バッファ／ペイロード・マッパ７４０に渡される。両方のデコーダ がコードワードが正常に回復したことを示していれば、どちらもが同じコードワ ードを回復した可能性が高い。しかし、実際にはリンク・エラーがあったか、お よび／またはコードワード受信位置がデコーダの同期範囲外にあったかも知れな いときに、一方または両方の受信チェインがコードワードが回復されたと誤って 判断した可能性もある。これらのあいまいさの解決は本発明の範囲外であるので ここで詳しく説明することは省略する。最後に、両方のデコーダがリンク・エラ ーを示す可能性があるが、その場合には、情報シーケンスはリード７３５上でブ ランクにされる(ゼロのストリームで満たされる)。 受信バッファ／ペイロード・マッパは同期がとられ、復号化された情報ストリ ームを受け取り、これらをＰＡＣＳバーストから該当のＰインタフェース・フォ ーマットにマッピングし、ＲＰＣＵへ送信される。ＲＰＣＵは次に低速チャネル と高速チャネルの内容を処理し、例えば、ディジタル化音声を回復し、それを公 衆交換電話ネットワーク上に送出する。 制御セクション７８０の主目的はＲＰがＲＰＣＵからのダウンリンク情報スト リームと同期を保つことを保証することである。この同期が失われるか、あるい はＲＰが最初に電源を入れられたときは、ＲＰはフレーム同期が回復されるまで どのＲＦエネルギも送信しない。これはフレーム同期回路７８１内のディジタル 相関器を使用して行われ、同期・クロック生成回路７８３はフレーム同期パター ンがリード７５４上に現れたときリセットされる。Ｐインタフェース同期が得ら れると、同期・クロック生成回路７８３は種々の同期信号およびクロッキング信 号を受信セクション７００、送信セクション７５０、および制御セクションのＲ Ｆ制御サブセクション７８７に配布する。これを受けて、ＲＦ制御回路７８７は ライン７８８と７８９上の送受信シンセサイザのチューニング、制御ライン７９ ０経由で必要に応じた送信パワー増幅器のオン、オフのチューニングといった機 能を実行する。 ＲＰおよび本発明の手法の両方をそこに実装するために使用される回路の説明 は以上の通りである。従って、以下の説明では、ＳＵと本発明の改良手法の特定 実施例を共にそこに実装するために使用される回路を取り上げることにする。 本発明をＳＵ回路に応用した例は図８に示されている。ＲＰの場合と同様に、 この回路は受信セクション８１０、送信セクション８３０、および制御セクショ ン８５０に分かれている。しかし、これらのセクションをトランシーバ動作に応 用することは、ＲＰの場合と若干異なるので、以下では、ＳＵに応用した場合の 本発明の役割を明確化するために詳しく説明することにする。 受信セクション８１０の目的はＲＰ受信機のそれと非常に類似している。すな わち、ＲＰから送信されたＴＤＭバーストに含まれるビットを回復することであ る。しかし、フレーム同期が得られるのはＳＵの受信セクションからである。 ＲＦ制御回路８６１の作用を通して、ＳＵはアンテナ・スイッチ・マトリック ス８０３を通して該当のアンテナ８０１または８０２を受信セクション８１０に 接続して、受信アンテナ・ダイバーシティを実現する。ＲＰ側から見たとき、２ 受信機選択ダイバーシティを近似化する方法はさまざまなものがあるが、受信セ クションは１つだけである。詳細は本発明の範囲を越えるが、ここでは、かかる 方式が採用されているものと想定する。 信号はマトリックス８０３からリード８１１を経由してＲＦおよびＩＦ受信回 路８１２に送られる。リード８１３を通って、Ａ／Ｄ変換回路８１４、リード８ １５、デモジュレータ８１６、リード８１７、およびバースト同期／エラー・デ コード回路８１８に到達するまでの通路はＲＰ側の受信動作とほぼ同じであるの で、類似点をここで再度説明することは省略する。以下では、主な相違点を説明 する。 第一に、デモジュレータ８１６によって回復されたビットはリード８１７を通 って制御セクション８５０内のフレーム同期回路８５１（基本的にはプログラマ ブル・ディジタル相関器）に送られる。ＳＵがＲＰからのダウンリンク送信とフ レーム同期されていなければ、フレーム同期回路８５１が作動可能になる。望ま しいフレーム同期パターンが復調ビットストリームに存在していると、フレーム 同期回路８５１は同期・クロック生成回路８５６のリセットをトリガする。フレ ーム同期がその後で検証されれば、通常受信動作が可能になる。 第二に、ＳＵはＲＰとの同期を保つためにディジタル・フェーズロックループ (phase locked loop-PLL)８５３の使用を必要とする。フレーム同期が達成され たあと、ＳＵはバースト同期情報を取得している間にＴＤＭバーストを復調し、 復号化できることが前提になっている。ＳＵクロックとＲＰクロックとの差はそ れ自体が時間の経過と共にコードワード基準ウィンドウからスリップしたことを 示している。回路８１８のバースト同期機能はスリップの大きさと方向をリード ８５５経由で通知するために使用することができ、また補正信号をリード８５７ 経由でクロック回路８５６に印加するためにディジタルＰＬＬ ８５３によって 使用することができる。デコード・エラー・ステータスも同期スリップ予測を限 定するために与える必要があるが、さらに、制御セクション８５０と上位層リン ク維持プロトコルで使用することができる。 第三に、制御セクション８５０と上位層プロトコル・ソフトウェア（図には詳 細が示されていない）は受信セクション８１０からの二次的情報を利用して、リ ンク品質を維持し、受信ダイバーシティ・プロセスを制御することができる。受 信信号の強度指示（ＲＳＳＩ）はＲＦとＩＦ受信回路８１２によってリード８６ ５経由で与えられる。また、ある種の復調方式は受信信号の品質通知を、復調プ ロセスが見た通りに行うことができるので、リンク保持に利用すると非常に便利 である。これは、制御セクション８５０をデモジュレータ８１６に接続している リード８５４で図式化して示されている。 バースト同期とエラー検出のあと、回復された低速チャネルと高速チャネルの ビットフィールドは以後の処理のために受信バッファ／レートチェンジャ８２０ に転送される。低速チャネル・ビットは通知(Signaling)情報として抜き出され 、制御プロセッサ（図８に図示せず）によって解釈されるのが代表的である。音 声コールの場合には、高速チャネルはスピーチデコーダ８２２に中継される符号 化音声ビットを収めている。このスピーチデコーダはビットをアナログ波形に変 換し、ハンドセット・インタフェース８９９に送られる。どの音声符号化アルゴ リズムを選択するかは本発明の開示内容とは無関係であるが、ＰＡＣＳは32kb/s ADPCMをベースライン音声サービスとして規定している。 ＳＵが正常にＲＰと同期がとられ、コールを確立する接続を交渉すると、送信 セクションは符号化音声を受け付け、無線リンク伝送を行う。ハンドセット・イ ンタフェース８９９からのアナログ波形はスピーチ・エンコーダ８３２によって ディジタル情報に符号化され、ビットは符号化レートでリード８３３経由で送信 バッファ／レート・チェンジャ８３４に入力される。バッファ／レート・チェン ジャは高速チャネル分のディジタル音声を収集し、低速チャネル・フィールドに 必要な通知ビットを入れた後、情報ストリームを無線リンク伝送レートでリード ８３５経由でチャネル・エンコーダ８３６に渡す。 伝送動作はＲＰ側のそれと類似している。すなわち、チャネル・エンコーダ８ ３６はバーストの低速チャネルと高速チャネル・フィールドにわたる１５ビット ＣＲＣを計算する。シンボル・マッパ／パルス・シェーパ８３８はフィルタに通 したディジタル・ベースバンド波形をそれぞれＩ出力端８３９とＱ出力端８４０ から出力する。これらのディジタル波形はＤ／Ａ変換デバイス８４１と８４２に よってアナログ信号に変換され、リード８４３と８４４に現れたベースバンド・ アナログ波形はダイレクト・モジュレータ８４５で中間周波数にアップ・コンバ ートされてから、最終的ＲＦ変換とパワー増幅が回路８４７で行われ、送信され る。ＳＵが送信ダイバーシティ方式を実装していれば、ＲＦコントロール８６１ はアンテナ制御信号をリード８６２経由でアンテナ・スイッチ・マトリックス８ ０３に送って、選択されたアンテナ８０１または８０２を送信回路に接続する。 送信ダイバーシティ方式の規格は本発明の開示事項の範囲外であるので、従来技 術に準拠することになる。 これまでに説明してきた機能のほかに、制御セクション８５０はシングルまた は個別送受信周波数シンセサイザのチューニング動作もリード８６３経由で管理 し、ＲＦとＩＦ送信回路８４７内の送信パワーステージをパワー制御リード８６ ４経由で作動可能にし、他のセクションのためのクロックと同期パルスを生成し て、図示のようにリード８５８と８５９を経由して送付する。制御セクションは 上位層プロトコル・ソフトウェアが稼働しているマイクロコントローラの監視下 で動作するのが代表的である。このマイクロコンピュータが明確化のために図８ から除かれているのは、本発明が対象としている物理層の無線リンク機能を直接 に実行しないからである。 以上、好適実施例について説明したが、本発明は上述した目的を達成すること は明らかである。本発明から得られる他の利点は当業者に自明のものである。こ の実施例は本発明を単に例示したものであることはもちろんである。本発明の精 神と範囲を逸脱しない限り種々態様の変更と代替構成が可能である。例えば、マ ルチプロセッサ実装を利用すると、上述した実施例の基本的機能をソフトウェア で達成することが可能である。本発明の範囲は請求の範囲の記載によってのみ判 断されるものである。 付録 頭字語一覧 ＡＭ アクセス・マネージャ(access manager) ＣＲＣ 巡回冗長検査(cyclical redudancy check) ＤＰＱＳＫ 差分直角位相シフトキーイング (differential quadrature phase shift keying) ＦＣ 高速チャネル(Ｆast Ｃhannel) ＭＴＳＯ 移動電話交換局(Ｍobile Ｔelephone Ｓwitching Ｏffice) ＰＡＣＳ パーソナル・アクセス通信システム (Ｐersonal Ａccess Ｃommunication Ｓystem) ＰＬＬ フェーズロックループ(phase locked loop) ＲＦ 無線周波数(radio frequency) ＲＰ 無線ポート(radio port) ＲＰＣＵ 無線ポート制御ユニット(radio port control unit) ＲＳＳＩ 受信信号強度通知(received signal strength indication) ＳＣ 低速チャネル(Ｓlow Ｃhannel) ＳＵ 加入者ユニット(subscriber unit) ＴＤＭ 時分割多重化(time division multiplexed) ＴＤＭＡ 時分割多元接続(time division multiple access)

【手続補正書】 【提出日】１９９８年１０月１３日 【補正内容】 請求の範囲 １．ディジタル・ワイヤレス通信システムにおいて、受信ワードを含むデータ ・バーストのビット同期とエラー検出を行う方法であって、 前記データ・バーストをバッファリングし、 前記受信ワードの基準位置に関連にした位置に置かれている複数の候補コー ドワードを前記データ・バーストから並列に取得し、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取得 し、 ビット・エラーが前記候補コードワードに存在するかどうか、および単一候 補コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエラ ー・シンドロームから判断し、 ビット・エラーが検出されず、前記受信ワードの単一候補コードワードが前 記あらかじめ決めた位置範囲内にある場合、正しい位置に対応する個所から前記 受信ワードを読み出す、 各ステップを含むことを特徴とする方法。 ２．請求項１に記載の方法において、前記候補コードワードは並列処理通パス に連続する増分でマーカ・ビットを前記データ・バーストに挿入し、マークされ た各セグメントをバイナリ多項式ジェネレータｇ（ｘ）で除算して前記複数のエ ラー・シンドロームを求めることによって取得されることを特徴とする方法。 ３．請求項２に記載の方法において、前記マーカ・ビットは前記受信ワードの 境界を潜在的に表している前記候補コードワードの連続セットの最初と最後のビ ットの値を反転することによって挿入されることを特徴とする方法。 ４．請求項１に記載の方法において、前記データ・バーストは並列に複数の加 算器に与えられ、前記加算器の各々は受信ワードの境界を潜在的に表している前 記候補コードワードのそれぞれのセットの最初と最後のビットを反転して並列セ ットのマークされたワードを得ることを特徴とする方法。 ５．請求項４に記載の方法において、前記並列セットのマークされたワードは バイナリ多項式ジェネレータｇ（ｘ）の対応する数で並列に除算されて前記複数 のエラー・シンドロームを求めることを特徴とする方法。 ６．請求項５に記載の方法において、前記複数のエラー・シンドロームの各々 は非ゼロのエラー・シンドロームが発生したかどうかを判断するために出力され ることを特徴とする方法。 ７．請求項１に記載の方法において、前記データ・バーストは循環コードワー ドを含んでいることを特徴とする方法。 ８．受信ワードを含むデータ・バーストのビット同期とエラー検出を行う装置 であって、 前記データ・バーストをバッファリングする手段と、 前記受信ワードの基準位置に関連した位置に置かれている複数の候補コード ワードを前記データ・バーストから並列に取得する手段と、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取得 する手段と、 ビット・エラーが前記候補コードワードに存在するかどうか、および単一候 補コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエラ ー・シンドロームから判断する手段と、 ビット・エラーが検出されないとき、および前記受信ワードの単一位置が前 記あらかじめ決めた範囲内にあるとき、正しい位置に対応する個所から前記受信 ワードを読み出す手段とを備えていることを特徴とする装置。 ９．請求項８に記載の装置において、前記受信ワードを読み出す前記手段は前 記バッファされたデータ・バーストを前記単一位置に対応する量だけシフトする 手段を含むことを特徴とする装置。 10．請求項８に記載の装置において、前記受信ワードは、ビット・エラーが前 記受信ワードに存在すること、前記受信ワードのどの位置も判断されないこと、 または前記受信ワードの複数の位置が判断されたことが前記エラー・シンドロー ムから判断されたとき破棄されることを特徴とする装置。 11．ディジタル・データの情報ビットストリームを送信側から受信側に通信チ ャネルを通して伝送し、前記受信側では、対応する受信ビットストリームのビッ ト同期を回復し、エラー検出を行うシステムであって、 送信機は、 前記情報ビットストリームの複数のパリティビットを判断する手段と、 前記情報ビットストリームと前記パリティビットで構成された第１循環コ ードワードを生成する手段と、 第１マーカビットを前記第１循環コードワードに挿入して、マークされた 第１循環コードワードを構成する手段と、 前記第１循環コードワードを含む第１バーストを前記チャネル上を前記受 信側に送信する手段とを含み、 受信機は、 前記送信第１バーストに対応する第２バーストを前記チャネルから受信し 、前記マークされた第１循環コードワードに対応する受信ワードを前記第２バー ストから抜き出す手段と、 基準位置に関連した位置に置かれている複数の候補コードワードを前記第 ２バーストから並列に取得する手段と、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取 得する手段と、 ビット・エラーが候補コードワードに存在するかどうか、および単一候補 コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエラー ・シンドロームから判断する手段と、 ビット・エラーが検出されず、前記受信ワードの単一候補コードワードが 前記あらかじめ決めた位置範囲内にある場合、正しい位置に対応する個所から前 記受信ワードを読み出す手段とを含む、 ことを特徴とするシステム。 12．請求項１１に記載のシステムにおいて、前記受信ワードを読み出す前記手 段は前記受信ワードを前記単一位置に対応する量だけシフトする手段を含むこと を特徴とするシステム。 13．請求項１１に記載のシステムにおいて、前記受信ワードは、ビット・エラ ーが前記受信ワードに存在すること、前記受信ワードのどの位置も判断されない こと、または前記受信ワードの複数の位置が判断されたことが前記エラー・シン ドロームから判断されたとき破棄されることを特徴とするシステム。

Claims (1)

1. 【特許請求の範囲】 １．ディジタル・ワイヤレス通信システムにおいて、受信ワードを含むデータ ・バーストのビット同期とエラー検出を行う方法であって、 前記データ・バーストをバッファリングし、 前記受信ワードの基準位置に関連にした位置に置かれている複数の候補コー ドワードを前記データ・バーストから並列に取得し、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取得 し、 ビット・エラーが前記候補コードワードに存在するかどうか、および単一候 補コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエラ ー・シンドロームから判断し、 ビット・エラーが検出されず、前記受信ワードの単一候補コードワードが前 記あらかじめ決めた位置範囲内にある場合、正しい位置に対応する個所から前記 受信ワードを読み出す、 各ステップを含むことを特徴とする方法。 ２．請求項１に記載の方法において、前記候補コードワードは並列処理通パス に連続する増分でマーカ・ビットを前記データ・バーストに挿入し、マークされ た各セグメントをバイナリ多項式ジェネレータｇ（ｘ）で除算して前記複数のエ ラー・シンドロームを求めることによって取得されることを特徴とする方法。 ３．請求項２に記載の方法において、前記マーカ・ビットは前記受信ワードの 境界を潜在的に表している前記候補コードワードの連続セットの最初と最後のビ ットの値を反転することによって挿入されることを特徴とする方法。 ４．請求項２に記載の方法において、前記連続する増分は受信通信シンボルに 対応していることを特徴とする方法。 ５．請求項２に記載の方法において、前記多項式ジェネレータｇ（ｘ）は、x^{1 5} +x¹⁴+x¹³+x¹²x¹¹+x⁹+x⁸+x⁶+1であることを特徴とする方法。 ６．請求項１に記載の方法において、前記受信ワードを読み出すステップは前 記バッファされたデータ・バーストを前記単一位置に対応する量だけシフトする ことを含むことを特徴とする方法。 ７．請求項１に記載の方法において、前記受信ワードは、ビット・エラーが前 記受信ワードに存在すること、前記受信ワードのどの位置も判断されないこと、 または前記受信ワードの複数の位置が判断されたことが前記エラー・シンドロー ムから判断されたとき破棄されることを特徴とする方法。 ８．請求項１に記載の方法において、前記データ・バーストは並列に複数の加 算器に与えられ、前記加算器の各々は受信ワードの境界を潜在的に表している前 記候補コードワードのそれぞれのセットの最初と最後のビットを反転して並列セ ットのマークされたワードを得ることを特徴とする方法。 ９．請求項８に記載の方法において、前記並列セットのマークされたワードは バイナリ多項式ジェネレータｇ（ｘ）の対応する数で並列に除算されて前記複数 のエラー・シンドロームを求めることを特徴とする方法。 10．請求項９に記載の方法において、前記複数のエラー・シンドロームの各々 は非ゼロのエラー・シンドロームが発生したかどうかを判断するために出力され ることを特徴とする方法。 11．請求項１に記載の方法において、前記データ・バーストは加入者ユニット で受信された着信ＴＤＭＡバーストまたは無線ポートで受信されたＴＤＭパケッ トであることを特徴とする方法。 12．請求項１に記載の方法において、前記ワイヤレス通信システムはＰＡＣＳ 標準またはＰＡＣＳ−ＵＢ標準に準拠していることを特徴とする方法。 13．請求項１に記載の方法において、前記データ・バーストは循環コードワー ドを含んでいることを特徴とする方法。 14．ディジタル・データの情報ビットストリームを送信側から受信側に通信チ ャネルを通して伝送し、前記受信側では、対応する受信ビットストリームのビッ ト同期を回復し、エラー検出を行う方法であって、 送信側では、 前記情報ビットストリームの複数のパリティビットを判断し、 前記情報ビットストリームと前記パリティビットで構成された第１循環コ ードワードを生成し、 第１マーカビットを前記第１循環コードワードに挿入して、マークされた 第１循環コードワードを構成し、 前記第１循環コードワードを含む第１バーストを前記チャネル上を前記受 信側に送信し、 受信側では、 前記送信第１バーストに対応する第２バーストを前記チャネルから受信し て、前記マークされた第１循環コードワードに対応する受信ワードを前記第２バ ーストから抜き出し、 基準位置に関連した位置に置かれている複数の候補コードワードを前記第 ２バーストから並列に取得し、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取 得し、 ビット・エラーが前記候補コードワードに存在するかどうか、および単一 候補コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエ ラー・シンドロームから判断し、 ビット・エラーが検出されず、前記受信ワードの単一候補コードワードが 前記あらかじめ決めた位置範囲内にある場合、正しい位置に対応する個所から前 記受信ワードを読み出す、 各ステップを含むことを特徴とする方法。 15．請求項１４に記載の方法において、前記候補コードワードは並列処理パス 上に連続する増分でマーカビットを前記データ・バーストに挿入し、その結果の 並列の各マークされたワードをバイナリ多項式ジェネレータｇ（ｘ）で除算して 前記複数のエラー・シンドロームを求めることによって取得されることを特徴と する方法。 16．請求項１５に記載の方法において、前記マーカビットは前記受信ワードの 境界を潜在的に表している前記候補コードワードの連続セットの最初と最後のビ ットの値を反転することによって挿入されることを特徴とする方法。 17．請求項１５に記載の方法において、前記連続する増分は受信通信シンボル に対応していることを特徴とする方法。 18．請求項１５に記載の方法において、前記多項式ジェネレータｇ（ｘ）はx^{1 5} +x¹⁴+x¹³+x¹²+x¹¹+x⁹+x⁸+x⁶+1であることを特徴とする方法。 19．請求項１４に記載の方法において、前記受信ワードを読み出すステップは 前記受信ワードを前記単一位置に対応する量だけシフトすることを含むことを特 徴とする方法。 20．請求項１４に記載の方法において、前記受信ワードは、ビット・エラーが 前記受信ワードに存在すること、前記受信ワードのどの位置も判断されないこと 、または前記受信ワードの複数の位置が判断されたことが前記エラー・シンド ロームから判断されたとき破棄されることを特徴とする方法。 21．請求項１４に記載の方法において、前記第２バーストは並列に複数の加算 器に与えられ、前記加算器の各々は受信ワードの境界を潜在的に表している前記 候補コードワードのそれぞれのセットの最初と最後のビットを反転して並列セッ トのマークされたワードを得ることを特徴とする方法。 22．請求項２１に記載の方法において、前記並列セットのマークされたワード はバイナリ多項式ジェネレータｇ（ｘ）の対応する数で並列に除算されて前記複 数のエラー・シンドロームを求めることを特徴とする方法。 23．請求項２２に記載の方法において、前記複数のエラー・シンドロームの各 々は非ゼロのエラー・シンドロームが発生したかどうかを判断するために出力さ れることを特徴とする方法。 24．請求項１４に記載の方法において、前記第２バーストは加入者ユニットで 受信された着信ＴＤＭＡバーストまたは無線ポートで受信されたＴＤＭパケット であることを特徴とする方法。 25．請求項１４に記載の方法において、前記ワイヤレス通信システムはＰＡＣ Ｓ標準またはＰＡＣＳ−ＵＢ標準に準拠していることを特徴とする方法。 26．請求項１４に記載の方法において、前記第１バーストは循環コードワード を含んでいることを特徴とする方法。 27．受信ワードを含むデータ・バーストのビット同期とエラー検出を行う装置 であって、 前記データ・バーストをバッファリングする手段と、 前記受信ワードの基準位置に関連した位置に置かれている複数の候補コード ワードを前記データ・バーストから並列に取得する手段と、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取得 する手段と、 ビット・エラーが前記候補コードワードに存在するかどうか、および単一広 報コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエラ ー・シンドロームから判断する手段と、 ビット・エラーが検出されないとき、および前記受信ワードの単一位置が前 記あらかじめ決めた範囲内にあるとき、正しい位置に対応する個所から前記受信 ワードを読み出す手段とを備えていることを特徴とする装置。 28．請求項２７に記載の装置において、候補コードワードを取得する前記手段 は、並列処理パス上に連続する増分でマーカ・ビットを前記データ・バーストに 挿入し、マークされた各セグメントをバイナリ多項式ジェネレータｇ（ｘ）で除 算して前記複数のエラー・シンドロームを求める手段を含むことを特徴とする装 置。 29．請求項２８に記載の装置において、マーカビットを挿入する前記手段は、 前記受信ワードの境界を潜在的に表している前記候補コードワードの連続セット の最初と最後のビットの値を反転することを特徴とする装置。 30．請求項２８に記載の装置において、前記連続する増分は受信通信シンボル に対応していることを特徴とする装置。 31．請求項２８に記載の装置において、前記多項式ジェネレータｇ（ｘ）は、 x¹⁵+x¹⁴+x¹³+x¹²+x¹¹+x⁹+x⁸+x⁶+1であることを特徴とする装置。 32．請求項２７に記載の装置において、前記受信ワードを読み出す前記手段は 前記バッファされたデータ・バーストを前記単一位置に対応する量だけシフト する手段を含むことを特徴とする装置。 33．請求項２７に記載の装置において、前記受信ワードは、ビット・エラーが 前記受信ワードに存在すること、前記受信ワードのどの位置も判断されないこと 、または前記受信ワードの複数の位置が判断されたことが前記エラー・シンドロ ームから判断されたとき破棄されることを特徴とする装置。 34．請求項２７に記載の装置において、前記データ・バーストは並列に複数の 加算器に与えられ、前記加算器の各々は受信ワードの境界を潜在的に表している 前記候補コードワードのそれぞれのセットの最初と最後のビットを反転して並列 セットのマークされたワードを得ることを特徴とする装置。 35．請求項３４に記載の装置において、前記並列セットのマークされたワード はバイナリ多項式ジェネレータｇ（ｘ）の対応する数で並列に除算されて前記複 数のエラー・シンドロームを求めることを特徴とする装置。 36．請求項３５に記載の装置において、前記複数のエラー・シンドロームの各 々は非ゼロのエラー・シンドロームが発生したかどうかを判断するために出力さ れることを特徴とする装置。 37．請求項２７に記載の装置において、前記データ・バーストは加入者ユニッ トで受信された着信ＴＤＭＡバーストまたは無線ポートで受信されたＴＤＭパケ ットであることを特徴とする装置。 38．請求項２７に記載の装置において、前記ワイヤレス通信システムはＰＡＣ Ｓ標準またはＰＡＣＳ−ＵＢ標準に準拠していることを特徴とする装置。 39．請求項２７に記載の装置において、前記データ・バーストは循環コードワ ードを含んでいることを特徴とする装置。 40．ディジタル・データの情報ビットストリームを送信側から受信側に通信チ ャネルを通して伝送し、前記受信側では、対応する受信ビットストリームのビッ ト同期を回復し、エラー検出を行うシステムであって、 送信機は、 前記情報ビットストリームの複数のパリティビットを判断する手段と、 前記情報ビットストリームと前記パリティビットで構成された第１循環コ ードワードを生成する手段と、 第１マーカビットを前記第１循環コードワードに挿入して、マークされた 第１循環コードワードを構成する手段と、 前記第１循環コードワードを含む第１バーストを前記チャネル上を前記受 信側に送信する手段とを含み、 受信機は、 前記送信第１バーストに対応する第２バーストを前記チャネルから受信し 、前記マークされた第１循環コードワードに対応する受信ワードを前記第２バー ストから抜き出す手段と、 基準位置に関連した位置に置かれている複数の候補コードワードを前記第 ２バーストから並列に取得する手段と、 前記複数の候補コードワードの各々から複数のエラー・シンドロームを取 得する手段と、 ビット・エラーが候補コードワードに存在するかどうか、および単一候補 コードワードがあらかじめ決めた位置範囲内にあるかどうかを前記複数のエラー ・シンドロームから判断する手段と、 ビット・エラーが検出されず、前記受信ワードの単一候補コードワードが 前記あらかじめ決めた位置範囲内にある場合、正しい位置に対応する個所から前 記受信ワードを読み出す手段とを含む、 ことを特徴とするシステム。 41．請求項４０に記載のシステムにおいて、候補コードワードを取得する前 記手段は、並列処理パス上に連続する増分でマーカビットを前記受信ワードに挿 入し、その結果の並列の各マークされたワードをバイナリ多項式ジェネレータｇ （ｘ）で除算して前記複数のエラー・シンドロームを求める手段を含むことを特 徴とするシステム。 42．請求項４１に記載のシステムにおいて、マーカビットを挿入する前記手段 は前記受信ワードの境界を潜在的に表している前記候補コードワードの連続セッ トの最初と最後のビットの値を反転することを特徴とするシステム。 43．請求項４１に記載のシステムにおいて、前記連続する増分は受信通信シン ボルに対応していることを特徴とするシステム。 44．請求項４１に記載のシステムにおいて、前記多項式ジェネレータｇ（ｘ） はx¹⁵+x¹⁴+x¹³+x¹²+x¹¹+x⁹+x⁸+x⁶+1であることを特徴とするシステム。 45．請求項４０に記載のシステムにおいて、前記受信ワードを読み出す前記手 段は前記受信ワードを前記単一位置に対応する量だけシフトする手段を含むこと を特徴とするシステム。 46．請求項４０に記載のシステムにおいて、前記受信ワードは、ビット・エラ ーが前記受信ワードに存在すること、前記受信ワードのどの位置も判断されない こと、または前記受信ワードの複数の位置が判断されたことが前記エラー・シン ドロームから判断されたとき破棄されることを特徴とするシステム。 47．請求項４０に記載のシステムにおいて、前記第２バーストは並列に複数の 加算器に与えられ、前記加算器の各々は受信ワードの境界を潜在的に表している 前記候補コードワードのそれぞれのセットの最初と最後のビットを反転して並列 セットのマークされたワードを得ることを特徴とするシステム。 48．請求項４７に記載のシステムにおいて、前記並列セットのマークされたワ ードはバイナリ多項式ジェネレータｇ（ｘ）の対応する数で並列に除算されて前 記複数のエラー・シンドロームを求めることを特徴とするシステム。 49．請求項４８に記載の方法において、前記複数のエラー・シンドロームの各 々は非ゼロのエラー・シンドロームが発生したかどうかを判断するために出力さ れることを特徴とするシステム。 50．請求項４０に記載のシステムにおいて、前記第２バーストは加入者ユニッ トで受信された着信ＴＤＭＡバーストまたは無線ポートで受信されたＴＤＭパケ ットであることを特徴とするシステム。 51．請求項４０に記載のシステムにおいて、前記ワイヤレス通信システムはＰ ＡＣＳ標準またはＰＡＣＳ−ＵＢ標準に準拠していることを特徴とするシステム 。 52．請求項４０に記載のシステムにおいて、前記第１バーストは循環コードワ ードを含んでいることを特徴とするシステム。