JPH06350593A - フレーム同期装置 - Google Patents
フレーム同期装置Info
- Publication number
- JPH06350593A JPH06350593A JP5164065A JP16406593A JPH06350593A JP H06350593 A JPH06350593 A JP H06350593A JP 5164065 A JP5164065 A JP 5164065A JP 16406593 A JP16406593 A JP 16406593A JP H06350593 A JPH06350593 A JP H06350593A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- interleave
- conversion
- circuits
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 バースト的に発生した誤りを、異なるタイミ
ングのインタリーブのフレームに分散してインタリーブ
のフレーム同期の保護を強化する。 【構成】 送信側Ｔｘの誤り訂正符号化回路３１ａ〜３
１ｄ、インタリーブ変換回路３２ａ〜３２ｄ、Ｔi ビッ
ト遅延回路３３ａ〜３３ｄ、送信部３４を通じて、イン
タリーブ変換後におけるそれぞれの信号に、異なる差の
インタリーブのフレームの周期以上となる遅延を施して
無線伝送路Ｌへ送出する。受信側Ｒｘでは受信部４１、
Ｒi ビット遅延回路４２ａ〜４２ｄ、フレーム検出回路
４３ａ〜４３ｄ、同期保護回路４４、デインタリーブ変
換回路４５ａ〜４５ｄ、誤り訂正回路４６ａ〜４６ｄを
通じて、送信側Ｔｘでの遅延差を補正し、バースト的に
発生した誤りを異なるタイミングのインタリーブのフレ
ームに分散して、インタリーブのフレーム同期の保護を
強化する。
ングのインタリーブのフレームに分散してインタリーブ
のフレーム同期の保護を強化する。 【構成】 送信側Ｔｘの誤り訂正符号化回路３１ａ〜３
１ｄ、インタリーブ変換回路３２ａ〜３２ｄ、Ｔi ビッ
ト遅延回路３３ａ〜３３ｄ、送信部３４を通じて、イン
タリーブ変換後におけるそれぞれの信号に、異なる差の
インタリーブのフレームの周期以上となる遅延を施して
無線伝送路Ｌへ送出する。受信側Ｒｘでは受信部４１、
Ｒi ビット遅延回路４２ａ〜４２ｄ、フレーム検出回路
４３ａ〜４３ｄ、同期保護回路４４、デインタリーブ変
換回路４５ａ〜４５ｄ、誤り訂正回路４６ａ〜４６ｄを
通じて、送信側Ｔｘでの遅延差を補正し、バースト的に
発生した誤りを異なるタイミングのインタリーブのフレ
ームに分散して、インタリーブのフレーム同期の保護を
強化する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線通信シ
ステムなどに利用し、ブロック符号を用いた誤り訂正と
バースト誤りを分散するインタリーブ変換処理における
フレーム同期の保護を行うフレーム同期装置に関する。
ステムなどに利用し、ブロック符号を用いた誤り訂正と
バースト誤りを分散するインタリーブ変換処理における
フレーム同期の保護を行うフレーム同期装置に関する。
【０００２】
【従来の技術】従来、ディジタル無線通信システムで
は、ブロック符号を用いた誤り訂正とバースト誤りを分
散するインタリーブ変換を行う際に、フレーム同期を確
立する必要がある。
は、ブロック符号を用いた誤り訂正とバースト誤りを分
散するインタリーブ変換を行う際に、フレーム同期を確
立する必要がある。
【０００３】図３は従来のフレーム同期装置の構成を示
すブロック図である。このフレーム同期装置は、Ｎ＝４
の場合であり、送信側Ｔｘでは、四つの入力信号を誤り
訂正符号化回路１１ａ，１１ｂ，１１ｃ，１１ｄでブロ
ック符号に誤り訂正符号化を行う。この後、誤り訂正符
号化回路１１ａ〜１１ｄに接続されるインタリーブ変換
回路１２ａ，１２ｂ，１２ｃ，１２ｄでインタリーブ変
換を行う。この後、４個のインタリーブ変換回路１２ａ
〜１２ｄからのインタリーブ変換後の信号に、送信部１
４で変調を施して無線伝送路Ｌへ送出する。
すブロック図である。このフレーム同期装置は、Ｎ＝４
の場合であり、送信側Ｔｘでは、四つの入力信号を誤り
訂正符号化回路１１ａ，１１ｂ，１１ｃ，１１ｄでブロ
ック符号に誤り訂正符号化を行う。この後、誤り訂正符
号化回路１１ａ〜１１ｄに接続されるインタリーブ変換
回路１２ａ，１２ｂ，１２ｃ，１２ｄでインタリーブ変
換を行う。この後、４個のインタリーブ変換回路１２ａ
〜１２ｄからのインタリーブ変換後の信号に、送信部１
４で変調を施して無線伝送路Ｌへ送出する。
【０００４】次に、受信側Ｒｘでは、無線伝送路Ｌを通
じて伝送されてきた信号を受信部２１で受信し、かつ、
復調を行った四つの信号を出力する。この四つの信号は
それぞれのフレーム検出回路２３ａ，２３ｂ，２３ｃ，
２３ｄに入力され、インタリーブのフレームを検出す
る。同期保護回路２４では四つのフレーム検出回路２５
ａ，２５ｂ，２５ｃ，２５ｄからの検出結果を入力し、
四つの検出結果の全てにおいてインタリーブのフレーム
を検出できない状態が、所定の閾値以上発生した場合に
インタリーブのフレーム同期を外し、閾値に達しない場
合はインタリーブのフレーム同期が確立したままとなる
ようにインタリーブのフレーム同期の保護を行う。そし
て、デインタリーブ変換回路２５ａ，２５ｂ，２５ｃ，
２５ｄへインタリーブ逆変換を行うためのタイミング信
号を出力する。このタイミング信号により、デインタリ
ーブ変換回路２５ａ〜２５ｄではインタリーブ逆変換を
行い、また誤り訂正回路２６ａ，２６ｂ，２６ｃ，２６
ｄでは無線伝送路で発生した誤りの訂正を行っている。
じて伝送されてきた信号を受信部２１で受信し、かつ、
復調を行った四つの信号を出力する。この四つの信号は
それぞれのフレーム検出回路２３ａ，２３ｂ，２３ｃ，
２３ｄに入力され、インタリーブのフレームを検出す
る。同期保護回路２４では四つのフレーム検出回路２５
ａ，２５ｂ，２５ｃ，２５ｄからの検出結果を入力し、
四つの検出結果の全てにおいてインタリーブのフレーム
を検出できない状態が、所定の閾値以上発生した場合に
インタリーブのフレーム同期を外し、閾値に達しない場
合はインタリーブのフレーム同期が確立したままとなる
ようにインタリーブのフレーム同期の保護を行う。そし
て、デインタリーブ変換回路２５ａ，２５ｂ，２５ｃ，
２５ｄへインタリーブ逆変換を行うためのタイミング信
号を出力する。このタイミング信号により、デインタリ
ーブ変換回路２５ａ〜２５ｄではインタリーブ逆変換を
行い、また誤り訂正回路２６ａ，２６ｂ，２６ｃ，２６
ｄでは無線伝送路で発生した誤りの訂正を行っている。
【０００５】このようなフレーム同期装置では、無線伝
送路Ｌでバースト誤りが発生した場合、受信側ＲｘのＮ
個のフレーム検出回路（２３ａ〜２３ｄ）では図４
（１）（２）（３）（４）中の斜線部１３，２３，３
３，４３に示すように、同一のタイミングのフレームに
誤りが発生しているため、インタリーブのフレーム同期
が外れ易くなる。
送路Ｌでバースト誤りが発生した場合、受信側ＲｘのＮ
個のフレーム検出回路（２３ａ〜２３ｄ）では図４
（１）（２）（３）（４）中の斜線部１３，２３，３
３，４３に示すように、同一のタイミングのフレームに
誤りが発生しているため、インタリーブのフレーム同期
が外れ易くなる。
【０００６】この種の改善提案として、特開平２ー０５
８９４３号公報に開示された「同期回路」、特開平１ー
０２０７４８号公報に開示された「パンクチヤド符号の
タイミング不確定除去方法」、特開昭６１ー１０８２２
８号公報に開示された「誤り訂正方式および誤り訂正復
号器」を挙げることが出来る。
８９４３号公報に開示された「同期回路」、特開平１ー
０２０７４８号公報に開示された「パンクチヤド符号の
タイミング不確定除去方法」、特開昭６１ー１０８２２
８号公報に開示された「誤り訂正方式および誤り訂正復
号器」を挙げることが出来る。
【０００７】特開平２ー０５８９４３号公報の例は、誤
り検出回路で出力される誤り検出結果を用いて、一定の
長さに区切られたブロック符号の同期タイミングを生成
して同期を取り、フレーム同期用データの伝送を不要に
している。特開平１ー０２０７４８号公報の例は、復号
回路のタイミング不確実除去回路として比較判定方式
と、しきい値判定方式の２種類の符号同期機能を持たせ
て、誤り訂正符号化装置における復号回路の汎用性を高
めている。特開昭６１ー１０８２２８号公報の例は、デ
ススクランブル後の受信信号系列とデスクランブラの生
成多項式のみを知ることによって、あたかもデスクラン
ブラによる誤り拡大がなかったかのような訂正能力を備
えている。
り検出回路で出力される誤り検出結果を用いて、一定の
長さに区切られたブロック符号の同期タイミングを生成
して同期を取り、フレーム同期用データの伝送を不要に
している。特開平１ー０２０７４８号公報の例は、復号
回路のタイミング不確実除去回路として比較判定方式
と、しきい値判定方式の２種類の符号同期機能を持たせ
て、誤り訂正符号化装置における復号回路の汎用性を高
めている。特開昭６１ー１０８２２８号公報の例は、デ
ススクランブル後の受信信号系列とデスクランブラの生
成多項式のみを知ることによって、あたかもデスクラン
ブラによる誤り拡大がなかったかのような訂正能力を備
えている。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフレーム同期装置では、いずれもバースト誤り
が発生した場合、受信側のフレーム検出では、同一のタ
イミングのフレームに誤りが発生しているため、インタ
リーブのフレーム同期が外れ易く、このフレーム同期が
外れ阻止するための同期保護を行う際の信号処理規模及
び装置規模が増大化するという欠点があった。
た従来のフレーム同期装置では、いずれもバースト誤り
が発生した場合、受信側のフレーム検出では、同一のタ
イミングのフレームに誤りが発生しているため、インタ
リーブのフレーム同期が外れ易く、このフレーム同期が
外れ阻止するための同期保護を行う際の信号処理規模及
び装置規模が増大化するという欠点があった。
【０００９】本発明は、上述した事情にかんがみてなさ
れたものであり、信号処理規模及び装置規模が増大化す
ることなく、バースト的に発生した誤りを、異なるタイ
ミングのインタリーブのフレームに分散してインタリー
ブのフレーム同期の保護を強化できるフレーム同期装置
の提供を目的とする。
れたものであり、信号処理規模及び装置規模が増大化す
ることなく、バースト的に発生した誤りを、異なるタイ
ミングのインタリーブのフレームに分散してインタリー
ブのフレーム同期の保護を強化できるフレーム同期装置
の提供を目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ブロック符号を用いた誤り訂正とバース
ト誤りを分散するインタリーブ変換を行う送信側と受信
側からなるフレーム同期装置において、送信側は、複数
の入力信号のそれぞれに対し、ブロック符号を用いて誤
り訂正符号化した符号語を出力する複数の誤り訂正符号
化手段と、所定の深さのインタリーブ変換を行う複数の
インタリーブ変換手段と、複数のインタリーブ変換手段
からの出力信号をそれぞれ所定のビット数で遅延させる
複数のビット遅延手段と、複数のビット遅延手段からの
信号により変調を行って送出する送信手段とを備える構
成としてある。
に、本発明は、ブロック符号を用いた誤り訂正とバース
ト誤りを分散するインタリーブ変換を行う送信側と受信
側からなるフレーム同期装置において、送信側は、複数
の入力信号のそれぞれに対し、ブロック符号を用いて誤
り訂正符号化した符号語を出力する複数の誤り訂正符号
化手段と、所定の深さのインタリーブ変換を行う複数の
インタリーブ変換手段と、複数のインタリーブ変換手段
からの出力信号をそれぞれ所定のビット数で遅延させる
複数のビット遅延手段と、複数のビット遅延手段からの
信号により変調を行って送出する送信手段とを備える構
成としてある。
【００１１】この構成にあって、ビット遅延手段は、Ｎ
数のインタリーブ変換手段からの出力信号をそれぞＴi
ビット（i ＝１〜Ｎ：Ｔ1 ≠Ｔ2 ≠・・・≠ＴN ）数を
遅延する構成としてある。
数のインタリーブ変換手段からの出力信号をそれぞＴi
ビット（i ＝１〜Ｎ：Ｔ1 ≠Ｔ2 ≠・・・≠ＴN ）数を
遅延する構成としてある。
【００１２】また、この発明は、ブロック符号を用いた
誤り訂正とバースト誤りを分散するインタリーブ変換を
行う送信側と受信側からなるフレーム同期装置におい
て、受信側には、送信側からの信号を受信して復調を行
い複数の信号を出力する受信手段と、受信手段からの複
数の信号を所定のビット数で遅延させる複数のビット遅
延手段と、複数のビット遅延手段からの出力信号よりイ
ンタリーブのフレームを検出する複数のフレーム検出手
段と、複数のフレーム検出手段のそれぞれからの検出結
果を入力してインタリーブのフレーム同期の保護を行う
同期保護手段と、同期保護手段からのタイミング信号に
より送信側で行ったインタリーブ変換の逆変換であるデ
インタリーブ変換を行う複数のデインタリーブ変換手段
と、送信側からの信号に生じた誤りを訂正する誤り訂正
手段とを備える構成としてある。
誤り訂正とバースト誤りを分散するインタリーブ変換を
行う送信側と受信側からなるフレーム同期装置におい
て、受信側には、送信側からの信号を受信して復調を行
い複数の信号を出力する受信手段と、受信手段からの複
数の信号を所定のビット数で遅延させる複数のビット遅
延手段と、複数のビット遅延手段からの出力信号よりイ
ンタリーブのフレームを検出する複数のフレーム検出手
段と、複数のフレーム検出手段のそれぞれからの検出結
果を入力してインタリーブのフレーム同期の保護を行う
同期保護手段と、同期保護手段からのタイミング信号に
より送信側で行ったインタリーブ変換の逆変換であるデ
インタリーブ変換を行う複数のデインタリーブ変換手段
と、送信側からの信号に生じた誤りを訂正する誤り訂正
手段とを備える構成としてある。
【００１３】この構成にあって、ビット遅延手段は、複
数の信号それぞれに対してＲi ビット（i ＝１〜Ｎ：
（Ｔ1 ＋Ｒ1 ）＝（Ｔ2 ＋Ｒ2 ）＝・・・＝（ＴN ＋Ｒ
N ））数の遅延を行う構成としてある。
数の信号それぞれに対してＲi ビット（i ＝１〜Ｎ：
（Ｔ1 ＋Ｒ1 ）＝（Ｔ2 ＋Ｒ2 ）＝・・・＝（ＴN ＋Ｒ
N ））数の遅延を行う構成としてある。
【００１４】これらの構成にあって、送信手段と受信手
段が無線伝送路を通じて送受信を行い、この無線伝送路
で生じたデータ誤りを訂正する構成としてある。
段が無線伝送路を通じて送受信を行い、この無線伝送路
で生じたデータ誤りを訂正する構成としてある。
【００１５】
【作用】上記構成からなる本発明のフレーム同期装置
は、送信側でインタリーブ変換後のそれぞれの信号に、
それぞれ異なる差のインタリーブのフレーム周期以上に
遅延して無線伝送路へ送出している。受信側では、送信
側での遅延の差を補正することによりバースト的に発生
した誤りが、異なるタイミングのインタリーブのフレー
ムに分散され、インタリーブのフレーム同期の保護が強
化される。
は、送信側でインタリーブ変換後のそれぞれの信号に、
それぞれ異なる差のインタリーブのフレーム周期以上に
遅延して無線伝送路へ送出している。受信側では、送信
側での遅延の差を補正することによりバースト的に発生
した誤りが、異なるタイミングのインタリーブのフレー
ムに分散され、インタリーブのフレーム同期の保護が強
化される。
【００１６】
【実施例】次に、本発明のフレーム同期装置の実施例に
ついて図面を参照しながら説明する。図１は本発明のフ
レーム同期装置の実施例の構成を示すブロック図であ
る。図１において、このフレーム同期装置はＮ＝４の場
合であり、送信側Ｔｘには、入力信号がそれぞれに入力
される誤り訂正符号化回路３１ａ，３１ｂ，３１ｃ，３
１ｄと、インタリーブ変換回路３２ａ，３２ｂ，３２
ｃ，３２ｄと、Ｔi ビット遅延回路３３ａ，３３ｂ，３
３ｃ，３３ｄ（i ＝１〜４）と、インタリーブ変換後の
信号を無線伝送路Ｌへ送出する送信部３４とを備えてい
る。
ついて図面を参照しながら説明する。図１は本発明のフ
レーム同期装置の実施例の構成を示すブロック図であ
る。図１において、このフレーム同期装置はＮ＝４の場
合であり、送信側Ｔｘには、入力信号がそれぞれに入力
される誤り訂正符号化回路３１ａ，３１ｂ，３１ｃ，３
１ｄと、インタリーブ変換回路３２ａ，３２ｂ，３２
ｃ，３２ｄと、Ｔi ビット遅延回路３３ａ，３３ｂ，３
３ｃ，３３ｄ（i ＝１〜４）と、インタリーブ変換後の
信号を無線伝送路Ｌへ送出する送信部３４とを備えてい
る。
【００１７】受信側Ｒｘは、受信部４１と、Ｒi ビット
遅延回路４２ａ，４２ｂ，４２ｃ，４２ｄと、フレーム
検出回路４３ａ，４３ｂ，４３ｃ，４３ｄと、同期保護
回路４４と、デインタリーブ変換回路４５ａ，４５ｂ，
４５ｃ，４５ｄと、誤り訂正回路４６ａ，４６ｂ，４６
ｃ，４６ｄとを有している。
遅延回路４２ａ，４２ｂ，４２ｃ，４２ｄと、フレーム
検出回路４３ａ，４３ｂ，４３ｃ，４３ｄと、同期保護
回路４４と、デインタリーブ変換回路４５ａ，４５ｂ，
４５ｃ，４５ｄと、誤り訂正回路４６ａ，４６ｂ，４６
ｃ，４６ｄとを有している。
【００１８】送信側Ｔｘでは、誤り訂正符号化回路３１
ａ〜３１ｄで、入力信号をブロック符号に誤り訂正符号
化を行う。ここで１ワードをＫビットとする。インタリ
ーブ変換回路３２ａ〜３２ｄでは、誤り訂正符号化回路
３１ａ〜３１ｄからの信号Ｍワード分の（Ｋ×Ｍ）ビッ
トに対してインタリーブ変換を行う。Ｔi ビット遅延回
路３３ａ〜３３ｄでは、インタリーブ変換回路３２ａ〜
３２ｄからの信号をそれぞれＴi ビットずつ遅延させ
る。
ａ〜３１ｄで、入力信号をブロック符号に誤り訂正符号
化を行う。ここで１ワードをＫビットとする。インタリ
ーブ変換回路３２ａ〜３２ｄでは、誤り訂正符号化回路
３１ａ〜３１ｄからの信号Ｍワード分の（Ｋ×Ｍ）ビッ
トに対してインタリーブ変換を行う。Ｔi ビット遅延回
路３３ａ〜３３ｄでは、インタリーブ変換回路３２ａ〜
３２ｄからの信号をそれぞれＴi ビットずつ遅延させ
る。
【００１９】ここで、Ｔ1 ≠Ｔ2 ≠Ｔ3 ≠Ｔ4 とし、ま
た｜Ｔi −Ｔj ｜ビット≧（Ｋ×Ｍ）ビット（i,j ＝１
〜４）とする。すなわち、四つのＴi ビット遅延回路３
３ａ〜３３ｄでの遅延量がそれぞれに異なり、またその
差はインタリーブ変換回路３２ａ〜３２ｄで変換される
インタリーブの１フレーム長（Ｋ×Ｍ）ビットより大き
いものとする。送信部３４では、四つのＴi ビット遅延
回路３３ａ〜３３ｄからの信号が入力され、変調を行っ
て無線伝送路Ｌへ送出する。
た｜Ｔi −Ｔj ｜ビット≧（Ｋ×Ｍ）ビット（i,j ＝１
〜４）とする。すなわち、四つのＴi ビット遅延回路３
３ａ〜３３ｄでの遅延量がそれぞれに異なり、またその
差はインタリーブ変換回路３２ａ〜３２ｄで変換される
インタリーブの１フレーム長（Ｋ×Ｍ）ビットより大き
いものとする。送信部３４では、四つのＴi ビット遅延
回路３３ａ〜３３ｄからの信号が入力され、変調を行っ
て無線伝送路Ｌへ送出する。
【００２０】受信側Ｒｘでは無線伝送路Ｌを通じて送ら
れてきた信号が、受信部４１に入力され、復調を行っ
て、四つの信号を抽出する。この四つの信号はそれぞれ
Ｒi ビット遅延回路４２ａ〜４２ｄに入力される。Ｒi
ビット遅延回路４２ａ〜４２ｄでは、それぞれ、送信側
ＴｘのＴi ビット遅延回路３３ａ〜３３ｄでの遅延量と
の和が等しくなるように〔（Ｔ1 ＋Ｒ2 ）＝（Ｔ2 ＋Ｒ
2 ）＝（Ｔ3 ＋Ｒ3 ）＝（Ｔ4 ＋Ｒ4 ）〕のＲi ビット
の遅延を与える。
れてきた信号が、受信部４１に入力され、復調を行っ
て、四つの信号を抽出する。この四つの信号はそれぞれ
Ｒi ビット遅延回路４２ａ〜４２ｄに入力される。Ｒi
ビット遅延回路４２ａ〜４２ｄでは、それぞれ、送信側
ＴｘのＴi ビット遅延回路３３ａ〜３３ｄでの遅延量と
の和が等しくなるように〔（Ｔ1 ＋Ｒ2 ）＝（Ｔ2 ＋Ｒ
2 ）＝（Ｔ3 ＋Ｒ3 ）＝（Ｔ4 ＋Ｒ4 ）〕のＲi ビット
の遅延を与える。
【００２１】Ｒi ビット遅延回路４２ａ〜４２ｄから出
力される四つの信号は、それぞれ、デインタリーブ変換
回路４５ａ〜４５ｄ及びフレーム検出回路４３ａ〜４３
ｄに入力される。フレーム検出回路４３ａ〜４３ｄで
は、Ｒi ビット遅延回路４２ａ〜４２ｄからの信号より
インタリーブのフレームを検出し、この検出結果を同期
保護回路４４へ送出する。この同期保護回路４４では、
四つのフレーム検出回路４３ａ〜４３ｄからのインタリ
ーブのフレームの検出結果から四つの検出結果の全てに
フレームが検出されず、かつ、所定の閾値以上のときに
同期が確立していないものとする。また、四つの検出結
果の内少なくとも一つの検出結果でフレームが検出され
るとともに、所定の閾値以上の場合には、同期が確立し
ているものとする。
力される四つの信号は、それぞれ、デインタリーブ変換
回路４５ａ〜４５ｄ及びフレーム検出回路４３ａ〜４３
ｄに入力される。フレーム検出回路４３ａ〜４３ｄで
は、Ｒi ビット遅延回路４２ａ〜４２ｄからの信号より
インタリーブのフレームを検出し、この検出結果を同期
保護回路４４へ送出する。この同期保護回路４４では、
四つのフレーム検出回路４３ａ〜４３ｄからのインタリ
ーブのフレームの検出結果から四つの検出結果の全てに
フレームが検出されず、かつ、所定の閾値以上のときに
同期が確立していないものとする。また、四つの検出結
果の内少なくとも一つの検出結果でフレームが検出され
るとともに、所定の閾値以上の場合には、同期が確立し
ているものとする。
【００２２】そして、同期が確立している場合は、イン
タリーブ逆変換を行うためのタイミング信号をデインタ
リーブ変換回路４５ａ〜４５ｄへ供給する。このデイン
タリーブ変換回路４５ａ〜４５ｄでは、同期保護回路４
４から供給されるタイミング信号をもとに、Ｒi ビット
遅延回路４２ａ〜４２ｄからの信号に対し、送信側Ｔｘ
のインタリーブ変換回路３２ａ〜３２ｄで行った変換の
逆変換を行う。これにより、無線伝送路Ｌで誤りがバー
スト的に発生した場合には誤りが分散され、誤り訂正回
路４６ａ〜４６ｄで誤りを訂正する。
タリーブ逆変換を行うためのタイミング信号をデインタ
リーブ変換回路４５ａ〜４５ｄへ供給する。このデイン
タリーブ変換回路４５ａ〜４５ｄでは、同期保護回路４
４から供給されるタイミング信号をもとに、Ｒi ビット
遅延回路４２ａ〜４２ｄからの信号に対し、送信側Ｔｘ
のインタリーブ変換回路３２ａ〜３２ｄで行った変換の
逆変換を行う。これにより、無線伝送路Ｌで誤りがバー
スト的に発生した場合には誤りが分散され、誤り訂正回
路４６ａ〜４６ｄで誤りを訂正する。
【００２３】ここで、無線伝送路Ｌでバースト的な誤り
が発生した場合を説明する。図２はこの実施例の動作に
おける信号処理を示すタイミング図である。無線伝送路
Ｌで発生したバースト誤りは、受信部４１の出力段階で
は四つの出力信号の同一タイミング上にある。Ｒi ビッ
ト遅延回路４２ａ〜４２ｄでは、この四つの信号にそれ
ぞれＲi ビットの遅延を与える。ここで、Ｔ1 ≧Ｔ2 ≧
Ｔ3≧Ｔ4 、また｜Ｔi −Ｔj ｜ビット≧（Ｋ×Ｍ）ビ
ット（i,j ＝１〜４）、及び〔（Ｔ1 ＋Ｒ1 ）＝（Ｔ2
＋Ｒ2 ）＝（Ｔ3 ＋Ｒ3 ）＝（Ｔ4 ＋Ｒ4 ）〕を満たす
ためには、Ｒ1 ≧Ｒ2 ≧Ｒ3 ≧Ｒ4 、または｜Ｒi −Ｒ
j ｜ビット≧（Ｋ×Ｍ）ビット（i,j ＝１〜４）とな
る。
が発生した場合を説明する。図２はこの実施例の動作に
おける信号処理を示すタイミング図である。無線伝送路
Ｌで発生したバースト誤りは、受信部４１の出力段階で
は四つの出力信号の同一タイミング上にある。Ｒi ビッ
ト遅延回路４２ａ〜４２ｄでは、この四つの信号にそれ
ぞれＲi ビットの遅延を与える。ここで、Ｔ1 ≧Ｔ2 ≧
Ｔ3≧Ｔ4 、また｜Ｔi −Ｔj ｜ビット≧（Ｋ×Ｍ）ビ
ット（i,j ＝１〜４）、及び〔（Ｔ1 ＋Ｒ1 ）＝（Ｔ2
＋Ｒ2 ）＝（Ｔ3 ＋Ｒ3 ）＝（Ｔ4 ＋Ｒ4 ）〕を満たす
ためには、Ｒ1 ≧Ｒ2 ≧Ｒ3 ≧Ｒ4 、または｜Ｒi −Ｒ
j ｜ビット≧（Ｋ×Ｍ）ビット（i,j ＝１〜４）とな
る。
【００２４】図２（１）（２）（３）（４）に示すよう
に四つのＲi ビット遅延回路４２ａ〜４２ｄでの遅延量
はそれぞれ異なり、またその差はインタリーブの１フレ
ーム長（Ｋ×Ｍ）ビットより大きくなる。したがって、
Ｒi ビット遅延回路４２ａ〜４２ｄの出力段階では四つ
の出力信号の誤り発生位置は図２（１）（２）（３）
（４）中の斜線部１１，２３，３４，４５に示すよう
に、異なるタイミングのインタリーブのフレームに含ま
れる。このため、同期保護回路４４では、四つのフレー
ム検出回路４３ａ〜４３ｄからのインタリーブのフレー
ムの検出結果の全てにおいて、フレームが検出されない
場合が連続する確率は従来に比べてはるかに低くなる。
すなわち、インタリーブのフレーム同期が外れる確率も
低くなる。
に四つのＲi ビット遅延回路４２ａ〜４２ｄでの遅延量
はそれぞれ異なり、またその差はインタリーブの１フレ
ーム長（Ｋ×Ｍ）ビットより大きくなる。したがって、
Ｒi ビット遅延回路４２ａ〜４２ｄの出力段階では四つ
の出力信号の誤り発生位置は図２（１）（２）（３）
（４）中の斜線部１１，２３，３４，４５に示すよう
に、異なるタイミングのインタリーブのフレームに含ま
れる。このため、同期保護回路４４では、四つのフレー
ム検出回路４３ａ〜４３ｄからのインタリーブのフレー
ムの検出結果の全てにおいて、フレームが検出されない
場合が連続する確率は従来に比べてはるかに低くなる。
すなわち、インタリーブのフレーム同期が外れる確率も
低くなる。
【００２５】
【発明の効果】以上説明したように、本発明のフレーム
同期装置は、送信側でインタリーブ変換後のそれぞれの
信号に、それぞれ異なる差のインタリーブのフレーム周
期以上に遅延して無線伝送路へ送出し、受信側では送信
側での遅延の差を補正しているため、バースト的に発生
した誤りを異なるタイミングのインタリーブのフレーム
に分散でき、インタリーブのフレーム同期の保護を強化
できるという効果を有する。
同期装置は、送信側でインタリーブ変換後のそれぞれの
信号に、それぞれ異なる差のインタリーブのフレーム周
期以上に遅延して無線伝送路へ送出し、受信側では送信
側での遅延の差を補正しているため、バースト的に発生
した誤りを異なるタイミングのインタリーブのフレーム
に分散でき、インタリーブのフレーム同期の保護を強化
できるという効果を有する。
【図１】本発明のフレーム同期装置の実施例における構
成を示すブロック図である。
成を示すブロック図である。
【図２】実施例の動作における信号処理を示すタイミン
グ図である。
グ図である。
【図３】従来のフレーム同期装置の構成を示すブロック
図である。
図である。
【図４】従来例の動作における信号処理を示すタイミン
グ図である。
グ図である。
３１ａ〜３１ｄ 誤り訂正符号化回路 ３２ａ〜３２ｄ インタリーブ変換回路 ３３ａ〜３３ｄ Ｔi ビット遅延回路 ３４ 送信部 ４１ 受信部 ４２ａ〜４２ｄ Ｒi ビット遅延回路 ４３ａ〜４３ｄ フレーム検出回路 ４４ 同期保護回路 ４５ａ〜４５ｄ デインタリーブ変換回路 ４６ａ〜４６ｄ 誤り訂正回路
Claims (5)
- 【請求項１】 ブロック符号を用いた誤り訂正とバース
ト誤りを分散するインタリーブ変換を行う送信側と受信
側からなるフレーム同期装置において、 上記送信側は、複数の入力信号のそれぞれに対し、ブロ
ック符号を用いて誤り訂正符号化した符号語を出力する
複数の誤り訂正符号化手段と、 所定の深さのインタリーブ変換を行う複数のインタリー
ブ変換手段と、 上記複数のインタリーブ変換手段からの出力信号をそれ
ぞれ所定のビット数で遅延させる複数のビット遅延手段
と、 上記複数のビット遅延手段からの信号により変調を行っ
て送出する送信手段と、 を備えることを特徴とするフレーム同期装置。 - 【請求項２】 ビット遅延手段は、Ｎ数のインタリーブ
変換手段からの出力信号をそれぞＴi ビット（i ＝１〜
Ｎ：Ｔ1 ≠Ｔ2 ≠・・・≠ＴN ）数を遅延することを特
徴とする請求項１記載のフレーム同期装置。 - 【請求項３】 ブロック符号を用いた誤り訂正とバース
ト誤りを分散するインタリーブ変換を行う送信側と受信
側からなるフレーム同期装置において、 上記受信側には、送信側からの信号を受信して復調を行
い複数の信号を出力する受信手段と、 上記受信手段からの複数の信号を所定のビット数で遅延
させる複数のビット遅延手段と、 上記複数のビット遅延手段からの出力信号よりインタリ
ーブのフレームを検出する複数のフレーム検出手段と、 上記複数のフレーム検出手段のそれぞれからの検出結果
を入力してインタリーブのフレーム同期の保護を行う同
期保護手段と、 上記同期保護手段からのタイミング信号により送信側で
行ったインタリーブ変換の逆変換であるデインタリーブ
変換を行う複数のデインタリーブ変換手段と、 送信側からの信号に生じた誤りを訂正する誤り訂正手段
と、 を備えるフレーム同期装置。 - 【請求項４】 ビット遅延手段は、複数の信号それぞれ
に対してＲi ビット（i ＝１〜Ｎ：（Ｔ1 ＋Ｒ1 ）＝
（Ｔ2 ＋Ｒ2 ）＝・・・＝（ＴN ＋ＲN ））数の遅延を
行うことを特徴とする請求項３記載のフレーム同期装
置。 - 【請求項５】 送信手段と受信手段が無線伝送路を通じ
て送受信を行い、この無線伝送路で生じたデータ誤りを
訂正することを特徴とする請求項１，２，３又は４記載
のフレーム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164065A JP2596320B2 (ja) | 1993-06-08 | 1993-06-08 | フレーム同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164065A JP2596320B2 (ja) | 1993-06-08 | 1993-06-08 | フレーム同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350593A true JPH06350593A (ja) | 1994-12-22 |
| JP2596320B2 JP2596320B2 (ja) | 1997-04-02 |
Family
ID=15786119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164065A Expired - Fee Related JP2596320B2 (ja) | 1993-06-08 | 1993-06-08 | フレーム同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596320B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001626A1 (en) * | 1999-06-25 | 2001-01-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel coding and multiplexing in cdma communication system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62207039A (ja) * | 1986-03-07 | 1987-09-11 | Toshiba Corp | デ−タ伝送方式 |
| JPH01311740A (ja) * | 1988-06-10 | 1989-12-15 | Nec Corp | 同期語検出確定方式 |
| JPH0215737A (ja) * | 1988-07-01 | 1990-01-19 | Toshiba Corp | ブロック伝送装置 |
| JPH0316330A (ja) * | 1989-06-14 | 1991-01-24 | Nippon Telegr & Teleph Corp <Ntt> | フレーム同期方式 |
-
1993
- 1993-06-08 JP JP5164065A patent/JP2596320B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62207039A (ja) * | 1986-03-07 | 1987-09-11 | Toshiba Corp | デ−タ伝送方式 |
| JPH01311740A (ja) * | 1988-06-10 | 1989-12-15 | Nec Corp | 同期語検出確定方式 |
| JPH0215737A (ja) * | 1988-07-01 | 1990-01-19 | Toshiba Corp | ブロック伝送装置 |
| JPH0316330A (ja) * | 1989-06-14 | 1991-01-24 | Nippon Telegr & Teleph Corp <Ntt> | フレーム同期方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001626A1 (en) * | 1999-06-25 | 2001-01-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel coding and multiplexing in cdma communication system |
| AU759491B2 (en) * | 1999-06-25 | 2003-04-17 | Samsung Electronics Co., Ltd. | Apparatus and method for channel coding and multiplexing in CDMA communication system |
| US8073016B2 (en) | 1999-06-25 | 2011-12-06 | Samsung Electronics Co., Ltd | Apparatus and method for channel coding and multiplexing in CDMA communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596320B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974584A (en) | Parity checking in a real-time digital communications system | |
| CA2247534C (en) | An improved technique for jointly performing bit synchronization and error detection in a tdm/tdma system | |
| US4312070A (en) | Digital encoder-decoder | |
| US6160840A (en) | Apparatus and methods for puncturing and recovering code in spread spectrum communication system | |
| EP0157413B1 (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| US20040064782A1 (en) | Reduced latency interleaver utilizing shortened first codeword | |
| JPH11502085A (ja) | データエンコード及び多雑音媒体における通信の方法及び装置 | |
| JPH07505274A (ja) | データ送信，特にビデオ送信時の反復的情報ブロックに対するバッファ割当て | |
| EP1935130B1 (en) | Interference suppression in bit-serial data streams | |
| US5729559A (en) | Method and apparatus for correcting errors using multiple estimates | |
| US5333197A (en) | System to prevent a scrambler from generating undesired symbols | |
| JP2755067B2 (ja) | フレーム同期回路 | |
| JPH06350593A (ja) | フレーム同期装置 | |
| JPH07297817A (ja) | データ伝送方式 | |
| JP3144072B2 (ja) | 同期検出装置および同期検出保護方法 | |
| JP2591330B2 (ja) | 誤り訂正方式 | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| JP2755061B2 (ja) | フレーム同期方式 | |
| JPH07245630A (ja) | 高速データ伝送方式 | |
| JP2555944B2 (ja) | データ伝送装置 | |
| JP3037837B2 (ja) | レストアラー無線中継局 | |
| KR0134338B1 (ko) | 디지탈전송시스템의 동기검출방법 및 그 장치 | |
| KR100320387B1 (ko) | 위성통신시스템용채널모뎀에서의데이터보안장치 | |
| KR0142312B1 (ko) | 디지탈전송신호의 자동동기검출시스템 | |
| JPH0530144A (ja) | 並列データ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |