KR0142312B1 - 디지탈전송신호의 자동동기검출시스템 - Google Patents

디지탈전송신호의 자동동기검출시스템

Info

Publication number
KR0142312B1
KR0142312B1 KR1019920013173A KR920013173A KR0142312B1 KR 0142312 B1 KR0142312 B1 KR 0142312B1 KR 1019920013173 A KR1019920013173 A KR 1019920013173A KR 920013173 A KR920013173 A KR 920013173A KR 0142312 B1 KR0142312 B1 KR 0142312B1
Authority
KR
South Korea
Prior art keywords
data
predetermined
value
deinterleaver
deinterleaving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920013173A
Other languages
English (en)
Other versions
KR940003323A (ko
Inventor
민병민
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019920013173A priority Critical patent/KR0142312B1/ko
Publication of KR940003323A publication Critical patent/KR940003323A/ko
Application granted granted Critical
Publication of KR0142312B1 publication Critical patent/KR0142312B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 디지탈신호의 통신 및 전송에서 데이터의 동기를 검출하기위한 시스템에 관한 것으로, 송신측에서 에러정정을 위한 소정의 코딩과 에러발생의 확산을 위한 인터리빙을 수행한 전송데이터를 수신하여 변조된 신호를 소정의 주파수로 복조하는 수단과, 복조된 전송데이터에 대해 송신측에서 수행한 인터리빙과정의 역과정에 해당하는 디인터리빙과정을 수행하는 수단과, 디인터리빙된 데이터의 동기가 맞지 않으면 데이터의 디인터리빙순서를 가변시켜 디인터리빙된 데이터의 동기가 맞을 때까지 반복적으로 디인터리빙순서를 가변시키는 수단을 구비하여, 송신측에서 전송데이터에 별도의 동기신호를 삽입하지 않아도 수신측에서 데이터의 동기가 자동으로 검출된다.

Description

디지탈전송신호의 자동동기검출시스템
제1도는 종래의 채널코딩방식의 일 예를 나타내는 블록도.
제2도는 종래의 인터리빙방식의 일 예를 나타내는 블록도.
제3도는 인터리빙된 데이터의 상태를 나타내는 개략도.
제4도는 본 발명에 의한 디인터리빙방식을 나타내는 블록도.
제5도는 제4도에서의 데이터처리를 나타내는 개략도.
*도면의 주요부분에 대한 부호의 설명
11, 13, 21:엔코더12, 14, 22:인터리버
15, 23:변조부16, 41:복조부
17, 19, 42:디인터리버18, 20, 43:디코더
44:어드레스발생부SR1 ~SRM-1:시프트레지스터
421, 422:제 1,2스위칭수단
본 발명은 디지탈 통신신호의 동기를 자동으로 검출하기 위한 시스템에 관한 것으로, 특히 송신부에서 특정 동기데이터를 전송신호에 부가하지 않아도 수신부에서 자동으로 동기를 검출하기 위한 자동동기검출시스템에 관한 것이다.
일반적으로 통신 및 전송분야에 있어서 통신시스템 및 통신네트워크 뿐만아니라 고화질 텔레비젼신호의 전송에도 디지탈변조를 사용할만큼 디지탈신호처리 및 전송기술이 발달되고 있다. 이러한 디지탈통신 및 전송방식은 아날로그전송방식에 비하여 전송전력이 적게 소요되는 장점이 있는 반면, 전송시 노이즈에 의해 전송데이터에 에러가 발생하는 경우 데이터 전송시스템에 치명적인 영향을 미칠 수 있는 단점이 있다. 이와 같은 단점을 해결하기 위하여, 종래의 데이터 전송시스템에서는 데이터의 전송시에 데이터에러의 정정을 위한 채널코딩방식이 사용되고 있다. 채널코딩방식에는 여러 가지 방식이 있으며, 전송데이터의 에러정정의 성능을 향상시키기 위하여 에러정정코딩을 2중으로 수행하는 채널코딩방식이 사용되고 있다.
제1도는 종래의 채널코딩방식을 나타내는 블록도이다. 제1도의 (a)는 에러정정코딩을 2중으로 수행하는 송신장치를 나타내며, (b)는 에러정정 디코딩을 2중으로 수행하는 수신장치를 나타낸다. 제1도의 (a)의 송신장치는 전송하고자 하는 정보데이터에 에러정정을 위한 소정의 용장성데이터를 코딩하는 제 1엔코더(11)와, 제 1엔코더(11)의 출력데이터에 대해 소정의 인터리빙(Interleaving)을 실행하는 제 1인터리버(12)와, 전송데이터의 에러 정정능력을 향상시키기 위해 제 1인터리버(12)에서 출력되는 데이터에 대해 다시 소정의 용장성데이터를 코딩하는 제 2엔코더(13)와, 제 2엔코더(13)의 출력데이터에 대해 다시 소정의 인터리빙을 실행하는 제 2인터리버(14)와, 에러전정코딩 및 인터리빙된 전송데이터를 변조하여 출력하는 변조부(15)로 이루어진다. 또한, 제1도의 (b) 의 수신장치는 전송데이터를 수신하여 복조하는 복조부(16)와, 복조부(16)에서 출력되는 데이터에 대해 전술한 송신장치의 제 2인터리버(14)에 대응하는 디인터리빙(Deinterleaving)을 실행하는 제 2디인터리버(17)와, 제 2디인터리버(17)의 출력데이터에 대해 전술한 송신장치의 제 2엔코더(13)에 대응하는 디코딩을 실행하는 제 2디코더(18)와, 제 2디코더(18)의 출력데이터에 대해 전술한 송신장치의 제 1인터리버(12)에 대응하는 디인터리빙을 다시 수행하는 제 1디인터리버(19)와, 제 1디인터리버(19)의 출력데이터에 대해 전술한 송신장치의 제 1엔코더(11)에 대응하는 디코딩을 다시 수행하는 제 1디코더(20)로 이루어진다.
제1도의 (a)에서, 제 1엔코더(11)는 전송시 여러가지 노이즈에 의해 전송하고자 하는 정보데이터에 에러가 발생하는 경우에도 수신측에서 양호한 상태의 정보데이터를 얻을 수 있도록 하기 위하여, 입력되는 정보데이터(DTI)에 소정의 용장성 데이터(Redundancy data)를 추가로 코딩한다. 이와 같이 용장성데이터를 추가로 코딩하면 데이터의 전송효율은 저하되나 데이터의 에러정정능력은 향상된다. 제 1엔코더(11)에서 에러정정코딩된 데이터는 제 1인터리버(12)로 공급된다. 인터리버는 데이터의 전송시 발생할 수 있는 에러를 분산시켜 에러의 정정능력을 향상시키기 위한 장치로서, 제 1인터리버(12)는 제 1엔코더(11)에서 공급되는 데이터를 일정한 순서로 재배열하여 출력한다. 이와 같이 제 1엔코더(11) 및 제 1인터리버(12)에서 에러정정코딩 및 인터리빙된 데이터는 제 2엔코더(13) 및 제 2인터리버(14)에서 다시 다른 형태로 에러정정코딩 및 인터리빙이 실행되므로써 전송데이터의 에러정정능력은 보다 향상된다. 이와 같이 2중으로 코딩 및 인터리빙된 데이터는 변조부(15)에서 소정의 전송주파수에 실리어 출력된다. 이 때, 변조부(15)는 전송데이터(DTO)에 인터리버(12, 14)에서 데이터를 인터리빙하는 순서에 대한 정보를 함께 실어서 출력한다. 제1도의 (b)는 (a)와 같은 채널코딩장치에서 코딩된 전송데이터를 수신하기 위한 수신장치를 나타낸다. 2중으로 에러정정코딩 및 인터리빙된 전송데이터(DRI)는 복조부(16)에서 복조된다. 복조부(16)의 출력데이터는 제 2디인터리버(17)로 입력되고, 제 2디인터리버(17)는 입력데이터를 제1도의 (a)의 제 2인터리버(14)에서 인터리빙되기 이전상태로 복원한다. 제 2디인터리버(17)의 출력데이터는 제 2디코더(18)로 공급되고, 제 2디코더(18)는 입력데이터를 제1오의 (a)의 제 2엔코더(13)에서 에러정정코딩되기 이전의 상태로 복원한다. 이와 같이 1차적으로 디인터리빙 및 디코딩된 데이터는 제 1디인터리버(19) 및 제 1디코더(20)에서 각각 2차적으로 디인터리빙 및 디코딩된다. 즉, 송신장치에서 2중으로 코딩 및 인터리빙된 데이터에 대해 수신장치에서도 2중으로 디코딩 및 디인터리빙을 수행하므로써 본래의 정보데이터 상태로 복원한다.
이와 같이, 종래의 송·수신방식은 전송데이터의 에러정정을 향상시키기 위해 소정의 코딩 및 인터리빙을 수행함과 아울러 인터리빙의 순서를 알려주는 정보를 추가로 전송하여야 하며, 수신측에서는 이 인터리빙에 관한 정보에 따라 수신측에서의 데이터동기에 맞게 전송데이터를 복원한다. 이와같이, 수신측에서의 동기설정을 위해 송신측에서는 전송데이터에 프레임 동기 및/또는 수직동기 등을 추가로 삽입하여야 하므로 데이터전송효율의 향상에 장애요소가 될 뿐만아니라 하드웨어적으로도 복잡해지는 문제점이 있었다.
따라서, 본 발명의 목적은 송신측에서 전송데이터에 소정의 동기데이터를 추가로 삽입하지 않아도 수신측에서 자동으로 동기를 검출하여 전송데이터를 복구할 수 있는 디지탈신호의 자동동기검출방법을 제공함에 있다.
본 발명의 다른 목적은 전술한 디지탈신호의 자동동기검출방법을 구현하기 위한 디지탈신호의 자동동기검출장치를 제공함에 있다.
이와 같은 본 발명의 목적은 송신측에서 컨볼루셔널(convolutional) 방식으로 인터리빙된 전송데이터를 수신하여, 수신데이터에서 소정의 동기를 검출하기 위한 방법에 있어서, 수신데이터를 소정의 주파수로 복조하는 단계와, 상기 복조단계에서 얻어진 데이터를 상기 인터리빙과정의 역과정에 해당하는 컨볼루셔널 방식으로 디인터리빙하는 단계와, 상기 디인터리빙된 데이터를 비터비디코딩(vitervi decoding)하는 경우 전·후간 비트의 상관성 정도에 따른 소정의 에러값과 소정의 기준값을 비교하는 단계와, 상기 비교단계에서 에러값이 기준값보다 크면, 상기 디인터리빙단계와 디인터리빙순서를 변경하는 단계에 의하여 달성된다.
본 발명의 다른 목적은 송신측에서 컨볼루셔널 방식으로 인터리빙된 전송데이터를 수신하여 수신데이터에서 소정의 동기를 검출하기 위한 장치에 있어서, 수신데이터를 공급받아 소정 주파수로 복조하는 복조부와, 복조부의 출력데이터를 공급받아 인터리빙되기 이전의 상태로 데이터를 복원하는 컨볼루셔널 디인터리버와, 디인터리버의 출력데이터를 공급받아 이 데이터의 동기이탈여부를 나타내는 신호를 발생하는 비터비디코더와, 디코더로부터 동기이탈신호가 공급될 때 마다 가변되는 소정의 어드레스신호를 상기 디인터리버로 발생하여 디인터리빙되는 입력데이터의 순서를 순차적으로 변경하므로써 동기를 일치시키는 어드레스발생부에 의하여 달성된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
먼저, 본 발명에 의한 자동동기검출시스텡을 설명하기에 앞서 일반적인 인터리빙시스템에 대해 설명하기로 한다. 제2도는 일반적인 인터리버의 상세블록도로서, 제1도의 (a)의 제 1인터리버(12) 또는 제 2인터리비(14)에 사용될 수 있다(제2도는 제 2인터리비(14)에 대한 경우임). 제2도에 도시된 바와 같이, 인터리버(22)는 콘볼루셔널 인터리빙(Convolutional Interleaving)을 수행하는 구조로서, 서로 다른 시프트값을 갖는 다수의 시프트레지스터(SR ~ SRM-1)로 이루어진다. 즉, 인터리버(22)의 제 1시프트레지스터(SR1)는 입력데이터를 1비트 시프트시키고, 제(M-1)시프트레지스터(SRM-1)는 입력데이터를 M-1비트만큼 시프트시킨다. 이와 같은 인터리버(22)의 입·출력데이터 형태가 제3도에 도시되어 있다. 엔코더(21)에서 출력되는 데이터비트열은 제3도의 (a)와 같은 형태로 출력되어 인터리버(22)의 각 입력단으로 인가된다. 즉, 제3도의 (a)와 같이 M개의 데이터비트씩 인터리버(22)로 공급되어 M개 입력단에 각각 인가된다. 그러면, 인터리버(22)의 각 시프트레지스터(SR1~ SRM-1)는 시프트값(1비트 ~ (M-1)비트)만큼씩 입력데이터를 시프트하여 출력한다. 만일, fS의 클록속도로 한번에 M개의 데이터가 인터리버(22)에 입력되면, 인터리버(22)는 fS/M의 클록소도로 데이터를 시프트하고, 출력데이터를 fS클록속도로 출력하게 된다. 이와 같은 입력데이터의 시프트과정을 M비트씩 반복적으로 수행하므로써, 제3도의 (b)와 같이 데이터순서가 뒤섞인 형태의 데이터 비트열을 출력한다. 제3도의 (b)에서 X는 해당 시프트레지스터에서 데이터가 출력되지 않은 상태를 나타낸다. 이와 같이, 인터리빙된 데이터는 변조부(23)에서 소정 주파수로 변조되어 전송된다.
제4도는 본 발명에 의한 디지탈신호의 자동동기검출장치의 일 실시예를 나타낸다. 전송데이터(DRI)를 수신하여 송신측에서 변조되기이전 상태로 데이터를 복원하는 복조부(41)의 출력데이터 비트열은 디인터리버(42)의 제 1스위칭수단(421)으로 공급된다. 디인터리버(42)는 컨볼루셔널 디인터리버로서, 송신측에서 인터리빙된 데이터를 복원하기 위한 구조를 갖는다. 그래서, 디인터리버(42)의 시프트레지스터(SRM-1~ SR1)는 제2도의 인터리버(22)와 반대의 순서로 배열된다. 디인터리버(42)의 제 1스위칭수단(421)은 복조부(41)로부터 입력받은 데이터비트열을 어드레스발생부(44)로부터 공급되는 어드레스신호에 따라 지정되는 순서에 의하여 시프트레지스터(SRM-1~ SR1)의 각 입력단으로 출력한다. 지금, 복조부(41)에서 출력되는 데이터 비트열이 제5도와 같은 경우, 디인터리버(42)는 이러한 수신데이터비트열로부터 송신측에서 보낸 원래의 신호열을 찾아야 한다. 제5도의 (a)와 같은 순서의 데이터비트열이 디인터리버(42)의 제 1스위칭수단(421)를 통하여 각 시프트레지스터 입력단으로 입력되면, 디인터리버(42)의 출력데이터는 송신측에서 인터리빙되기 이전의 데이터비트열과 같아지므로 데이터의 동기가 일치하게 된다. 그러나, 그 이외의 순서를 갖는 데이터비트열이 입력되는 경우, 종래의 디인터리버에서는 원래의 데이터비트열을 찾아낼 수가 없다. 그래서, 디인터리버(42)의 각 시프트레지스터의 입력단으로 입력된 데이터비트열은 송신측에서 인터리빙되기 이전의 데이터로 복원되어 제2스위칭수단(422)를 통하여 차례로 디코더(43)로 출력된다. 디코더(43)는 비터비디코더(Viterbi Decoder)로서, 디인터리버(42)의 제2스위칭수단(422)으로부터 입력받는 데이터비트열의 전·후간 상관성을 검사한다. 비터비디코더에서 데이터 비트열의 전·후간에 상관성을 검사하는 과정은 비터비디코딩의 알고리즘에의해 공지된 기술이다. 그래서, 상관성검사결과 상관성이 없으면 즉, 복호시 동기가 이탈되는 경우 디코더(43)는 에러값을 발생한다. 그리고, 디코더(43)는 이 에러값을 누적하여 그 누적된 값이 일정 기준값 이상이 될 때 동기이탈신호(SE)를 발생한다. 디코더(43)에서 출력되는 동기이탈신호(SE)는 어드레스발생부(44)로 공급되고, 어드레스발생부(44)는 동기이탈신호(SE)가 입력됨에 따라 어드레스신호(ADDR)를 가변시켜 출력한다. 예를 들어, 디인터리버(42)로 입력되는 데이터비트열이 제5도의 (b)와 같은 형태의 그룹으로 분리된다면, 디코더(43)의 에러누적값은 증가하게 된다. 왜냐하면, 디인터리버(42)에서 출력되는 데이터비트열이 송신측에서 전송하는 데이터비트열과 같지 않으므로 디인터리버(42)에서 출력되는 데이터비트열의 전·후 데이터간에는 상관성이 없기 때문이다. 이와 같이, 에러누적값이 소정의 기준값보다 큰 경우, 디코더(43)는 현재 디인터리빙된 데이터의 동기가 이탈되었음을 알리는 신호(SE)를 발생하여 어드레스발생부(44)로 공급한다. 그러면, 어드레스발생부(44)는 각 시프트레지스터의 동작순서를 저장하는 어드레스신호(ADDR)를 가변시켜 시프트레지스터의 동작순서를 다시 배열한다. 이것은 1번째 시프트레지스터(SR1)부터 (M-1)번째 시프트레지스터(SRM-1)까지 어드레스를 할당하고, 어드레스발생부(44)에서 각 시프트레지스터를 지정하는 어드레스( ADDR)를 변경하므로써 가능하다. 이와 같이, 어드레스(ADDR)를 변경하면, 제5도의 (c)와 같이 디인터리빙된 데이터비트열의 그룹이 변하게 된다. 그러면, 전술한 바와 마찬가지로 디코더(43)는 다시 디인터리빙된 데이터의 에러를 누적하여 그 누적값을 소정 기준값과 비교하고, 그 비교결과에 따라 어드레스발생부(44)에 동기이탈신호(SE)를 다시 발생한다. 이와 같은, 일련의 과정을 반복적으로 수행하므로써, 디인터리버(42)에서 나누어지는 데이터비트열의 그룹은 제5도의 (a)와 같이 동기가 일치하게 된다.
상술한 바와 같이, 본 발명에 의한 디지탈신호의 자동동기검출시스템은 송신측에서 전송데이터에 별도의 동기신호를 추가하지 않아도 수신측에서 전송데이터의 동기를 찾아낼 수 있으며, 아울러 동기를 찾기 위해 반복되는 횟수도 (M-1)회만 수행하면 되므로 종래의 동기검출방식보다 동기검출시간이 단축되는 효과가 있다.

Claims (7)

  1. 송신측에서 컨볼루셔널(convolutional) 방식으로 인터리빙된 전송데이터를 수신하여, 수신데이터에서 소정의 동기를 검출하기 위한 방법에 있어서, 수신데이터를 소정의 주파수로 복조하는 단계와; 상기 복조단계에서 얻어진 데이터를 상기 인터리빙과정의 역과정에 해당하는 컨볼루셔널 방식으로 디인터리빙하는 단계와; 상기 디인터리빙된 데이터를 비터비디코딩(viterbi decoding)하는 경우, 전·후간 비트의 상관성 정도에 따른 소정의 에러값과 소정의 기준값을 비교하는 단계와; 상기 비교단계에서 상기 에러값이 상기 기준값보다 크면, 상기 디인터리빙단계의 디인터리빙순서를 변경하는 단계를 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출방법.
  2. 제1항에 있어서, 상기 디인터리빙단계는 입력되는 데이터비트열을 시프팅값이 각각 다른 다수의 시프트레지스터에 소정의 어드레스신호에 따라 각각 공급하는 단계와; 상기 다수의 시프트레지스터는 각 입력단으로 인가되는 비트데이터를 각각의 시프팅값에 따라 시프팅하는 단계와; 상기 공급단계에서 사용된 어드레스신호와 동일한 어드레스신호에 따라 상기 시프팅된 데이터를 다수의 시프트레지스터로부터 출력하는 단계를 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출방법.
  3. 제1항에 있어서, 상기 비교단계는 상기 디인터리빙단계에서 출력되는 소정 크기의 데이터비트열에 대해 데이터비트간의 상관성을 검사하는 단계와; 상기 검사단계에서 검사된 데이터의 상관성이 송신측에서의 상관성보다 저하되는 경우, 소정의 에러값을 발생하는 단계와; 상기 검사단계를 각 데이터비트열마다 수행하여 그 결과 얻어지는 상기 에러값을 누적하는 단계와; 상기 누적단계에서의 누적값과 동시이탈여부의 기준이 되는 소정의 기준값을 비교하는 단계를 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출방법.
  4. 제1항 또는 제2항에 있어서, 상기 디인터리빙순서를 변경하는 단계는 상기 다수의 시프트레지스터로 입력되는 상기 데이터비트열의 각 데이터비트를 시프팅값이 한 단계씩 낮은 시프트레지스터로 입력되도록 재배열하는 단계와; 상기 재배열단계에서 입력되는 데이터비트열을 각각의 시프팅값만큼 시프팅하는 단계와; 상기 시프팅된 데이터비트열을 이전과 동일한 순서로 출력하는 단계를 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출방법.
  5. 송신측에서 컨볼루셔널 방식으로인터리빙된 전송데이터를 수신하여, 수신데이터에서 소정의 동기를 검출하기 위한 장치에 있어서, 상기 수신데이터를 공급받아 소정 주파수로 복조하는 복조부와; 상기 복조부의 출력데이터를 공급받아 상기 인터리빙되기 이전의 상태로 데이터를 복원하는 컨볼루셔널디인터리버와; 상기 디인터리버의 출력데이터를 공급받아 이 데이터의 동기이탈여부를 나타내는 신호를 발생하는 비터비디코더와; 상기 디코더로부터 동기이탈신호가 공급될 때 마다 가변되는 소정의 어드레스신호를 상기 디인터리버로 발생하여 디인터리빙되는 입력데이터의 순서를 순차적으로 변경하므로써 동기를 일치시키는 어드레스발생부를 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출장치.
  6. 제5항에 있어서, 상기 디인터리버는 각각 서로 다른 길이를 갖는 다수의 시프트레지스터와; 상기 어드레스발생부에서 공급되는 어드레스신호에 따라 지정되는 순서대로 상기 복조부의 출력데이터를 상기 다수의 시프트레지스터로 공급하는 제1스위칭수단과; 상기 다수의 시프트레지스터에서 출력되는 데이터를 상기 디코더로 공급하는 제2스위칭수단을 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출장치.
  7. 제5항에 있어서, 상기 디코더는 상기 디인터리버에서 출력되는 소정의 데이터비트열을 공급받아 이 데이터비트열를 비터비디코딩하는 경우, 전·후 데이터간의 상관성을 검사하는 수단과; 상기 상관성 검사수단에서 상관성이 없는 것으로 판정되면, 소정의 에러값을 발생하는 수단과; 상기 에러발생수단에서 발생되는 에러값들을 누적하는 수단과; 상기 누적수단에서 공급되는 에러누적값과 소정의 기준값을 비교하는 수단과; 상기 비교수단에서 에러누적값이 기준값보다 큰 경우, 소정의 동기이탈신호를 발생하는 수단을 포함하는 것을 특징으로 하는 디지탈신호의 자동동기검출장치.
KR1019920013173A 1992-07-23 1992-07-23 디지탈전송신호의 자동동기검출시스템 Expired - Fee Related KR0142312B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920013173A KR0142312B1 (ko) 1992-07-23 1992-07-23 디지탈전송신호의 자동동기검출시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013173A KR0142312B1 (ko) 1992-07-23 1992-07-23 디지탈전송신호의 자동동기검출시스템

Publications (2)

Publication Number Publication Date
KR940003323A KR940003323A (ko) 1994-02-21
KR0142312B1 true KR0142312B1 (ko) 1998-06-15

Family

ID=19336851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013173A Expired - Fee Related KR0142312B1 (ko) 1992-07-23 1992-07-23 디지탈전송신호의 자동동기검출시스템

Country Status (1)

Country Link
KR (1) KR0142312B1 (ko)

Also Published As

Publication number Publication date
KR940003323A (ko) 1994-02-21

Similar Documents

Publication Publication Date Title
US6718503B1 (en) Reduced latency interleaver utilizing shortened first codeword
US5835165A (en) Reduction of false locking code words in concatenated decoders
US4701923A (en) Adaptively coded data communication system with half duplex and/or full duplex function
US5727004A (en) Method and apparatus for data encoding and communication over noisy media
KR101208504B1 (ko) 디지털 방송 시스템 및 처리 방법
US6985092B2 (en) Robust system for transmitting and receiving map data
US6118825A (en) Digital data transmission device and method, digital data demodulation device and method, and transmission medium
JP2006262530A (ja) デジタルブロードキャスティング信号のｏｆｄｍマルチキャリア送信のための方法およびシステム
US5710783A (en) Optimization of synchronization control in concatenated decoders
US20070168835A1 (en) Serial communications system and method
KR100593580B1 (ko) 디지털 방송 신호 송신 장치 및 방법
KR100212833B1 (ko) 가변레이트 비터비 복호기
EP1418699B1 (en) Frame generation for synchronisation
US4677624A (en) Self-synchronizing de-interleaver for viterbi decoder used in wireline modems
US20020158781A1 (en) Coding a data stream
KR0142312B1 (ko) 디지탈전송신호의 자동동기검출시스템
JPH08204768A (ja) ディジタル信号送信装置並びに受信装置
JP2000270319A (ja) Ｂｓディジタル衛星放送再送信装置およびその再送信された信号を受信する受信装置
KR0134338B1 (ko) 디지탈전송시스템의 동기검출방법 및 그 장치
JP3350428B2 (ja) 伝送信号生成装置
JPH07336400A (ja) ディジタル信号伝送方式及びそれに用いる送信装置並びに受信装置
KR100195746B1 (ko) 비터비 복호기의 동기 장치
JP3189196B2 (ja) データ伝送システム
JP3350515B2 (ja) 受信方法及び受信装置
JPH07245630A (ja) 高速データ伝送方式

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920723

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941230

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19920723

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970930

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980203

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980330

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980330

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010227

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020227

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030227

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040227

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050228

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060227

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20080228

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20080228

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100210