KR100195746B1 - 비터비 복호기의 동기 장치 - Google Patents

비터비 복호기의 동기 장치 Download PDF

Info

Publication number
KR100195746B1
KR100195746B1 KR1019960035230A KR19960035230A KR100195746B1 KR 100195746 B1 KR100195746 B1 KR 100195746B1 KR 1019960035230 A KR1019960035230 A KR 1019960035230A KR 19960035230 A KR19960035230 A KR 19960035230A KR 100195746 B1 KR100195746 B1 KR 100195746B1
Authority
KR
South Korea
Prior art keywords
channel
code rate
unit
phase
data
Prior art date
Application number
KR1019960035230A
Other languages
English (en)
Other versions
KR19980015792A (ko
Inventor
최영배
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960035230A priority Critical patent/KR100195746B1/ko
Priority to GB9717803A priority patent/GB2316585A/en
Priority to JP9226268A priority patent/JPH10190484A/ja
Priority to US08/916,204 priority patent/US5937016A/en
Publication of KR19980015792A publication Critical patent/KR19980015792A/ko
Application granted granted Critical
Publication of KR100195746B1 publication Critical patent/KR100195746B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비터비 복호기의 동기 장치에 관한 것으로서, 수신된 데이터를 입력받아 위상을 변환하는 위상 변환부(100)와; 역천자를 수행하는 역천자부(102); 비터비 복호화를 수행하는 비터비 복호부(104); 비트 에러를 계수하는 비트 에러 계수부(106); 채널 데이터의 비트를 계수하는 복호 데이터 비트 계수부(108); 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 저장해두었다가 채널 선택 신호에 따라 저장된 코드 레이트를 출력하는 저장부(109); 및 새롭게 결정된 코드 레이트를 출력하기도 하고 이미 저장되어 있던 코드 레이트를 입력받기도 하며, 상기 복호 데이터 비트계수신호와 상기 비트에러계수신호를 입력받아 위상 변환 신호와 패턴 변환 신호를 출력하며, 내부/외부 동기 신호도 출력하는 결정 로직부(110)로 구성되어 있으며, 비터비 복호화를 수행할 때 한 번 동기를 맞춘 각 채널의 코드레이트 또는 채널 상태가 좋을 때의 코드레이트를 저장해두었다가, 방송 수신 채널의 잦은 변경으로 인해 같은 채널을 다시 수신해야 할 경우 또는 채널 상태가 열악해진 경우에, 상기 저장된 코드레이트를 이용하여 위상과 패턴 동기만을 맞추므로써 빠르고 효율적으로 동기화를 수행할 수 있고, 성능도 크게 개선시킬 수 있다.

Description

비터비 복호기의 동기 장치
본 발명은 비터비 복호기의 동기 장치에 관한 것으로서, 특히 비터비 복호화를 수행할 때 한 번 동기를 맞춘 각 채널의 코드레이트(code rate) 또는 채널 상태가 좋을 때의 코드 레이트를 저장해두었다가, 방송 수신 채널의 잦은 변경으로 인해 같은 채널을 다시 수신해야 할 경우 또는 채널 상태가 열악해진 경우에, 상기 저장된 코드 레이트를 이용하여 위상(phase)과 패턴(pattern) 동기만을 맞추므로써 빠르고 효율적으로 동기화를 수행하도록 되어진 비터비 복호기의 동기 장치에 관한 것이다.
일반적으로 유럽의 디지탈 화상 방송(DVB: Digital Video Broadcasting) 규격이나 국내의 무궁화 위성 방송과 같은 위성 통신의 경우 또는 유럽이나 미국의 고화질 텔레비젼(HDTV: High Definition TeleVision) 지상 방송에서 사용되는 시스템 규격과 같은 디지탈 통신 시스템에서는 통신로 상의 에러를 정정하기 위하여 길쌈 부호화 방식(Convolution encoding)을 사용하고 있다.
이처럼 길쌈 부호화 방식에 의해 부호화된 부호어 시퀀스를 복호화하여 부호화되기 전의 비트 시퀀스, 즉 메세지 비트 시퀀스를 재생시키는 것을 길쌈 복호화(Convolution decoding)라고 말한다.
이와 같은 길쌈 복호화 방식에서는 최대 근사 복호화 방식(MLH: maximum likelihood decoding)을 이용하는데, 여기서 최대 근사 복호화 방식이라 함은 디지탈 신호가 전송중에 전송로상에서 오류가 발생한다는 가정하에 수신기에 수신된 부호어 시퀀스를 복호화하는 방식이다.
상기 최대 근사 복호화 방식을 기초로 해서 발전된 것이 바로 비터비 복호화(Viterbi decoding)방식이며, 이 방식은 최대 근사 복호화 방식의 복잡성을 매우 감소시킨 것으로 1967 년 비터비(Viterbi)에 의해 최초로 비터비 복호화 알고리즘이 개발, 분석되었고, 비터비 복호화에 대한 효율적이고 실제적인 기법은 헬러(Heller)에 의해 최초로 제시되었다.
비터비 복호화는 포워드 에러 정정(FEC: Forward Error Correcting) 길쌈 부호에 대한 최대 근사 복호화기법으로써, 통신 채널에서 높은 불규칙 에러(Random error) 정정 능력을 가지기 때문에 위성 통신에 적합한 방식이며, 이러한 비터비 복호기의 에러 정정은 부호기에서 출력된 모든 부호어 시퀀스에서 수신된 부호어에 가장 근접한 부호어를 선택하므로써 이루어진다.
즉, 비터비 복호화 알고리즘은 트렐리스도(Trellis diagram)를 사용하여 최대 근사 복호화를 수행하는 알고리즘으로 다이나믹 프로그래밍의 일종이라고 할 수 있는데, 비터비 복호화 알고리즘은 어느 시점에서 서로 다른 경로를 가진 2 개의 경로가 서로 만나면 이 2 개의 경로에 대한 경로 길이(hamming distance: 경판정(hard decision)복호의 경우)를 비교해서 경로 길이가 짧은, 즉 에러 발생 확률이 낮은 하나의 경로만 선택하고 이중 경로 길이가 긴 것은 경로 기억(path memory)에서 지워버리는 것이다.
이때 남은 경로를 유지 경로(surviving path)라고 한다. 유지 경로의 결정은 매 시점에서 수행되는데 이때마다 경로 길이가 긴 경로는 삭제시킴으로써 복호화의 복잡성을 피하고 기억 용량의 증가를 방지할 수 있다.
한편, 디지탈 위성 방송에서는 보다 높은 전송율을 얻기 위하여 채널 데이타를 천자(puncturing)하는 기법을 사용하고 있다. 이는 기존의 전송율보다 20% 이상 더 높은 전송율을 얻을 수 있기 때문에 최근 들어서 각종 디지탈 전송 시스템에서 많이 채용하고 있다.
상기와 같은 천자(puncturing) 기법에 대해서 예를 들어 살펴보면, 상기 R= 3/4 부호의 S0, S1이 각각 101, 110 이라는 것은 예를 들어, X(x1,x2,x3), Y(y1,y2,y3) 라는 데이타가 있을 때 상기의 패턴처럼 X 중에서는 (x1,x3), Y 중에서는 (y1,y2)만 남고 나머지 0 의 위치는 삭제함으로써 결국, B1(x1,y1), B2(x2,y2), B3(x3,y3) 의 3 비트 입력이 x1, x3, y1,y2의 4 비트만 출력되므로 3/4 부호가 된다.
다음 표 1 은 세계 대부분의 국가에서 표준으로 채택하고 있는 유럽의 디지탈 화상 방송(DVB) 규격상의 천자 기법(puncturing)으로서, 현재 무궁화 위성 방식에서의 길쌈 부호화부는 유럽의 디지탈 비디오 방송(DVB) 규격을 그대로 사용하고 있으며, 다음 표 1 를 참조하여 코드 레이트에 따른 천자 패턴(puncturing pattern)을 살펴보면 다음과 같다.
코드레이트 천자 패턴 전송된 시퀀스
1/2 X:1Y:1 x y
2/3 X:10Y:11 x1 y1 y2
3/4 X:101Y:110 x1 y1 y2 x3
5/6 X:10101Y:11010 x1 y1 y2 x3 y4 x5
7/8 X:1000101Y:1111010 x1 y1 y2 y3 y4 x5 y6 x7
상기 표 1 은 부호기(encoder)에서의 천자 패턴을 나타내고 있는데, 상기 표 1중 3/4 코드 레이트의 경우를 예를 들어 설명하면, X, Y 각각 세개의 데이터 중에서 네개의 데이타만을 전송하게 되므로 3/4 코드라고 하며, 이를 수신측의 복호기(decoder)에서 전송된 네개의 데이타만을 가지고 원래의 여섯개의 데이타를 받았을 경우와 근접한 성능으로 에러를 정정해야 한다.
즉, 3/4 코드 시스템에서는 여섯개의 데이타를 보낼 것을 네개의 데이타만 보내도 되므로, 그만큼 많은 데이타를 같은 채널상으로 전송할 수 있도록 하는 것이 천자를 하는 목적이 된다.
위에서 살펴본 바와 같이 전송 대역의 효율을 높이기 위하여 송신단에서 천자 기법을 사용하게 되면 수신단에서 동기화가 어려워진다.
즉, 송신단에서의 천자로 인하여 수신단에서는 5 가지 이상의 천자 레이트(puncturing rate)중 어느것이 사용되고 있는 가를 알아내야 하며, 또한 전송되는 천자 레이트를 알아냈다고 하더라도 천자 패턴의 역천자(depuncturing)를 수행할 때 동기가 맞지 않으면 안된다.
수신단에서의 역천자시 동기가 필요하기 때문에 종래의 유럽 또는 미국향 포워드 에러 정정 칩(FEC chip)들은 자동 역천자 기능(automatic depuncturing)을 갖추고 있으나, 실제로는 제대로 동작하지 않아 자동 역천자 기능과 함께 수동 레이트 기능을 갖추고 있다.
도 1 은 종래 비터비 복호기의 동기 장치에 대한 구성 블록도로서, 종래 비터비 복호기 동기 장치는 위상 변환부(100)와, 역천자부(102), 비터비 복호부(104), 비트 에러 계수부(106), 복호 데이터 계수부(108) 및 결정 로직부(110)로 구성되어 있다.
상기 위상 변환부(100: Phase Rotation)에서는 수신된 동위상(I) 채널 데이터와 직교 위상(Q)채널의 데이터를 입력받아 위상을 변환하는 역할을 한다.
상기 역천자부(102: Depuncturing logic)는 송신단에서 천자(puncturing)된 데이터를 다시 역천자(depuncturing)시키는 역할을 한다.
상기 비터비 복호부(104: Viterbi Decoder core)는 상기 역천자부(102)에서 역천자된 데이터에 대해 비터비 복호화를 수행하는 역할을 한다.
상기 비트 에러 계수부(106: Bit error count)는 상기 비터비 복호부(104)에서 출력된 복호 데이터를 다시 길쌈 부호화한 데이터와 상기 역천자부(102)에서 역천자된 데이터를 비교한 후, 얻어낸 비트 에러를 계수하는 역할을 한다.
상기 복호 데이터 비트 계수부(108: Decoder data bit count)는 수신된 채널 데이터의 비트를 계수하는 역할을 한다.
상기 결정 로직부(110: Decision logic)는 5 가지의 천자 레이트(1/2, 2/3, 3/4, 5/6, 7/8)중 1/2 레이트부터 시작하라는 외부 마이컴(도시하지 않음)의 리셋신호를 입력받고, 상기 복호 데이터 비트 계수부(108)로부터는 채널 데이터 비트를 카운팅한 신호, 상기 비트 에러 계수부(106)로부터는 비트 에러 카운팅 신호를 입력받아 위상을 변경하기 위해 상기 위상 변환부(100)로 위상 변환 신호를 출력하고, 또한 패턴을 변경하기 위해 상기 역천자부(102)로 패턴 변환 신호를 출력하며, 내부 동기 신호와 외부 동기 신호도 출력한다.
상기와 같이 구성된 종래 비터비 복호기의 동기 장치에서는 유럽의 디지탈 화상 방송(DVB) 규격을 기준으로 할 때 5 가지의 천자 레이트(1/2, 2/3, 3/4, 5/6, 7/8)가 존재하며, 상기 각 천자 레이트의 분자에 해당하는 패턴 싱크(Pattern sync)가 존재하는데, 예를들면 7/8 레이트인 경우에는 7 가지, 5/6 레이트인 경우에는 5 가지의 패턴 싱크가 존재하게 된다.
상기와 같이 5 가지의 천자 레이트가 존재하고 각 천자 레이트의 분자에 해당하는 패턴 싱크가 존재하기 때문에 자동 역천자 장치는 현재 수신되고 있는 데이터의 천자 레이트를 알아내야 하며, 각각의 레이트 상에서의 패턴 싱크도 알아내야 한다. 또한, 위상이 맞았는지 틀렸는지에 대한 여부를 판단하기 위해 즉, 위상을 동기시키기 위해 2 가지 경우의 위상 싱크(phase sync)도 찾아내야 한다.
상기 자동 역천자 기능을 갖는 종래의 동기 장치는 정확한 동기를 맞추기 위해 천자 레이트, 패턴 싱크 및 위상 싱크를 오름차순이나 내림차순과 같은 시행착오(Try Error) 방법을 사용하여 찾아낸다.
즉, 먼저 천자 레이트가 1/2 레이트인 경우부터 시작을 하여 각각의 패턴 싱크 및 위상싱크를 살펴보고, 이미 설정된 채널 비트 에러율(CBER: Channel Bit Error Rate)의 임계값(threshold)보다 큰 경우에는 다음 2/3 레이트로 변환하여 그 변환된 상태에서 각각의 패턴 싱크 및 위상 싱크를 살펴본다. 마찬가지로 상기와 같은 동작을 3/4, 5/6, 7/8 레이트 순으로 하나씩 시행착오를 통해 동기화를 수행해야 하기 때문에 정확한 동기를 맞추기 위해서 전체적으로 수행해야 할 단계의 가지수{최악의 경우, 총 36 가지의 단계=2*1(1/2레이트일 경우의 가지수)+2*2(2/3레이트일 경우의 가지수)+2*3(3/4레이트일 경우의 가지수)+2*5(5/6레이트일 경우의 가지수)+2*7(7/8레이트일 경우의 가지수)}가 많아진다.
특히, 악천후와 같이 채널 환경이 좋지 않은 상태에서는 정상적으로 동기화를 수행할 수 없다는 문제점이 있고, 또한 리모콘 등에 의해 방송 수신 채널이 자주 변경되면 변경될 때마다 상기와 같은 동기화 단계를 모두 수행해야 하기 때문에 매우 비효율적이라는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 비터비 복호화를 수행할 때 채널 환경이 좋을 때의 코드레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 저장해두었다가 채널의 상태가 악화된 경우 또는 방송 채널의 변경으로 인해 같은 채널의 신호를 다시 수신해야할 경우, 이미 저장된 코드 레이트를 이용하여 위상과 패턴 동기만을 맞추므로써 빠르고 효율적으로 동기화를 수행하도록 되어진 비터비 복호기의 동기 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 비터비 복호기의 동기 장치는, 수신된 동위상 채널 데이터와 직교 위상 채널의 데이터를 입력받아 위상을 변환하는 위상 변환부와, 천자된 데이터를 다시 역천자시키는 역천자부, 상기 역천자된 데이터에 대해 비터비 복호화를 수행하는 비터비 복호부, 및 상기 비터비 복호화된 데이터를 다시 길쌈 부호화한 데이터와 상기 역천자된 데이터를 비교한 후, 얻어낸 비트 에러를 계수하는 비트 에러 계수부 및 수신된 채널 데이터의 비트를 계수하는 복호 데이터 비트 계수부가 포함되어 구비된 비터비 복호기의 동기 장치에 있어서, 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 저장해두었다가 채널 선택 신호에 따라 저장된 코드 레이트를 출력하는 저장부; 및 상기 저장부로 새롭게 결정된 코드 레이트를 출력하고 상기 저장부로부터 이미 저장되어 있던 코드레이트를 입력받으며, 상기 복호 데이터 비트 계수부로부터는 채널 데이터 비트를 카운팅한 신호를, 상기 비트 에러 계수부로부터는 비트 에러 카운팅 신호를 입력받아 위상을 변경하기 위해 상기 위상 변환부로 위상 변환 신호를 출력하고, 또한 패턴을 변경하기 위해 상기 역천자부로 패턴 변환 신호를 출력하며, 내부 동기 신호와 외부 동기 신호도 출력하는 결정 로직부를 더 구비하여 구성된 것을 특징으로 한다.
본 발명에 따르면 채널 환경이 좋지 않은 경우에는 채널 환경이 좋을 때의 코드 레이트를 저장해놓고, 방송 수신 채널의 잦은 변경으로 인해 같은 채널의 신호를 다시 수신해야 할 경우에는 한 번 동기를 맞춘 각 채널의 코드 레이트를 저장해놓은 후, 그 저장된 코드 레이트를 이용하여 위상과 패턴 동기만을 고려하므로써 동기화 수행하는 과정에서 코드 레이트를 검출하는 단계가 필요없게 되는 것이다
도 1 은 종래 비터비 복호기의 동기 장치에 대한 구성 블럭도,
도 2 는 본 발명에 따른 비터비 복호기의 동기 장치에 대한 구성 블럭도이다.
*도면의 주요부분에 대한 부호의 설명 *
100 ... 위상 변환부 102 ... 역천자부
104 ... 비터비 복호부 106 ... 비트 에러 계수부
108 ... 복호 데이터 계수부 109 ... 저장부
109-1 ... 제어부 109-2 ... 메모리
110 ... 결정 로직부
이하, 첨부된 도면을 참조하여 본 발명에 대해서 살펴보기로한다.
도 2 는 본 발명에 따른 비터비 복호기의 동기 장치에 대한 구성 블럭도로서, CR_A 는 이미 설정된 코드 레이트를 나타내고, CR_B 는 새롭게 결정된 코드 레이트를 나타낸다.
도 2 에 도시된 바와 같이, 본 발명에 따른 비터비 복호기의 동기 장치는 위상 변환부(100)와; 역천자부(102); 비터비 복호부(104); 비트 에러 계수부(106); 복호 데이터 계수부(108); 저장부(109); 및 결정 로직부(110)로 구성되어 있다.
여기서, 상기 저장부(109)는 메모리(109-1)와 제어부(109-2)로 이루어져 있다.
상기 위상 변환부(100)는 수신된 동위상(I) 채널 데이터와 직교 위상(Q)채널의 데이터를 입력받아 위상을 변환한다.
상기 역천자부(102)는 송신단에서 천자된 데이터를 다시 역천자시키는 역할을 하는데, 여기에서는 패턴 변환 신호에 따라 패턴을 변환하게 된다.
상기 비터비 복호부(104)는 상기 역천자부(102)에서 역천자된 데이터에 대해 비터비 복호화를 수행한다.
상기 비트 에러 계수부(106)는 상기 비터비 복호부(104)에서 출력된 복호 데이터를 다시 길쌈 부호화한 데이터와 상기 역천자부(102)에서 역천자된 데이터를 비교한 후, 얻어낸 비트 에러를 계수한다.
상기 복호 데이터 비트 계수부(108)는 수신된 채널 데이터의 비트를 계수한다.
상기 저장부(109)는 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 저장해두었다가 채널 선택 신호에 따라 저장된 코드 레이트를 출력하는데, 구체적으로 상기 저장부(109)의 메모리(109-1)에서는 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 테이블 형태로 저장해놓고, 상기 저장부(109)의 제어부(109-2)에서는 채널 선택 신호에 따라 상기 메모리(109-1)로부터 코드 레이트를 읽거나 상기 메모리(109-1)에 코드레이트를 쓰는 한편, 이미 선택된 코드 레이트(CR_A)를 출력하기도 하고 새롭게 결정된 코드 레이트(CR_B)를 입력받기도 한다.
상기 결정 로직부(110)는 상기 저장부(109)로 새롭게 결정된 코드 레이트를 출력하고 상기 저장부(109)에 이미 설정된 코드레이트를 입력받으며, 상기 복호 데이터 비트 계수부(108)로부터는 채널 데이터 비트를 카운팅한 신호를, 상기 비트 에러 계수부(106)로부터는 비트 에러 카운팅 신호를 입력받아 위상을 변경하기 위해 상기 위상 변환부(100)로 위상 변환 신호를 출력하고, 또한 패턴을 변경하기 위해 상기 역천자부(102)로 패턴 변환 신호를 출력하며, 내부 동기 신호와 외부 동기 신호도 출력한다.
이어서, 상기와 같이 이루어진 본 발명의 실시예를 들어 동작 및 효과를 자세히 설명하기로 한다.
도 2 를 참조하면, 수신된 동위상(I) 채널 데이터와 직교 위상(Q)채널의 데이터는 위상 변환부(100)로 입력되어 결정 로직부(110)로부터의 위상 변환 신호에 따라 위상이 변경된다.
또한, 수신된 직교 위상(Q)채널의 데이터는 복호 데이터 비트 계수부(108)로 입력되어 복호 데이터 비트가 계수된 후, 그 계수 신호가 결정 로직부(110)로 출력되는데, 이때 계수되는 데이터가 수신된 동위상(I) 채널 데이터라도 상관없다. 왜냐하면 동위상(I) 채널 데이터 수와 직교 위상(Q)채널의 데이터 수가 같기 때문이다.
상기 위상 변환부(100)로부터 출력된 신호는 역천자부(102)로 입력되어 역천자가 이루어지는데, 이처럼 역천자를 수행할 때 송신단에서의 천자 레이트에 맞게 역천자가 이루어져야 한다. 또한, 역천자부(102)에서는 결정 로직부(110)로부터의 패턴 변환 신호를 입력받아 패턴을 변경하게 된다.
상기 역천자된 데이터는 비터비 복호부(104)로 입력되어 비터비 복호화가 수행된 후, 복호화된 데이터가 비트 에러 계수부(106)로 입력된다.
상기 비트 에러 계수부(106)에서는 입력된 비터비 복호화 데이터를 다시 길쌈 부호화한 데이터와 상기 역천자부(102)에서 역천자된 데이터를 비교한 후 얻어진 비트 에러가 계수되고, 그 계수 신호는 결정 로직부(110)로 입력된다.
한편, 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 저장부(109)의 메모리(109-1)에 테이블 형태로 저장해놓는다.
리모콘 등으로 채널을 선택하게 되면, 그 채널 선택 신호는 상기 저장부(109)의 제어부(109-2)로 입력된다.
상기 저장부(109)의 제어부(109-2)로 입력된 채널 선택 신호에 따라 상기 메모리(109-1)로부터 이미 설정된 코드 레이트를 읽거나 상기 메모리(109-1)에 새롭게 설정된 코드 레이트를 쓴다.
또한, 상기 저장부(109)의 제어부(109-2)에서는 이미 선택된 코드 레이트(CR_A)를 결정 로직부(110)로 출력하기도 하고 새롭게 결정된 코드 레이트(CR_B)를 결정 로직부(110)로부터 입력받기도 한다.
이처럼 이미 설정된 코드 레이트를 입력받은 상기 결정 로직부(110)는 코드 레이트를 검출할 필요없이 위상과 패턴에 대한 동기만을 고려하게 된다. 이때, 위상이 맞지 않았으면 상기 위상 변환부(100)로 위상 변환 신호를 출력하고, 패턴이 맞지 않았을 경우에는 상기 역천자부(102)로 패턴 변환 신호를 출력한다.
따라서, 본 발명에서는 현재 수신중인 채널의 동기화가 일단 이루어지면 직접 위성 방송 서비스(DBS: Direct Broadcasting Service) 수신기 내부에 별도로 구비된 저장 공간에 그 동기 정보를 저장해두었다가 다음번에 다시 그 채널의 신호를 수신하게 될 경우, 그 저장된 동기 정보를 이용하여 코드 레이트 검출 단계를 생략하므로써 바로 비터비 복호기의 동기를 수행할 수 있는 것이다.
결국, 본 발명에서는 현재 수신중인 채널 신호가 어떤 코드 레이트로 방송되고 있는 가를 알 수 있으므로 코드 레이트 검출 단계는 생략하고 패턴과 90。 의 위상 에러만을 검출하므로써 동기화 수행시 전체 단계의 1/2 이상을 감소시킬 수 있다.
즉, 수신기내의 저장 공간에 코드 레이트가 1/2 레이트로 저장되어 있는 경우, 그 채널에 대한 비터비 복호화를 수행할 때 단 한 번의 위상 에러 여부만을 조정하면 되므로 동기화 과정이 훨씬 간단해지고 성능 또한 크게 개선시킬 수 있다.
또한, 수백개 이상의 디지탈 위성 방송 채널과 수개이상의 서로 다른 위성들의 신호를 수신하는 DBS 수신기는 악천후와 같은 열악한 채널 환경속에서도 우수한 성능으로 포워드 에러 정정을 수행할 수 있게 된다.
이상에서 서술한 바와 같이 본 발명에 따르면 비터비 복호화를 수행할 때 한 번 동기를 맞춘 각 채널의 코드레이트 또는 채널 상태가 좋을 때의 코드 레이트를 저장해두었다가, 방송 수신 채널의 잦은 변경으로 인해 같은 채널을 다시 수신해야 할 경우 또는 채널 상태가 열악해진 경우에, 상기 저장된 코드 레이트를 이용하여 위상과 패턴 동기만을 맞추므로써 빠르고 효율적으로 동기화를 수행할 수 있을 뿐만 아니라 그 성능도 크게 개선시킬 수 있다는 데 그 효과가 있다.

Claims (2)

  1. 수신된 동위상 채널 데이터와 직교 위상 채널의 데이터를 입력받아 위상을 변환하는 위상 변환부(100)와, 천자된 데이터를 다시 역천자시키는 역천자부(102), 상기 역천자된 데이터에 대해 비터비 복호화를 수행하는 비터비 복호부(104), 상기 비터비 복호화된 데이터를 다시 길쌈 부호화한 데이터와 상기 역천자된 데이터를 비교한 후, 얻어낸 비트 에러를 계수하는 비트 에러 계수부(106) 및 수신된 채널 데이터의 비트를 계수하는 복호 데이터 비트 계수부(108)가 포함되어 구비된 비터비 복호기의 동기 장치에 있어서, 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 저장해두었다가 채널 선택 신호에 따라 저장된 코드 레이트를 출력하는 저장부(109)와; 상기 저장부(109)로 새롭게 결정된 코드 레이트를 출력하고 상기 저장부(109)에 이미 저장되어 있던 코드레이트를 입력받으며, 상기 복호 데이터 비트 계수부(108)로부터는 채널 데이터 비트를 카운팅한 신호를, 상기 비트 에러 계수부(106)로부터는 비트 에러 카운팅 신호를 입력받아 위상을 변경하기 위해 상기 위상 변환부(100)로 위상 변환 신호를 출력하고, 또한 패턴을 변경하기 위해 상기 역천자부(102)로 패턴 변환 신호를 출력하며, 내부 동기 신호와 외부 동기 신호도 출력하는 결정 로직부(110)가 더 구비되어 구성된 것을 특징으로 하는 비터비 복호기의 동기 장치.
  2. 제 1 항에 있어서, 상기 저장부(109)는 채널 환경이 좋을 때의 각 채널의 코드 레이트 또는 한 번 동기를 맞춘 각 채널의 코드레이트를 테이블 형태로 저장해놓는 메모리(109-1)와; 채널 선택 신호에 따라 상기 메모리(109-1)로부터 코드 레이트를 읽거나 상기 메모리(109-1)에 코드레이트를 쓰는 한편, 이미 선택된 코드 레이트를 출력하기도 하고 새롭게 결정된 코드 레이트를 입력받기도 하는 제어부(109-2)로 구성된 것을 특징으로 하는 비터비 복호기의 동기 장치.
KR1019960035230A 1996-08-23 1996-08-23 비터비 복호기의 동기 장치 KR100195746B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960035230A KR100195746B1 (ko) 1996-08-23 1996-08-23 비터비 복호기의 동기 장치
GB9717803A GB2316585A (en) 1996-08-23 1997-08-21 Synchronization method and apparatus in Viterbi decoder
JP9226268A JPH10190484A (ja) 1996-08-23 1997-08-22 ビタビデコーダの同期化方法及びその装置
US08/916,204 US5937016A (en) 1996-08-23 1997-08-22 Synchronization method in Viterbi decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035230A KR100195746B1 (ko) 1996-08-23 1996-08-23 비터비 복호기의 동기 장치

Publications (2)

Publication Number Publication Date
KR19980015792A KR19980015792A (ko) 1998-05-25
KR100195746B1 true KR100195746B1 (ko) 1999-06-15

Family

ID=19470599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035230A KR100195746B1 (ko) 1996-08-23 1996-08-23 비터비 복호기의 동기 장치

Country Status (1)

Country Link
KR (1) KR100195746B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785863B1 (ko) * 2001-06-30 2007-12-13 매그나칩 반도체 유한회사 Qpsk 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법

Also Published As

Publication number Publication date
KR19980015792A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
JP4284125B2 (ja) パリティビットを再循環させる連続コードデコーダ及びその方法
US5937016A (en) Synchronization method in Viterbi decoder
KR101191182B1 (ko) 디지털 방송 시스템 및 처리 방법
US7613246B2 (en) VSB transmission system
US6973137B2 (en) Apparatus and method for generating robust ATSC 8-VSB bit streams
EP0677965B1 (en) Partial response trellis decoder
KR101191181B1 (ko) 디지털 방송의 송/수신 시스템 및 데이터 구조
US5434886A (en) Digital communication system
US20020152441A1 (en) Error correction circuit and error correction method
KR100811184B1 (ko) 아우터 인코더 및 그 방법
KR20070069884A (ko) 디지털 방송 시스템 및 처리 방법
KR100212833B1 (ko) 가변레이트 비터비 복호기
US6141391A (en) System for improving the performance at low signal-to-noise ratios of receivers with Viterbi decoders
US8108749B2 (en) Diversity combining iterative decoder
US6618450B1 (en) Receiving apparatus and receiving method
JP2000165463A (ja) 復調器
KR100195746B1 (ko) 비터비 복호기의 동기 장치
US5991343A (en) Trellis decoder of a DTV
KR100195747B1 (ko) 비터비 복호기의 동기 방법
JPH08242264A (ja) 入力変調信号の復号化装置
CA2178448A1 (en) An error detection and correction system for a stream of encoded data
JP2008177858A (ja) 転送データ処理装置、プログラム、及び転送データ受信装置
GB2315000A (en) Detecting sync./async. states of Viterbi decoded data using trace-back
US6947503B2 (en) Method and circuit for synchronizing a receiver for a convolutionally coded reception signal
KR19990076387A (ko) 격자복호기의 역추적장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee