JP3144072B2 - 同期検出装置および同期検出保護方法 - Google Patents

同期検出装置および同期検出保護方法

Info

Publication number
JP3144072B2
JP3144072B2 JP19634592A JP19634592A JP3144072B2 JP 3144072 B2 JP3144072 B2 JP 3144072B2 JP 19634592 A JP19634592 A JP 19634592A JP 19634592 A JP19634592 A JP 19634592A JP 3144072 B2 JP3144072 B2 JP 3144072B2
Authority
JP
Japan
Prior art keywords
signal
synchronization
detection
detecting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19634592A
Other languages
English (en)
Other versions
JPH0646048A (ja
Inventor
徹 峰松
一二 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19634592A priority Critical patent/JP3144072B2/ja
Priority to DE69330174T priority patent/DE69330174T2/de
Priority to EP93110453A priority patent/EP0579039B1/en
Priority to AT93110453T priority patent/ATE200838T1/de
Publication of JPH0646048A publication Critical patent/JPH0646048A/ja
Application granted granted Critical
Publication of JP3144072B2 publication Critical patent/JP3144072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/86—Arrangements characterised by the broadcast information itself
    • H04H20/95—Arrangements characterised by the broadcast information itself characterised by a specific format, e.g. an encoded audio stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/09—Arrangements for device control with a direct linkage to broadcast information or to broadcast space-time; Arrangements for control of broadcast-related services
    • H04H60/11—Arrangements for counter-measures when a portion of broadcast information is unavailable

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Protection Of Generators And Motors (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばディジタル音楽
放送の受信機に好適な同期検出装置および同期検出保護
方法に関する。
【０００２】
【従来の技術】従来、同期ワードの全ビット数分の受信
信号を、同期ワードビットパターンと比較して、同期検
出を行っていた。
【０００３】
【発明が解決しようとする課題】上述の従来の同期検出
方法では、同期ワードのビット数に１回のエラーが発生
するようなエラー頻度になると同期の検出が不確実にな
り、同期を維持できなくなってしまう。また、同期ワー
ドのビット数を少なくすればよりエラー頻度の高いとこ
ろでも同期を検出し維持することができるようになる
が、今度はデータ列中に同期ワードと同じビット列が現
れ易くなり、誤同期を引き起こしたり、正しい同期を確
立するのに多大な時間がかかったりするようになってし
まう。
【０００４】本発明は、このような状況に鑑みてなされ
たものであり、エラー頻度が高まっても、正しい同期を
維持できる同期検出装置および同期検出保護方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明の第１の同期検出
装置は、同期が確立したことを検出して、同期確立検出
信号を出力する同期確立検出手段と、同期が確立されて
いる状態を示す同期確立検出信号が出力されたことに対
応して、同期検出のための検出対象ビット数を低減する
低減手段とを備えることを特徴とする。本発明の第２の
同期検出装置は、同期信号の到来を予測して同期信号到
来予測信号を出力する同期信号到来予測手段と、同期信
号を検出して同期信号検出信号を出力する同期信号検出
手段と、同期信号到来予測信号が出力されたときに、同
期信号検出手段が同期検出信号を検出した回数を計数す
る計数手段と、計数手段の計数値が所定値に到達したと
きに、同期が確立されたと判定して、同期検出のための
検出対象ビット数を低減する低減手段とを備えることを
特徴とする。
【０００６】本発明の同期検出保護方法は、同期信号の
到来が予測されたときに、同期信号の全ビットを検出し
て同期を検出する全ビット同期検出が行われた回数分、
保護カウント値を増加し、保護カウント値が第１の閾値
に到達した後、同期検出用ビット数を低減して同期を検
出する一部ビット同期検出に切り替え、一部ビット同期
検出に切り替えた後において、同期信号の到来が予測さ
れたときに一部ビット同期検出が行われなかった回数
分、保護カウント値を低減し、かつ、一部ビット同期検
出が行われた回数分、保護カウント値を増加し、保護カ
ウント値が第２の閾値に到達した後、再び全ビット同期
検出に切り替えることを特徴とする。
【０００７】
【作用】本発明の第１の同期検出装置においては、同期
が確立したことを検出して、同期確立検出信号が出力さ
れ、同期が確立されている状態を示す同期確立検出信号
が出力されたことに対応して、同期検出のための検出対
象ビット数が低減されるので、エラー頻度が高くなって
も、正しい同期を維持することができる。本発明の第２
の同期検出装置においては、同期信号の到来が予測され
て同期信号到来予測信号が出力され、同期信号が検出さ
れて同期信号検出信号が出力され、同期信号到来予測信
号が出力されたときに、同期検出信号が検出された回数
が計数され、その計数値が所定値に到達したときに、同
期が確立されたと判定されて、同期検出のための検出対
象ビット数が低減されるので、エラー頻度が高くなって
も、正しい同期を維持することができる。
【０００８】本発明の同期検出保護方法においては、同
期信号の到来が予測されたときに、同期信号の全ビット
を検出して同期を検出する全ビット同期検出が行われた
回数分、保護カウント値が増加され、保護カウント値が
第１の閾値に到達した後、同期検出用ビット数を低減し
て同期を検出する一部ビット同期検出に切り替えられ、
一部ビット同期検出に切り替えた後において、同期信号
の到来が予測されたときに一部ビット同期検出が行われ
なかった回数分、保護カウント値が低減され、かつ、一
部ビット同期検出が行われた回数分、保護カウント値が
増加され、保護カウント値が第２の閾値に到達した後、
再び全ビット同期検出に切り替えられる。このように、
同期をとりに行くときは同期信号の全ビットを利用して
誤同期を防ぎ、一度同期を確立した後は、同期信号の一
部のビットのみを利用して同期の確認を行うので、同期
信号のビット数に１回のエラーが発生するようなエラー
頻度になっても同期を確立できるとともに、より高いエ
ラー頻度に対しても同期を維持できる。
【０００９】
【実施例】以下、本発明を、ドイツでおこなわれている
ＤＳＲの受信機に適用した場合の実施例について説明す
る。
【００１０】ＤＳＲとは、Ｄｉｇｉｔａｌ Ｓａｔｅｌ
ｌｉｔｅ Ｒａｄｉｏの略称で、衛星を利用したディジ
タル音声放送システムである。音声を３２ｋＨｚでサン
プリングして１６ビットに量子化したものをスケールフ
ァクタというものを導入して６４サンプル単位にスケー
ルファクタを割り当てて１６ビットから１４ビットにデ
ータを圧縮している。この音声データを、ステレオで１
６チャネル（モノラルであれば３２チャネル）を多重化
して１０．２４Ｍｂｐｓの２つのビット列にしてＱＰＳ
Ｋ変調し、一つの電波にのせている。
【００１１】伝送されるデータとしては、１４ビット化
された音声データと、スケールファクタと、プログラム
情報と、プログラム付随情報がある。データは３２ｋＨ
ｚでフレーム化されている。フレーム毎に、各チャネル
の３２個の音声データが配置される。６４個のフレーム
で構成されるスペシャルサービスフレーム毎に、各チャ
ネルのスケールファクタが得られるように、１フレーム
あたり１６ビットのスケールファクタデータが配置され
る。プログラム付随情報には、このスケールファクタの
ビットの余剰部分が割り当てられている。８個のスペシ
ャルサービスフレーム（５１２個のフレーム）で構成さ
れるスペシャルサービススーパーフレーム毎に、全ての
チャネルについての番組カテゴリーやステレオ／モノに
ついての情報が入るように、１フレームあたり１ビット
のプログラム情報データが配置される。
【００１２】フレームは、ＡフレームとＢフレームとい
う２つの基本構造が等しいフレームで構成されている。
Ａ／Ｂ各フレームは、３２０ビットで構成されており、
４つの７７ビットブロックと、１１ビットのバーカーコ
ードと、１ビットのスペシャルサービスビットとからな
っている。ただし、スペシャルサービスビットがあるの
はＡフレームのみで、Ｂフレームのその位置は０固定と
なっている。また、Ｂフレームは反転したバーカーコー
ドとなっている。Ａ／Ｂフレームの基本構造は図１に示
されているように、バーカーコード１１ビットの後にス
ペシャルサービスビット１ビットが配置され、それに続
いて２つの７７ビットブロックを１ビットづつ交互に組
み合わせた（インターリーブ）１５４ビットのダブルブ
ロックワードが２つ配置され、３２０ビットになってい
る。
【００１３】Ａ／Ｂ各フレームからバーカーコードおよ
びスペシャルサービスビットからなる１２ビットを除い
た部分について、伝送スクランブルがかけられ、さらに
差動エンコードされた後、ＱＰＳＫ変調がかけられる。
【００１４】７７ビットブロックは、図２に示されてい
るように構成され、ステレオのチャネル番号で１と２、
３と４、・・・、１５と１６が一つの７７ビットブロッ
クを構成する。チャネル１とチャネル２の入った７７ビ
ットブロックで説明すると、まず、チャネル１の左の音
声データ１４ビットうちの上位１１ビットが上位から順
に配置され、次に、チャネル１の右の上位１１ビットが
上位から順に配置され、さらに、チャネル２の左の音声
データ１４ビットうちの上位１１ビット、およびチャネ
ル１の右の上位１１ビットが、それぞれ上位から順に配
置される。これらの４４ビットが、ＢＣＨ（６３，４
４）で符号化され、その後ろに、１９ビットのチェック
ビットが付加される。その後ろに、チャネル１の付加情
報ビット（前述した、スケールファクタまたはプログラ
ム付随情報が入っているビット）およびチャネル２の付
加情報ビットが各１ビットずつ配置される。この後ろ
に、チャネル１の左の音声データの下位３ビットが、上
位から順に配置され、その後ろに、チャネル１の右の下
位３ビットが、上位から順に配置され、その後ろに、チ
ャネル２の左の下位３ビットが、上位から順に配置さ
れ、その後ろに、チャネル１の右の下位３ビットが、上
位から順に配置されて合計７７ビットとなる。付加情報
ビットと下位ビットは誤り訂正符号化されていない。
【００１５】スペシャルサービスビットＳは、６４個の
フレーム（６４ビット）でスペシャルサービスフレーム
ＳＡを構成し、８個のスペシャルサービスフレームＳＡ
でスペシャルサービススーパーフレームＳＡＵを構成す
る。スペシャルサービススーパーフレームＳＡＵには、
プログラム情報スペシャルサービススーパーフレーム
と、プログラムソーススペシャルサービススーパーフレ
ームと、ゼロバイトスーパーフレーム（ウィリアードコ
ード以外の全てのビットが０であるスペシャルサービス
フレームで構成されるスペシャルサービススーパーフレ
ーム）の３種類がある。そして、７個のプログラム情報
スペシャルサービススーパーフレームと、１個のゼロバ
イトスーパーフレームと、８個のプログラムソーススペ
シャルサービススーパーフレームとでスペシャルサービ
ススーパースーパーフレームＳＡＵＵを構成する。これ
らの関係は、図３に示されている。
【００１６】スペシャルサービスフレームＳＡは、１６
ビットのウィリアードコードと、ステレオ１チャネルあ
たり２バイト（モノラル１チャネルあたり１バイト）の
プログラム情報／プログラムソースバイトと、ステレオ
１チャネルあたり１バイトのモード情報バイトとを、ス
テレオ２チャネル分６バイト（４８ビット）含んでい
る。全部でステレオ１６チャネルが多重化されているた
め、８個のスペシャルサービスフレームで全てのチャネ
ルの情報を伝送できるようになり、これがスペシャルサ
ービススーパーフレームＳＡＵである。情報は、ステレ
オのチャネル番号で１と２、３と４、・・・、１５と１
６の組み合わせで入っており、１と２の情報が入ってい
るスペシャルサービスフレーム以外のスペシャルサービ
スフレームでは、ウィリアードコードＳＹＮＣ１の１１
番目と１２番目のビットが１になっており、これによっ
てスペシャルサービススーパーフレームの始まりがわか
るようになっている。スペシャルサービススーパースー
パーフレームＳＡＵＵは、ゼロバイトスーパーフレーム
の存在によってその区切り目を認識できるようになって
いる。
【００１７】付加情報ビットは、すでに説明したよう
に、ステレオ１チャネルあたり１ビットが、１フレーム
から得られるが、これを６４フレーム単位（６４ビッ
ト）で処理するようになっている。この付加情報ビット
フレームは、前述のスペシャルサービスフレームと同期
しており、スペシャルサービスフレームのウィリアード
コードの最後のビットが含まれているフレームの次のフ
レームの付加情報ビットが付加情報ビットフレームの最
初のビットになる。この付加情報ビットフレームの内容
は、左チャネルのスケールファクタ３ビットと右チャネ
ルのスケールファクタ３ビットを（１４，６）ＢＣＨで
符号化したものを３回繰り返した４２ビットと、プログ
ラム付随情報２２ビットである。この付加情報ビットフ
レームは６４フレームごとに各ステレオチャネルに対し
て１つ、つまり１６種類の付加情報ビットフレームが得
られることになる。
【００１８】以上で、ＤＳＲのデータのフレーム構造に
ついての概略の説明を終わり、次に、図４を参照して、
ＤＳＲ受信機について説明する。ＤＳＲ受信機は、アン
テナまたはＣＡＴＶ線からＲＦ入力を受け取り、周波数
変換／選局部１でＲＦ入力から必要な周波数を選択し、
ＱＰＳＫ復調部２の入力信号Ｓ１の周波数に変換する。
ＱＰＳＫ復調部２では、この入力信号Ｓ１を同相成分と
直交成分の２つの１０Ｍｂｐｓのディジタル信号Ｓ２ａ
およびＳ２ｂに復調する。デコーダ３では、これら２つ
のディジタル信号Ｓ２ａおよびＳ２ｂを受けて、そのデ
ータの処理を行いＤ／Ａ変換部４へ必要なタイミング信
号とともに音声データＳ３を出力するとともに、マイコ
ン５にプログラム情報やプログラム付随情報ＰＩ等を示
す信号Ｓ５を出力する。マイコン５からは、チャネルの
選択やステレオ／モノラルの切り換えのための信号Ｓ４
がデコーダ３に送られ、デコーダ３は信号Ｓ４に基づい
て必要なデータを選び出して処理する。
【００１９】図５は、デコーダ３の構成を示す。デコー
ダ３は、２つのディジタル信号Ｓ２ａおよびＳ２ｂを、
それそれ、Ａフレームデータ入力およびＢフレームデー
タ入力として受けて、ブロック３１で差動デコードして
バーカーコードの検出を行いフレーム同期の確立／保護
を行う。このときに、Ａフレームのバーカーコードの直
後に配置されたスペシャルサービスビット（Ｓビット）
を抜き取り、ブロック３２に送る。ブロック３１では、
このほかに伝送スクランブルをデスクランブルしたり、
選択されたチャネルの含まれる７７ビットブロックを選
び出す作業の１部を行ったり、他のブロックで必要とな
る各種のタイミングパルスを作り出したりする。
【００２０】ブロック３１は、選びだした７７ビットブ
ロックをブロック３３に送出する。ブロック３３では、
７７ビットブロックの（６３，４４）ＢＣＨ誤り訂正／
エラー検出を行い、その結果をブロック３４に送出す
る。ブロック３４では、誤り訂正された上位１１ビット
と下位３ビットを組み合わせて１４ビットのデータに戻
し、さらにブロック３５で得られたスケールファクタを
用いて１６ビットのデータに復元する。この１６ビット
のデータはブロック３６に送られ、ブロック３３でのエ
ラー情報と併せて判断されて、エラーのデータに対して
は直線補間処理がなされ、図４のＤ／Ａ変換部４に出力
される。
【００２１】ブロック３１からスペシャルサービスビッ
トを受け取ったブロック３２は、ウィリアードコードす
なわち同期信号の検出を行いスペシャルサービスフレー
ム及びスペシャルサービススーパーフレームの同期の確
立／保護を行う。そしてタイミング信号をマイコン５と
のインタフェースがしやすいように変えて出力する。ブ
ロック３５では、ブロック３２で確立されたスペシャル
サービスフレームの同期情報をもとにブロック３１から
受け取った選択されたチャネルの付加情報ビットのデー
タ処理を行う。ブロック３５は、スケールファクタに関
して、３回繰り返し送られてきたもので多数決判定を行
い、さらに（１４，６）ＢＣＨ誤り訂正を行って、ブロ
ック３４に送出し、プログラム付随情報ＰＩを必要なタ
イミング信号とともに出力する。
【００２２】ＤＳＲの場合、複数の種類のフレームがあ
り、それらが全て正しく同期が確立していないと正しく
受信できたことにならない。Ａ／Ｂフレームの同期は、
Ａ／Ｂフレームの相関を利用することによってビットエ
ラーレートが１／１１より悪くても確立する方法がある
が、スペシャルサービスフレームの同期は１６ビットの
ウィリアードコードによるためビットエラーレートが１
／１６以上に悪くなるとウィリアードコードの検出がで
きなくなり同期を確立できない。従って、受信できるビ
ットエラーレートの範囲はスペシャルサービスフレーム
の同期が確立できる範囲に限定されてしまう。Ａ／Ｂフ
レームの同期が確立できるビットエラーレートの範囲と
は隔たりがあるので、スペシャルサービスフレームの同
期が確立できるビットエラーレートの範囲を改善すれば
その分受信できるビットエラーレートの範囲が広がるこ
とになる。
【００２３】以下に、図６、図７および図８を参照して
説明する本発明の実施例は、このスペシャルサービスフ
レームの同期が確立できる範囲を改善するためのもので
ある。スペシャルサービスフレームＳＡは、サブフレー
ムであり、メインフレームであるＡ／Ｂフレームの同期
がはずれない限りはタイミングがずれることはないの
で、一度正しい同期が確立されてしまえばあとはスペシ
ャルサービスフレーム周期毎に正しい位置にウィリアー
ドコードがきているかどうかを確認して同期保護動作を
するだけなので、余りきびしくウィリアードコードを検
出しなくても良い。そこで、非同期状態から同期を確立
するまでの間は１６ビット全てのビットを調べてウィリ
アードコードを検出し、同期を確立してからはウィリア
ードコードの１部のビットを無視して検出することによ
ってよりビットエラーレートの悪いところでもウィリア
ードコードを検出できるようにする。
【００２４】図６は、本発明の同期検出装置の一実施例
すなわちウィリアードコード検出部分を示す。図５のブ
ロック３２からのスペシャルサービスビットSBITDATA
が、２つの８ビットシフトレジスタ６０および６２を直
列接続して構成される１６ビットシフトレジスタに供給
される。シフトレジスタのクロックはＡ／Ｂフレーム周
期のクロックである。このシフトレジスタの出力をゲー
トでデコードすることによってウィリアードコードを検
出する。
【００２５】ＮＡＮＤゲート６４は、シフトレジスタ６
２の出力ＱＡ、ＸＱＢ、ＱＣおよびＸＱＤを受けて、第
５乃至８ビットを検出する。ＮＡＮＤゲート７０は、シ
フトレジスタ６２の出力ＸＱＨ、ＸＱＧ、ＸＱＦおよび
ＸＱＥ、ならびにシフトレジスタ６０の出力ＱＤ、Ｑ
Ｃ、ＱＢおよびＱＡを受けて、上位４ビットおよび下位
４ビットを検出する。
【００２６】ＮＡＮＤゲート６６および６８は、とも
に、第９乃至１２ビットを検出するものであるが、スペ
シャルサービススーパーフレームＳＡＵの同期を確立す
るためにスペシャルサービススーパーフレームＳＡＵの
最初のスペシャルサービスフレームＳＡとそれ以外のス
ペシャルサービスフレームＳＡとではここの部分の第１
１および１２ビットが異なるので、ＮＡＮＤゲート６８
が、シフトレジスタ６０の出力ＱＨ、ＱＧ、ＸＱＦおよ
びＸＱＥを受けて、最初のスペシャルサービスフレーム
ＳＡのウィリアードコード（ＳＹＮＣ１）を検出し、Ｎ
ＡＮＤゲート６６が、シフトレジスタ６０の出力ＱＨ、
ＱＧ、ＱＦおよびＱＥを受けて、その他のスペシャルサ
ービスフレームＳＡのウィリアードコード（ＳＹＮＣ
２：正確にはウィリアードコードとはいわない）を検出
する。
【００２７】ＮＡＮＤゲート６４の出力は、ＮＯＲゲー
ト７２および７４の入力に供給される。ＮＡＮＤゲート
６６の出力は、ＮＯＲゲート７２の入力に供給される。
ＮＡＮＤゲート６８の出力は、ＮＯＲゲート７４の入力
に供給される。ＮＡＮＤゲート７０の出力は、ＡＮＤゲ
ート７１の一方の入力に供給される。ＡＮＤゲート７１
の他方の入力には、Ｌレベルのときに同期確立検出信号
であるDETCONT信号が供給される。ＡＮＤゲート７１の
出力は、ＮＯＲゲート７２および７４の入力に供給され
る。
【００２８】ＮＯＲゲート７２および７４は、すべての
入力信号がＬレベルのときにＨレベルの信号を出力する
負論理の論理積ゲートとして機能し、ぞれぞれ、Ｈレベ
ルのときに第１同期信号（ＳＹＮＣ１）検出信号となる
Sy1DET信号、およびＨレベルのときに第２同期信号（Ｓ
ＹＮＣ２）検出信号となるSy2DET信号を出力する。
【００２９】他方、直列接続された３個のカウンタ７
６、７８および８０は、９ビットのカウンタを構成して
おり、カウントセット信号COUNTSETで初期化されて、ク
ロック入力ＣＫに供給されるＡ／Ｂフレーム周期のクロ
ックをカウントする。ＡＮＤゲート８４は、カウンタ７
８のキャリーアウト出力ＣＯおよびカウンタ８０の出力
ＱＡを受けて、Ａ／Ｂフレーム周期のクロック５１２カ
ウントに１発のパルスを第１同期信号到来予測信号Sy1P
Tとして出力する。ＡＮＤゲート８２は、カウンタ７６
のキャリーアウト出力ＣＯ、ならびにカウンタ７８の出
力ＱＡおよびＱＢを受けて、Ａ／Ｂフレーム周期のクロ
ック６４カウントに１発（５１２カウントに８発）のパ
ルスを第２同期信号到来予測信号Sy2PTとして出力す
る。
【００３０】前述のDETCONT信号は、ウィリアードコー
ドの検出ビット数を切り換える信号で、この入力をＬレ
ベルにすることにより、ＮＡＮＤゲート７０の出力を無
視することができ、ＮＡＮＤゲート７０が担当する８ビ
ットが検出対象からはずれ、ウィリアードコードを残り
の８ビットで検出することになる。
【００３１】図７および図８は、本発明の同期検出保護
方法の一実施例すなわち図６の同期検出装置の動作を示
す。非同期状態からウィリアードコードが最初に検出さ
れて第１同期信号検出信号Sy1DETが出力されると（ステ
ップＳ１）、カウントセット信号COUNTSETによって、カ
ウンタ７６、７８および８０が初期化される（ステップ
Ｓ２）。そして、スペシャルサービスフレーム周期が経
過すると、第２同期信号到来予測信号Sy2PT（初期化し
てからスペシャルサービススーパーフレーム周期が経過
した場合は第１同期信号到来予測信号Sy1PTも同時に）
が出力されるので、このときに第１同期信号検出信号Sy
1DETまたは第２同期信号検出信号Sy2DETが出力されてい
なければ（ステップＳ４のＮｏ）、疑似同期符号を検出
したものとして、また次の第１同期信号検出信号Sy1DET
を待ち、第１同期信号検出信号Sy1DETまたは第２同期信
号検出信号Sy2DETが出力されていれば（ステップＳ４の
Ｙｅｓ）、同期保護カウントをカウントアップし（ステ
ップＳ５）、後方保護回数に達したかどうかを判定し、
後方保護が終了していなければ（ステップＳ６のＮ
ｏ）、次の第１同期信号到来予測信号Sy1PTまたは第２
同期信号到来予測信号Sy2PTが出力されるタイミングま
でそのまま待ち、後方保護が終了していたならば（ステ
ップＳ６のＹｅｓ）、DETCONT信号をＬレベルに落とし
て、ＮＡＮＤゲート７０の出力パルスを無視するように
して、ウィリアードコード検出ビット数を８ビットに切
り換える（ステップＳ７）。この状態を同期状態とい
う。
【００３２】同期状態では、いままで同様に、第１同期
信号到来予測信号Sy1PTまたは第２同期信号到来予測信
号Sy2PTが出力されるタイミングを待ち（ステップＳ１
１）、第１同期信号検出信号Sy1DETまたは第２同期信号
検出信号Sy2DETが出力されているかを調べて（ステップ
Ｓ１２）、出力されていれば同期保護カウントをカウン
トアップ（上限に達していたらそのまま）（ステップＳ
１３）してこの動作の繰り返しを行う。
【００３３】第１同期信号検出信号Sy1DETまたは第２同
期信号検出信号Sy2DETが出力されていない場合は、同期
保護カウントをカウントダウンして（ステップＳ１
４）、前方保護回数に達したかどうかを判定する（ステ
ップＳ１５）。前方保護回数に達していない場合は、そ
のまま再び、第１同期信号到来予測信号Sy1PTまたは第
２同期信号到来予測信号Sy2PTが出力されるタイミング
を待つ。前方保護回数に達した場合は、DETCONT信号を
Ｈレベルに上げてＮＡＮＤゲート７０の出力パルスを有
効にしてウィリアードコードの全ビット（１６ビット）
を検出するように切り替えて非同期状態に戻る（ステッ
プＳ１６）。
【００３４】以上、説明したように、図６の本発明の同
期検出装置の実施例および図７の本発明の同期検出保護
方法においては、同期をとりに行くときは同期ワードの
すべてのビットを利用して誤同期を防ぎ、一度同期を確
立した後は、同期ワードの一部のビットのみを利用して
同期の確認を行うので、同期ワードのビット数に１回の
エラーが発生するようなエラー頻度になっても同期を維
持できるようになり、より高いエラー頻度に対しても同
期を維持し、正しいデータを受け取れる確率が高まる。
特に、ディジタル音楽放送のようにデータがエラー訂正
できなくて不完全なものであっても、その程度によって
は簡単な補間などの処理によってある程度の埋め合わせ
が可能であったり、ノイズが増えて聞き取りにくくはな
るものの聞こえないよりはよいという状態が存在する場
合には、受信能力を広げるのに有効である。
【００３５】また、図６の実施例においては、従来型の
同期検出回路に、ＡＮＤゲート７１を追加し、同期保護
アルゴリズム中に同期符号の検出ビット数を切り換える
信号の出力を追加するという簡単な変更だけで、よりエ
ラー頻度の高い状況でも同期を維持できる。
【００３６】さらに、図６の実施例においては、２種類
の同期信号の共通部分を共通のゲート７０により検出し
ているので、ハードウェア構成が簡単になる。
【００３７】
【発明の効果】本発明の第１の同期検出装置によれば、
同期が確立したことを検出した後、同期検出のための検
出対象ビット数を低減するので、エラー頻度が高くなっ
ても、正しい同期を維持することができる。また、本発
明の第２の同期検出装置によれば、同期信号到来予測信
号が出力されたときに、同期検出信号を検出した回数を
計数し、その計数値が所定値に到達したときに、同期が
確立されたと判定されて、同期検出のための検出対象ビ
ット数を低減するので、エラー頻度が高くなっても、正
しい同期を維持することができる。
【００３８】本発明の同期検出保護方法によれば、同期
をとりに行くときは同期信号の全ビットを利用して同期
信号を検出することにより誤同期を防ぎ、一度同期を確
立した後は、同期信号の一部のビットのみを利用して同
期の確認を行うので、同期信号のビット数に１回のエラ
ーが発生するようなエラー頻度になっても同期を確立で
きるとともに、より高いエラー頻度に対しても同期を維
持できる。
【図面の簡単な説明】
【図１】ＤＳＲのＡ／Ｂフレームの基本構造を示す図で
ある。
【図２】ＤＳＲの７７ビットブロックの構成を示す図で
ある。
【図３】ＤＳＲのスペシャルサービスフレーム、スペシ
ャルサービススーパーフレームおよびスペシャルサービ
ススーパースーパーフレームの構成を示す図である。
【図４】ＤＳＲ受信機の構成を示すブロック図である。
【図５】図４のデコーダ３の構成例を示すブロック図で
ある。
【図６】本発明の同期検出回路の一実施例の構成を示す
ブロック図である。
【図７】本発明の同期検出保護方法の一実施例の一部を
示すフローチャートである。
【図８】本発明の同期検出保護方法の一実施例の残部を
示すフローチャートである。
【符号の説明】
６０，６２ シフトレジスタ ６４，６６，６８，７０ ＮＡＮＤゲート ７１，８２，８４ ＡＮＤゲート ７２，７４ ＮＯＲゲート ７６，７８，８０ カウンタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−305240（ＪＰ，Ａ) 特開 昭63−107247（ＪＰ，Ａ) 特開 昭60−139040（ＪＰ，Ａ) 特開 平１−291538（ＪＰ，Ａ) 特開 昭60−227542（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/08 H04J 3/06

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 同期が確立したことを検出して、同期確
    立検出信号を出力する同期確立検出手段と、同期が確立されている状態を示す 前記同期確立検出信号
    が出力されたことに対応して、同期検出のための検出対
    象ビット数を低減する低減手段とを備えることを特徴と
    する同期検出装置。
  2. 【請求項２】 前記低減手段が、検出対象ビット数を１
    ６ビットから８ビットに低減することを特徴とする請求
    項１記載の同期検出装置。
  3. 【請求項３】 第１信号パターンからなる第１同期信号
    と、前記第１信号パターンのうちの一部が共通な第２信
    号パターンからなる第２同期信号との共通部分を検出す
    るための共通ゲートと、 前記第２信号パターンとは異なる部分の前記第１信号パ
    ターンを検出するための第１パターン検出用ゲートと、 前記第１信号パターンとは異なる部分の前記第２信号パ
    ターンを検出するための第２パターン検出用ゲートとを
    さらに備え、前記同期確立検出信号が出力されたことに対応して、前
    記共通ゲートが検出した前記第１信号パターンと前記第
    ２信号パターンとの前記共通部分を同期検出のための検
    出対象から除く ことを特徴とする請求項１に記載の同期
    検出装置。
  4. 【請求項４】 第１信号パターンからなる第１同期信号
    と、前記第１信号パターンのうちの一部が共通な第２信
    号パターンからなる第２同期信号との共通部分を検出す
    るための共通ゲートと、 前記第２信号パターンとは異なる部分の前記第１信号パ
    ターンを検出するための第１パターン検出用ゲートと、 前記第１信号パターンとは異なる部分の前記第２信号パ
    ターンを検出するための第２パターン検出用ゲートと、 前記共通ゲートの出力信号を同期検出の対象から除く制
    御ゲートとをさらに備え、前記同期確立検出手段は、前記共通ゲートの出力信号お
    よび前記第１パターン検出用ゲートの出力信号を使用す
    ることにより、または前記共通ゲートの出力信号および
    前記第２パターン検出用ゲートの出力信号を使用するこ
    とにより、同期が確立したことを検出して、前記同期確
    立検出信号を出力し、 前記制御ゲートは、前記同期確立検出信号が出力された
    ことに対応して、前記共通ゲートの出力信号を同期検出
    の対象から除く ことを特徴とする請求項１に記載の同期
    検出装置。
  5. 【請求項５】 同期信号の到来を予測して同期信号到来
    予測信号を出力する同期信号到来予測手段と、 前記同期信号を検出して同期信号検出信号を出力する同
    期信号検出手段と、 前記同期信号到来予測信号が出力されたときに、前記同
    期信号検出手段が前記同期検出信号を検出した回数を計
    数する計数手段と、前記計数手段の計数値が所定値に到達したときに、同期
    が確立されたと判定して、同期検出のための検出対象ビ
    ット数を低減する低減手段と を備えることを特徴とする
    同期検出装置。
  6. 【請求項６】 同期信号の到来が予測されたときに、前
    記同期信号の全ビットを検出して同期を検出する全ビッ
    ト同期検出が行われた回数分、保護カウント値を増加
    し、 前記保護カウント値が第１の閾値に到達した後、同期検
    出用ビット数を低減して同期を検出する一部ビット同期
    検出に切り替え、前記一部ビット同期検出に切り替えた後において、 前記
    同期信号の到来が予測されたときに前記一部ビット同期
    検出が行われなかった回数分、前記保護カウント値を低
    減し、かつ、前記一部ビット同期検出が行われた回数
    分、保護カウント値を増加し、 前記保護カウント値が第２の閾値に到達した後、再び前
    記全ビット同期検出に切り替えることを特徴とする同期
    検出保護方法。
JP19634592A 1992-06-30 1992-06-30 同期検出装置および同期検出保護方法 Expired - Fee Related JP3144072B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19634592A JP3144072B2 (ja) 1992-06-30 1992-06-30 同期検出装置および同期検出保護方法
DE69330174T DE69330174T2 (de) 1992-06-30 1993-06-30 Synchron-Detektoreinrichtung und Synchron-Detektions- und Schutzverfahren
EP93110453A EP0579039B1 (en) 1992-06-30 1993-06-30 Synchronous detecting apparatus and synchronous detecting and protecting method
AT93110453T ATE200838T1 (de) 1992-06-30 1993-06-30 Synchron-detektoreinrichtung und synchron- detektions- und schutzverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19634592A JP3144072B2 (ja) 1992-06-30 1992-06-30 同期検出装置および同期検出保護方法

Publications (2)

Publication Number Publication Date
JPH0646048A JPH0646048A (ja) 1994-02-18
JP3144072B2 true JP3144072B2 (ja) 2001-03-07

Family

ID=16356297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19634592A Expired - Fee Related JP3144072B2 (ja) 1992-06-30 1992-06-30 同期検出装置および同期検出保護方法

Country Status (4)

Country Link
EP (1) EP0579039B1 (ja)
JP (1) JP3144072B2 (ja)
AT (1) ATE200838T1 (ja)
DE (1) DE69330174T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10512733A (ja) * 1995-10-12 1998-12-02 ネクスト レベル コミュニケーションズ バースト・モード・プレアンブル
JP4589688B2 (ja) * 2004-09-30 2010-12-01 株式会社ケンウッド 移動無線通信装置及び通信処理方法
JP4590009B2 (ja) * 2009-11-24 2010-12-01 株式会社ケンウッド 無線通信装置及び通信処理方法
JP4590008B2 (ja) * 2009-11-24 2010-12-01 株式会社ケンウッド 移動無線通信装置及び通信処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60212049A (ja) * 1984-04-06 1985-10-24 Nec Corp フレ−ム同期方式
JPH0681131B2 (ja) * 1985-12-28 1994-10-12 ソニー株式会社 デジタル放送受信機の同期検出回路
DE3616556C2 (de) * 1986-05-16 1993-11-04 Siemens Ag Schaltungsanordnung zum ermitteln des synchronzustandes einer datenuebertragungsanlage
DE3722567A1 (de) * 1987-07-08 1989-01-19 Siemens Ag Verfahren und schaltungsanordnung zur rahmensynchronisierung

Also Published As

Publication number Publication date
EP0579039A3 (en) 1995-01-25
EP0579039A2 (en) 1994-01-19
DE69330174T2 (de) 2001-08-23
JPH0646048A (ja) 1994-02-18
EP0579039B1 (en) 2001-04-25
ATE200838T1 (de) 2001-05-15
DE69330174D1 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
CA1183620A (en) Method for transmitting time-sharing multidata
EP0831616B1 (en) Frame synchronization circuit and communications system
EP0397968B1 (en) Speech codec
EP0409230B1 (en) Phase matching circuit
EP0374906B1 (en) Synchronization recovery circuit for recovering word synchronization and radiocommunication apparatus using the same
EP0211951B1 (en) Synchronization recovery in a communications system
JP3144072B2 (ja) 同期検出装置および同期検出保護方法
JP4338462B2 (ja) 同期保護装置ならびに受信装置
US5995519A (en) FM multiplex broadcasting receiver
JP2766228B2 (ja) スタッフ同期フレーム制御方式
KR100224050B1 (ko) Fm 다중 방송 수신기의 에러율 검출 회로
US5778010A (en) Method and device for correcting packet data error and packet receiver
JP3240155B2 (ja) 並列データ伝送方式および並列データ受信装置
JP3267581B2 (ja) フレーム同期方法及び装置
JPH0865292A (ja) 信号処理装置
JP2656345B2 (ja) デイジタル信号伝送装置
JP2944153B2 (ja) 復調基準位相曖昧度除去方式
JPH088869A (ja) 受信装置
JPH0624357B2 (ja) フレーム同期検出方式
JP2596320B2 (ja) フレーム同期装置
JP3481083B2 (ja) Ｆｍ多重放送の受信装置
JP2752859B2 (ja) 誤り訂正方式及びこれに用いるハーゲルバーガー復号回路
JP2576682B2 (ja) 制御符号判定回路
JPH089940Y2 (ja) ディジタル信号復号器
JPH0548597A (ja) フレーム同期装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

LAPS Cancellation because of no payment of annual fees