KR950007977B1 - 디지탈 정보신호의 동기화 방법 및 장치 - Google Patents

디지탈 정보신호의 동기화 방법 및 장치 Download PDF

Info

Publication number
KR950007977B1
KR950007977B1 KR1019860002106A KR860002106A KR950007977B1 KR 950007977 B1 KR950007977 B1 KR 950007977B1 KR 1019860002106 A KR1019860002106 A KR 1019860002106A KR 860002106 A KR860002106 A KR 860002106A KR 950007977 B1 KR950007977 B1 KR 950007977B1
Authority
KR
South Korea
Prior art keywords
words
synchronization
sync
word
error
Prior art date
Application number
KR1019860002106A
Other languages
English (en)
Other versions
KR860007801A (ko
Inventor
크란크 오토
로트만 디터
Original Assignee
텔레풍켄 페른제 운트 룬트풍크, 게엠베하
플로렌쯔 뮐러-마헨스 · 로베르트 아인젤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레풍켄 페른제 운트 룬트풍크, 게엠베하, 플로렌쯔 뮐러-마헨스 · 로베르트 아인젤 filed Critical 텔레풍켄 페른제 운트 룬트풍크, 게엠베하
Publication of KR860007801A publication Critical patent/KR860007801A/ko
Application granted granted Critical
Publication of KR950007977B1 publication Critical patent/KR950007977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

디지탈 정보신호의 동기화 방법 및 장치
제1도는 본 발명에 따른 디지탈 정보신호의 동기화 방법을 실시하기 위한 통신 시스템의 블럭도.
제2도는 상기시스템의 데이타 열을 도시한 도.
제3도는 동기워드를 검출하기 위한 회로도.
제4도는 동기워드를 검출하기 위한 제2회로도.
제5도는 동기화를 위한 모니터링 회로도.
제6도는 은닉을 실행하기 위한 회로도.
제7도는 동기워드를 검출하기 위한 블럭 회로도.
제8도는 과도상태와 정상상태와의 전환 회로도.
* 도면의 주요부분에 대한 부호의 설명
6,7 : 수신기 8 : 데이타워드 디코더
9 : 동기워드 디코더 10 : 동기화용 모니터링 유니트
2,22,51,52 : 동기워드 23-50 : 데이타워드
61-65; 101-103 : 동기워드 인식회로 84-89 : 은닉 실행회로
105 : 플레임 비트 카운트 115 : 플립-플롭
본 발명은 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법 및 장치에 관한 것으로서, 더욱 상세하게는 동기워드 및 데이타워드가 규칙적인 시간 간격으로 전송되고, 동기워드와 데이타워드가 균일한 코드워드 길이로 가공처리되며, 에러정정 코드가 데이타워드의 전송에 이용되고, 과도상태에서는 동기워드를 검색하기 위하여 검색과정이 시작되고, 정상상태에서는 동기화 모니터링으로 전환되는 디지탈 정보신호의 동기화 방법 및 장치에 관한 것이다.
정보 전송시에 디지탈 신호는 정보 소오스에서 나와서 신호를 전기적 신호로 변환하는 변환기에 공급된 후 그 신호들을 변조하는 송신기에 공급된다. 변조된 신호들은 통신채널을 경유하여 수신기에 도달되고 이 수신기에서 복조되어 변환기로 공급된다. 그 후 이 변환기는 데이타를 데이타 싱크에서 식별할 수 있도록 만든다. 디지탈 신호를 전송할 때 디지탈 신호는 수신기측에 있는 변환기내의 디코더에 의하여 가공처리된다.
이와같은 전송은 NTZ Bd. 36(1983년) 제11권에 기재되어 있다. 이러한 경우에 디지탈 신호들은 위상편이 변조방식(PSK)에 의하여 위성에서 수신기로 전송되며 수신기측에서 디코딩된다. 에러정정코드로 되어 있는 데이타워드와 동기워드가 전송된다. 동기화의 경우에는 연속되는 동기워드가 검색된 후에 작동이 오래 지속되도록 과도 상태에서 정상상태로 변환된다. 윈도우에서 동기워드의 에러빈도가 다시 검사된다. 동기워드에 대한 검색을 위하여, 동기워드의 에러빈도에 따라 또다른 시간주기에 과도상태가 도입되지 않으면 안되는지의 여부가 결정되어진다. 동기화라는 것은, 더이상의 정정해야 할 전송에러가 없는 경우 또는 전송에러가 모두 제거된 경우에야 비로서 새로운 과도상태가 시작되도록 동기워드의 에러빈도를 높게 허용하는 것을 의미한다.
이러한 점에 있어서, 교란된 동기워드와 교란된 데이타워드간의 관계가 성립되어야만 하고 이러한 관계는 데이타워드를 디코딩할 수 있는 신호들이 더 이상 생기지 않을 때에만 동기워드에서의 에러빈도가 높은 것으로 고려되도록 조정되야 하기 때문에 불리하게 작용한다.
본 발명의 목적은 동기화 과정을 개선하며, 특히, 동기워드가 절약되고, 데이타워드에 대한 유효시간이 연장되어 S/N 비가 크게 증가되는 디지탈 정보신호의 동기화 방법 및 장치를 제공하고자 하는 것이다.
본 발명의 목적은 동기워드 및 데이타워드가 규칙적인 시간간격으로 전송되고, 동기워드와 데이타워드가 균일한 코드워드 기이로 가공처리되며, 데이타워드의 전송에 에러정정코드가 이용되고, 과도상태에서는 동기워드를 검색하기 위하여 검색과정이 시작되고, 정상상태에서는 동기화 모니터링으로 전환되는 위성 통신용 수신기에서 디지탈 정보신호의 동기화 방법에 있어서, 동기화 모니터링이 동기워드의 검사와 전송된 데이타워드의 에러율의 검사를 함께 분석하고, 정상상태에서는 데이타워드가 더이상 정정될 수 없을 때 다시 동기화되기 위하여 전환되며, 다수의 연속한 동기화 워드는 오류로서 인식되고, 동기워드, 바람직하게는 동기워드의 부분만을 급히 찾아내는 검색과정에서 동기 하프워드가 검사되는 것을 특징으로 하는 디지탈 정보 신호의 동기화 방법에 의하여 해결된다.
또한, 본 발명의 목적은 동기워드 및 데이타워드가 규칙적인 시간간격으로 전송되고, 동기워드와 데이타워드가 균일한 코드워드 길이를 가공처리하며, 에러정정코드가 데이타워드의 전송에 이용되고, 과도상태에서는 동기워드를 검색하기 위하여 검색과정이 시작되고, 정상상태에서는 동기화 모니터링으로 전환되는 유성통신용 수신기에서 디지탈 정보신호의 동기화 장치에 있어서, 동기워드 디코더와 전송된 데이타워드의 에러율을 검사하기 위한 데이타워드 디코더를 가진 동기워드를 검사하기 위한 동기화 모니터링 유니트를 포함하고, 상기 동기워드 디코더는 동기워드를 인식하기 위한 회로를 포함하고, 정상상태에서는 데이타워드가 더이상 정정될 수 없을 정도일 때 다시 동기화되기 위하여 전환되며, 다수의 연속한 동기워드는 에러로서 디코더에서 인식되는 것을 특징으로 하는 디지탈 정보신호의 동기화 장치에 의하여 해결된다.
교란된 통신채널에서는 교란이 균일하게 분포되어 있기 때문에 동기워드와 데이타워드는 동일하게 교란된다. 데이타워드가 데이타워드를 자동으로 정정하는 코드로 전송되면, 이러한 정정을 통신채널에서의 교란에 대한 척도이다. 정정횟수, 즉 하나의 데이타워드에서 정정할 수 있는 비트의 수는, 즉 통싱채널에 있는 교란에 대한 척도이다. 데이타워드의 정정이 긴시간 간격동안 더 이상 계속되지 않게 되면 이러한 통신채널은 전체가 교란된 것으로 표시되어질 수 있다.
본 발명은 이러한 인식을 이용하여 하나의 통신채널로부터 교란을 평가하기 위하여 교란된 동기워드 뿐만 아니라 동시에 정정가능한 데이타워드도 고려하여야만 한다. 이에 따라, 동기워드 및 데이타워드에 대한 에러빈도를 공통적으로 평가함에 의하여 통신채널중 교란에 대한 판별기준을 더 양호하게 개선한다.
이하, 본 발명의 보다 쉬운 이해를 위하여 실시예들을 첨부된 도면과 함께 설명한다.
제1도는 본 발명의 디지탈 정보신호의 동기화 방법을 실시하기 위한 통신 시스템의 블럭도로서, 정보 소오스(1), 변환기(2), 송신기(3), 통신채널(4), 교란(5), 수신기(6), 변환기(7), 데이타워드용 디코더(8), 동기워드용 검출기(9), 동기화용 모니터링 유니트(10) 및 정보 싱크(11)가 도시되어 있다. 변환기(7)의 데이타 열들은 데이타워드용 디코더(8) 및 동기워드용 검출기(9)에 공급된다. 과도현상에서 검출기(9)는 동기워드들을 검색한다. 검출기(9)가 미리 주어진 시간에서 연달아서 동기워드들을 검출한다면 정상상태로 전환된다. 정상상태에서는 데이타워드용 디코더(8) 및 동기워드용 검출기(9)도 동기화를 모니터링한다. 모니터링 유니트(10)는 데이타워드의 에러빈도 및 동기워드의 에러 빈도를 평가한다. 수신기(6)가 4-PSK 복조기라면 다음에 부분 플레임으로 고려되는 2개의 서브 플레임(채널 A, B)이 만들어지며, 이러한 경우에 두개의 채널 A,B는 디코더(8,9)에 다시 계속하여 전송되어진다.
제2도에는 동기화 워드(21,22,51 및 52) 및 데이타워드(23-50)를 가지는 데이타 열이 도시되어 있다. 하나의 좌측 채널과 우측 채널(L,R)을 가지는 모두 16개의 프로그램 I-XVI이 설치되어 잇다. 데이타워드(23-30, 및 37-44)는 주사값과 최상위 비트(MSB)를 포함한다. 데이타워드(31,32)는 에러 정정용 패리티 비트가 포함되어 있으며, 데이타 워드(33,34)에는 추가 정보들, 그 중에서도 환산계수가 포함되어 있으며, 그리고 데이타워드(35,36)에는 주사값의 최하위 비트가 포함되어 있다. 환산 계수는 주로 0이 데이타워드(23-30,37-44)에 억제되어 있는지의 여부를 표시하게 되는 코딩이다. 두개의 채널 A,B는 부분 플레임으로서 주 플레임으로부터 PSK-복조기에서 복조에 의하여 얻어진다. 두 부분의 플레임(채널 A,B)의 각각은 11비트를 가지는 동기워드가 있다. BCH-용장코드(31,32;탠덤 에러의 정정을 위한 코드)는 다수개의 패리티 비트이며, 이러한 패리티 비트는 선행하는 데이타워드(23,25,27,29 또는 24,26,28,30)를 경우에 따라서 정정한다. 동시에 상기의 BCH 코드는 더이상 에러 정정이 가능하지 않다고 판별하게 된다. 이러한 경우에 하나의 은닉이 실행된다. 은닉이란, 잘못 전송된 주사값 대신에 대체 값이 사용됨을 의미한다. 다수(3개 이상)의 잘못 전송된 주사값이 순차적으로 연속하여 전송된다면 역시 동기값도 잘못 나타나는 교란된 통싱채널에 응답하여야 하며, 이로써 새로운 과도현상이 시작되지 않으면 안된다.
제3도는 2개의 버퍼 메모리(61,62), 2개의 메트릭스(63,64), AND 회로(65), 시프트 레지스터(66), NAND 회로(67), 펄스 TF(동기워드에 대한 윈도우에 대한 펄스)에 대한 입력단(68) 및 출력단(69)을 도시하고 있다. 데이타 열의 채널 A,B는 버퍼 메모리(61,62)에 의하여 전송되어진다. 버퍼 메모리(61,62)와 접속되어 있는 메트릭스(63,64)는 동기워드를 검출한다. 이러한 메트릭스(63,64)는 동기워드가 에러비트를 나타낼 때에도 역시 동기워드를 검출한다. 두개의 부분 플레임의 채널 A,B에 있는 2개의 평행한 동기워드가 1회 검출될 때 플래그 비트가 시프트 레지스터(66)에 설정된다. 정상상태에서 시프트 레지스터(66)는 동기워드의 검출이 예기될 때에는 항상 입력단(68)을 거쳐서 펄스신호(TF)에 의해 시동하며 플래그 비트가 설정된다. 출력단(Q1-Q4)의 수는 동기워드가 NAND 회로(67)를 거친 출력단(69)에서는 더이상 없다고 나타나기 전에, 얼마나 많은 평행한 동기워드를 계속하여 생략되어야 하는지를 제시한다.
제4도는 동기워드 검출을 위한 또 다른 실시예를 도시하고 있다. 시프트 레지스터(71)에 동기워드의 목표치가 입력된다. 채널 A,B를 거쳐서 전송된 동기워드들은 버퍼 메모리(61,62)에 일시 기억된다. 비교회로(72,73)에서 동기워드는 목표값을 비트마다 비교한다. NAND 회로에서 에러비트가 가산되어 에러 카운터(75)에서 계수된다. NOR 회로(76)을 경유하여 에러의 수가 응답된다. 이러한 응답은 입력단 ABFN(응답 : 음(-)의 로직으로 된 에러)를 거쳐 최종 동기워드 비트의 평가후에 나온다. 출력단 QSY(출력단의 동기워드)는 동기워드가 검출되어 있는지의 여부를 표시한다. 이와같은 에러비트에 대한 소정의 수가 초과하지 않았다면, 예를들어 2가 넘지 않았다면 동기워드는 검출된 것으로 간주한다.
제5도에는 플래그 비트가 OR 회로(81)를 거쳐서 시프트 레지스터(66)로 전송되는 OR 회로(81)가 도시되어 있다. 동기워드가 검출되던지 또는 데이타워드가 에러없이 정정가능한 에러를 가지고 검출된다면 플래그 비트가 설정된다. 다만, 동기워드가 생략된 경우 또는 동기워드가 다수의 에러를 가진 경우, 그리고 데이타워드에서 에러가 존재하는 경우에는 플래그 비트가 설정되지 않는다. 데이타워드에 있는 에러는 에러정정용 회로(83)에서 검출된다. 에러가 존재한다는 사항이 NOT 회로(82)를 경유하여 OR 회로(81)에 전송된다.
제6도는 에러정정용 회로(83), 버퍼 메모리(84,85 및 86), 평균치 회로(87), 전환 스위치(88), 차단 스위치(89), 데이타워드 라인(90-95) 및 제어 라인(96,97)이 도시되어 있다. 버퍼 메모리(84-86)에서는 순차적으로 연속하는 데이타워드 ATW n+1, n 및 n-1(주사값 n+1,n-1)들이 일시 기억된다. 에러정정회로에 의하여 주사값 n에 에러가 없거나 또는 에러가 정정가능한 것으로 검출되면, 주사값 n은 데이타워드라인(90)과 전환 스위치(88)를 경유하여 출력단(ATW')에 공급된다. 주사값 n이 더이상 정정할 수 없는 것으로 검출된다면 앞의 주사값 n-1과 뒤의 주사값 n+1의 평균치가 평균회로(87)에서 형성되며, 이러한 평균치는 전환회로(88)를 경유하여 출력단(ATW')에 공급된다. 복수의 주사값이 연달아 정정할 수 없는 것으로 검출된다면 에러가 없는 것으로 판정되며, 버퍼 메모리(86)에 일시 기억된 최종 주사값은 지워지지 않도록 해야 한다. 순차적으로 연속한 복수의 정정할 수 없는 주사값의 경우에, 정정할 수 없는 주사값이 버퍼 메모리(86)에 공급되지 않고 현재까지 사용가능한 최종 값이 버퍼 메모리(86)에 계속 남아 있도록 제어회로(97)는 차단 스위치(89)를 제어한다. 정정할 수 없는 복수의 주사값이 순차적으로 연속한다면 에러가 없는 또는 정정된 값이 나타날 때까지 전선(8) 및 전환 스위치(88)을 경우하여 최종으로 사용가능한 주사값이 출력단(ATW')에 공급된다. 평균치 회로(87)에서 평균치를 형성하기 위하여 버퍼 메모리에 저장된 최종 사용가능한 주사값과 다음이 첫번째 에러가 없는 값 또는 정정된 값이 사용되어 출력단(ATW')에 공급된다. 그 다음의 값으로서 에러가 없는 새로운 값이 출력단(ATW')에 공급된다. 제어 라인(96,97)은 전환 사용한 스위치(88)를 제어한다.
다음의 표는 제6도의 회로의 동작을 설명하는 것이다.
[표 1]
Figure kpo00001
표의 제1행에서, 버퍼 메모리(84-86)에서 주사값 ATWn-1, ATWn, ATWn+1이 에러가 없거나 또는 정정되었다면 주사값 ATWn은 출력단(ATW')에 공급된다. 이러한 경우, 제어라인(96,97)은 로우로 설정되어 있다. 제2행에서는 주사값 ATWn+1이 정정될 수 없는 것일지라도 주사값 ATWn은 출력단(ATW')에 공급된다. 제3행에서 볼 수 있는 바와같이 정정할 수 없는 에러를 가지는 주사값 ATWn이 버퍼 메모리(85)에 일시 저장되어 있으나, 에러가 없거나 또는 정정할 수 있는 값이 버퍼 메모리(84,86)에 일시에 저장되어 있는 경우 주사값 ATWn+1 및 ATWn-1로부터 형성된 평균치가 출력단(ATW')에 공급된다. 제4행에서는 버퍼 메모리(84,86)가 정정할 수 없는 값을 포함한다 할지라도 버퍼 메모리(85)에 있는 에러가 없거나 또는 정정된 주사값이 출력단(ATW')에 공급됨을 알 수 있다. 제5행에서는 정정할 수 없는 값이 버퍼 메모리(84,85)에 포함할 경우 최종의 정정할 수 있는 주사값 ATWn-1이 버퍼 메모리(86)에 공급되며, 출력단(ATW')에 공급됨을 볼 수 있다. 제3행과 제6행은 동일하다. 제7행에서는 에러가 없는 또는 정정된 데이타워드가 버퍼 메모리(85)에 있다면 차단 스위치(89)는 다시 리셋되어야함을 보여주고 있다.
4-PSK 복조의 경우에는 전송되는 정보단위당 각각 2개의 병렬비트를 얻을 수 있다. 이러한 두개의 병렬비튼 채널 A,B,로 나뉘어진다. PSK 복조의 경우, 위상에거가 발생하면 차분복조의 경우에는 이러한 위상오류에 의하여 2중 오류가 발생한다. 2중 에러라함은, 순차적으로 연속한 2개의 비트가 잘못 복조되어 있음을 의미한다. 에러가 있는 복조의 경우, 채널 A에서의 에러는 자동으로 채널 A에서의 다른 에러 또는 채널 B에서의 에러를 초래하게 된다. 그러므로 동기워드의 검출식, 과도상태에서는 부분 플레임당 각각 1개의 동기워드를 검출하는 것이 아니라 동기 하프워드만을 검사하면 되는 것이다.
제7도는 동기워드 검출의 블럭 회로도가 도시되어 있다. 채널 A,B를 경유하여 버퍼 메모리(61,62)에 동기워드가 입력된다. 메트릭스 배열(101,102)에서는 동기 하프워드가 검출되거나 또는 검색된다. 이러한 과정을 검색과정이라 부른다. 메트릭스 배열(101)은 2개의 병렬 동기워드의 최초의 10-12비트를 검사하고 메트릭스 배열(102)는 2개의 병렬 동기워드의 최종 10-12비트를 검사한다(1동기워드=11비트, 1동기 하프워드=5 또는 6비트, 2개의 병렬 동기워드=22비트, 2개의 병렬 동기 하프워드=10-12비트). 과도과정동안스위치(103)를 경유하여 플레임 비트 카운터(105)를 스위치 온하기 위해서는 2개의 동기 하프워드로도 충분한다. 방금 전송된 동기워드의 에러의 재검사를 하게 된다. 플레임 비트 카운터(105)에 전환 스위치(104)를 설치하여 송신된 동기워드의 에러검사를 하는 것이 유리하다. 시프트 레지스터(71), 비교기(72,73), OR 회로(74) 및 에러 카운터(75)를 이용한 에러검사에 대하여는 이미 제4도와 관련하여 기술하였다. 플레임비트 카운터(105) 및 스위치(103,104)는 과도과정동안에 동기 하프워드가 검출되며 동기워드 검출용 회로(71-75)로 전환하도록 공동으로 작용한다. 동기 하프워드의 검출후에 그리고 순착적으로 연속하는 2개의 병렬 동기워드의 검출후에 정상상태로 전환된다. 정상상태에서는 메트릭스 배열(101,102)에서의 동기 하프워드에 대한 검사결과가 생략된다. 동기워드가 예기된다면 플레임 비트 카운터(105)는 시프트 레지스터에 목표치를 입력하며, 동기워드 끝에서는 라이 ABFN을 경유하여 카운터의 검사결과를 출력단(QSY)에 전환하여 접속하게 한다. 이와 동시에 플레임 비트 카운터는 디스크램블된다. 특히, 수신기에서 연속하는 0의 열 또는 연속하는 1의 열을 발생시키는 동기화 어려움 때문에 수신기측에서 펄스 동기화를 확실히 하게 하기 위하여 주파수 대 변환이 0에서 1로 그리고 1에서 0으로 항상 충분히 전환하도록 실행된다. 이를 위하여 수신기측에서는 디스크램블러 그리고 송기측에는 스크램블러가 사용된다.
제8도에는 시프트 레지스터(66), NOR 회로(67), 신호 TF에 대한 입력단(68), 신호 SSU(동기워드 검색)용 출력단(69), 신호 QSY, 정지 및 BF 신호에 대한 입력단들, OR 회로(81), NOT 회로(111,112), NOR 회로(113,114), D-FF(딜레이-플립플롭:115), AND 회로(116) 및 출력단(SA)가 도시되어 있다. 플래그 비트가 입력단(SI)를 경유하여 시프트 레지스터(66)으로 입력된다. 이러한 플래그 비트는 동기화가 있는지 없는지를 나타낸다. 정상상태에서 데이타워드가 에러가 없거나 또는 에러가 정정되어 있는 경우, 또는 2개의 병렬 동기워드가 검출된 경우, AND 회로(116)는 정지 입력단을 경유하여 전환되며 OR 회로(81)를 거쳐 플래그 비트가 설정될 수 있다. 과도상태에서 AND 회로는 정지입력단에 의하여 차단되며 데이타워드는 동기화를 위해서는 사용할 수 없다. 정상상태에서 출력단(Q1-Q4)은 일련의 플래그 비트를 이용하여 현재의 주 플레임과 그리고 앞의 3개의 주 플레임의 동기 상태를 나타낸다. 4개의 주 플레임내에서 순차적으로 연속한 동기워드가 검출되지 않을 경우 신호 SSU로 NOR 회로(67) 및 출력단(69)를 경유하여 새로운 동기워드가 검색된다.
검색과정의 초기에, NOR 회로(67)는 펄스 입력단을 경유하여 D-FF(115)를 Q=논리 1이 되게 한다. 과도과정에서, 검출된 2개의 동기워드는 AND 회로(114)를 경유하여 과도상태 내지 정상상태를 나타내는 D-FF(115)를 정상상태로 셋팅한다. 이러한 것은 효과가 높은 윈도우 검사로 표시될 수 있다. 최초의 원도우 검사에서 제1의 2개의 병렬 동기워드의 검색시 제2의 병렬 동기워드가 계속되지 않는다면 NOR 회로(113)가 작동하고 시프트 레지스터(66)를 리셋하여 새로운 검색과정이 시작된다.
본 발명에 의하면 동기워드가 절약되며 데이타워드에 대한 유효시간의 연장에 의하여 S/N비가 크게 되는 디지탈 전보신호의 동기화방법 및 장치가 제공된다.

Claims (16)

  1. 동기워드(21,22,51,52)및 데이타워드(23-50)가 규칙적인 시간간격(주 프레임)으로 전송되고, 동기워드와 데이타워드가 균일한 코드워드 길이로 가공처리되며, 데이타워드의 전송에 에러정정 코드(BCH)가 이용되고, 과도상태에서는 동기워드를 검색하기 위하여 검색과정이 시작되고, 정상상태에서는 동기화 모니터링으로 전환되는 위성통신용 수신기(6,7)에서 디지탈 정보신호의 동기화 방법에 있어서, 동기화 모니터링이 동기워드(21,22,51,52)의 검사와 전송된 데이타워드(23-50)의 에러율의 검사를 공통으로 평가하고, 정상상태에서는 데이타 워드가 더이상 정정될 수 없을 때 다시 동기화되기 위하여 전환되며, 다수의 연속한 동기화 워드는 에러로서 인식되고, 동기워드 바람직하게는 동기워드의 부분만을 급히 찾아내는 검색과정에서, 동기 하프워드가 검사되는 것을 특징으로 하는 워성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  2. 제2항에 있어서, 제한된 에러의 수가 동기워드(21,22,51,55)에 있을 때 정상상태가 유지되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  3. 제1항에 있어서, 순차적으로 연속하는 제한된 동기워드(21,22,51,52)의 수가 없을 때 정상상태가 유지되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  4. 제1항에 있어서, 순차적으로 연속하는 제한된 동기워드(21,22,51,52)의 수를 가공처리하며 그리고/또는 그 수가 없을 때 정상상태가 유지되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  5. 제1항에 있어서, 하나 이상의 정정할 수 없는 데이타워드(23-50)가 수신될 때 정상상태가 유지되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  6. 제5항에 있어서, 하나 이상의 은닉(제6도)이 하나 이상의 정정할 수 없는 데이타워드(23-50)에 대하여 실행되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  7. 제1항에 있어서, 두개 이상의 동기워드(21,22,51,52)가 규칙적인 시간구간에서 순차적으로 연속하여 발견될 때 과도상태에서 정상상태로 전환되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  8. 제1항에 있어서, 동기워드(21,22,51,52) 및/또는 에러가 없거나 또는 에러를 정정할 수 없는 데이타워드(23-50)가 연속하여 한번 또는 여러번 수신될 때 과도상태에서 정상상태로 전환되는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  9. 제7항 또는 제8항에 있어서, 제한된 에러의 수가 동기워드(21,22,51,52)에서 허용되는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  10. 동기워드(21,22,51,52) 및 데이타워드(23-50)가 규칙적인 시간간격(주 플레임)으로 전송되고, 동기워드와 데이타워드가 균일한 코드워드 길이로 가공처리되며, 데이타워드의 전송에 에러정정 코드(BCH)가 이용되고, 과도상태에서는 동기워드를 검색하기 위하여 검색과정이 시작되고, 정상상태에서는 동기화 모니터링으로 전환되는, 위성통신용 수신기(6,7)에서 디지탈 정보신호의 동기화 장치에 있어서, 동기워드(21,22,51,52)를 검사하기 위한 동기워드 디코더(9)와 전송된 데이타워드(23-50)의 에러율을 검사하기 위한 데이타월드 디코더(8)를 가진 동기화 모니터링 유니트(10)를 포함하고, 상기 동기워드 디코더(9)는 동기워드를 인식하기 위한 회로(61,62,63,64,65 : 101,102,103)를 포함하고, 정상상태에서 데이타워드가 더이상 정정될 수 없을 때 다시 동기화되기 위하여 전환되며 다수의 연속한 동기워드는 디코더(9)에서 에러로서 인식되는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 장치.
  11. 제10항에 있어서, 시프트 레지스터(66)는 최종 n 시간 구간(주 플레임)에서 동기워드 및/또는 데이타워드의 에러율의 상태를 기억하는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 장치.
  12. 제10항 또는 제12항에 있어서, 에러정정을 위한 회로(83)가 제공되는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 장치.
  13. 제13항에 있어서, 상기 에러정정을 위한 회로(83)가 은닉실행을 위한 회로(84-89)를 제어하는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 장치.
  14. 제10,12 또는 14항에 있어서, 플립플롭(115)이 정상상태 또는 과도상태를 저장하는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 장치.
  15. 제10,12 또는 14항에 있어서, 플레임 비트 카운터(105)가 플레임의 비트 수를 계수하도록 제공되는 것을 특징으로 하는 위상통신용 수신기에서 디지탈 정보신호의 동기화 방법.
  16. 제10,12 또는 14항에 있어서, 플레임 비트 카우너(105)는 복귀변환을 실행하는 것을 특징으로 하는 위성통신용 수신기에서 디지탈 정보신호의 동기화 장치.
KR1019860002106A 1985-03-22 1986-03-21 디지탈 정보신호의 동기화 방법 및 장치 KR950007977B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853510296 DE3510296A1 (de) 1985-03-22 1985-03-22 System zur synchronisation von digitalen informationssignalen
DEP3510296.9 1985-03-22

Publications (2)

Publication Number Publication Date
KR860007801A KR860007801A (ko) 1986-10-17
KR950007977B1 true KR950007977B1 (ko) 1995-07-21

Family

ID=6265946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002106A KR950007977B1 (ko) 1985-03-22 1986-03-21 디지탈 정보신호의 동기화 방법 및 장치

Country Status (9)

Country Link
EP (1) EP0195421B1 (ko)
JP (1) JPH0666777B2 (ko)
KR (1) KR950007977B1 (ko)
AT (1) ATE83105T1 (ko)
DE (2) DE3510296A1 (ko)
DK (1) DK168417B1 (ko)
HK (1) HK118594A (ko)
NO (1) NO173119B (ko)
SG (1) SG37893G (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508090B2 (ja) * 1987-05-28 1996-06-19 日本電気株式会社 ディジタル通信装置
GB2211052A (en) * 1987-10-13 1989-06-21 British Broadcasting Corp Synchroniser for a decoder
JP2597872B2 (ja) * 1988-02-13 1997-04-09 日本電信電話株式会社 ブロック同期方式
KR910005493B1 (ko) * 1988-12-14 1991-07-31 한국전기통신공사 동기식 다중화 장치의 리프레임 회로
DE3925843A1 (de) * 1989-08-04 1991-02-14 Asea Brown Boveri Verfahren zur uebertragung von datentelegrammen
JPH0947583A (ja) * 1995-08-09 1997-02-18 Koichi Ogino 知育玩具
CA2214743C (en) * 1996-09-20 2002-03-05 Ntt Mobile Communications Network Inc. A frame synchronization circuit and communications system
DE19653056A1 (de) * 1996-12-19 1998-06-25 Motorola Inc Verfahren zur Synchronisation bei digitaler Übertragung von Daten
JP3123975B2 (ja) * 1998-04-23 2001-01-15 埼玉日本電気株式会社 ビット誤り率測定方法および測定回路ならびに受信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US387920A (en) * 1888-08-14 richards
US3873920A (en) * 1973-12-12 1975-03-25 Bell Telephone Labor Inc Variable block length synchronization system
JPS5514502A (en) * 1978-07-14 1980-02-01 Nippon Gakki Seizo Kk Recording and reproducing unit of pcm system
JPS58146157A (ja) * 1982-02-25 1983-08-31 Mitsubishi Electric Corp デ−タ伝送方式
JPS59221047A (ja) * 1983-05-30 1984-12-12 Victor Co Of Japan Ltd デイジタル信号伝送における同期信号検出回路
JP2636210B2 (ja) * 1984-06-22 1997-07-30 日本電気株式会社 同期式データ受信回路

Also Published As

Publication number Publication date
DE3510296C2 (ko) 1993-05-27
KR860007801A (ko) 1986-10-17
SG37893G (en) 1993-06-25
ATE83105T1 (de) 1992-12-15
EP0195421A3 (en) 1988-09-21
DK129086A (da) 1986-09-23
JPS61262333A (ja) 1986-11-20
DE3687176D1 (de) 1993-01-14
JPH0666777B2 (ja) 1994-08-24
NO861137L (no) 1986-09-23
DE3510296A1 (de) 1986-09-25
NO173119B (no) 1993-07-19
DK168417B1 (da) 1994-03-21
EP0195421B1 (de) 1992-12-02
DK129086D0 (da) 1986-03-20
EP0195421A2 (de) 1986-09-24
HK118594A (en) 1994-11-04

Similar Documents

Publication Publication Date Title
US4271520A (en) Synchronizing technique for an error correcting digital transmission system
EP0582827B1 (en) Method and apparatus for synchronising a receiver on a trellis encoded, random interleaved data stream
US4506372A (en) Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence
US5872791A (en) Method and apparatus for data encoding and communication over noisy media
US4447903A (en) Forward error correction using coding and redundant transmission
US3789359A (en) Synchronism indicator for a convolutional decoder
US4032886A (en) Concatenation technique for burst-error correction and synchronization
KR950007977B1 (ko) 디지탈 정보신호의 동기화 방법 및 장치
US4858235A (en) Information storage apparatus
US4853930A (en) Error-correcting bit-serial decoder
US5428614A (en) Expected value data framer and method
US5544179A (en) Mis-synchronization detection system using a combined error correcting and cycle identifier code
EP0797826B1 (en) Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus
JPH0546131B2 (ko)
JP2600581B2 (ja) 符号同期回路
CA2215380C (en) Method and apparatus for data encoding and communication over noisy media
JPH09121347A (ja) 動画像信号の符号化／復号化方法及び符号化／復号化装置
JP3536799B2 (ja) フレーム同期回路および同期方法、ならびにそのプログラムを記録した記録媒体
JP2871495B2 (ja) 誤り訂正符号の復号方法
JP2652398B2 (ja) データ伝送方法
JPH06225273A (ja) 誤り訂正装置
KR100233546B1 (ko) 동기부호 검출장치 및 방법
JP2591330B2 (ja) 誤り訂正方式
JP3290331B2 (ja) ブロック同期処理回路
JPH0761059B2 (ja) ルート識別方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 11

EXPY Expiration of term