JP3123975B2 - ビット誤り率測定方法および測定回路ならびに受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受信したデータの
ビット誤り率を測定するための回路であるビット誤り率
測定回路および方法に関し、特にＴＤＭＡ（時分割多重
接続：ＴｉｍｅＤｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ
Ａｃｃｅｓｓ）受信装置において使用されるビット誤り
率測定回路および方法に関する。

【０００２】

【従来の技術】デジタル方式自動車電話システムは、図
１０に示すように、複数の無線基地局１１１、１２１、
１３１と、移動機２２１とから構成されていて、移動機
２２１は複数の無線基地局１１１、１２１、１３１の中
から１つの無線基地局を選択して通信回線を設定するこ
とにより通信を行なっている。

【０００３】そして、移動機２２１は、通信回線を接続
したままの状態でも移動することができるため、通信回
線を接続している状態で通信相手である無線基地局を変
更しなければならない。このような、動作をハンドオー
バという。

【０００４】そして、このようなデジタル方式自動車電
話システムでは、無線基地局と移動機との間の通信回線
における通信品質を測定することによりハンドオーバ時
に接続を切替える無線基地局の選択を行なっている。ま
た、移動機および無線基地局は、通信回線における通信
品質を測定することによりハンドオーバ以外の他の回線
制御も行なっている。

【０００５】移動機では、受信データにおけるビット誤
り率を測定することにより受信品質の測定を行なってい
る。そして、従来の移動機では、このビット誤り率を、
受信データに対する誤り検出の結果により推測してい
た。

【０００６】誤り検出とは、受信データに含まれている
誤り検出符号を用い、ある一定数のビット列（８〜１４
ビット）を単位として、そのビット列中のビット誤りの
有無を判定している。しかし、この方法では、誤り検出
を行うことによりそのビット列の中に誤りが存在するか
どうかを判定することはできるが、誤りビット数が何ビ
ットなのかを知ることはできなかった。そのため、その
ビット列中に複数の誤りビットが含まれている場合で
も、測定されるビット誤り率にはその結果が反映されな
い。このため、この方法により得られるビット誤り率の
測定精度は低かった。

【０００７】このような問題点を解決して、測定精度を
向上したビット誤り率測定回路が、特開平９−３０７５
３１号公報に記載されている。

【０００８】この従来のビット誤り率測定回路は、図１
１に示すように、同期検出回路１０１と、復調回路１０
２と、シフトレジスタ１０３と、ビットレジスタ１０４
と、比較器１０５と、闘値判定回路１０６とから構成さ
れている。

【０００９】同期検出回路１０１は、受信信号に含まれ
る同期ワードを用いて同期タイミングを検出している。

【００１０】ＴＤＭＡ方式では、１つの通信回線を複数
のスロットに分割し、各スロットを異なる移動機に割り
当てることにより複数の移動機が１つの回線を使用する
ようにしている。そのため、送信側と受信側との間で同
期を確保する必要があるため、送信側は予め既知の同期
ワードを送信するデータに含めるようにし、受信側では
受信した同期ワードと予め有している同期ワードが一致
するタイミングを検出することにより送信側と受信側の
同期を確立している。

【００１１】復調回路１０２は、同期検出回路１０１に
より検出された同期タイミングを用いて受信信号を復調
し、復調データとして出力している。

【００１２】シフトレジスタ１０３は、同期ワードと同
じビット数のデータを記憶することができるレジスタで
あり、復調回路１０２から出力される復調データを受信
クロックに同期して１ビットずつ順番に記憶している。

【００１３】ビットレジスタ１０４は、予め定められた
同期ワードと同じ内容の２値符号を格納している。

【００１４】比較器１０５は、同期検出回路１０１にお
いて同期が検出されたタイミングで、シフトレジスタ１
０３の記憶内容と、ビットレジスタ１０４の記憶内容と
を比較し、それらの内容が一致しないビット数を誤りビ
ット数として闘値判定回路１０６に伝達している。

【００１５】闘値判定回路１０６は、所定スロット分の
誤りビット数が所定数以上となると、その情報を、移動
機の動作を制御している制御回路（図示せず。）へ出力
している。

【００１６】次に、この従来のビット誤り率測定回路の
動作について説明する。

【００１７】受信信号は同期検出回路１０１において同
期検出が行われ、復調回路１０２では検出された同期タ
イミング用いて受信信号の復調が行われる。そして、復
調された信号は、シフトレジスタ１０３に順次入力され
る。また、ビットレジスタ４には、予め定められている
同期ワードと同じ内容の２値符号が格納されている。そ
して比較機１０５は、同期検出回路１０１で同期が検出
されるタイミングで、シフトレジスタ１０３と、ビット
レジスタ１０４の内容を１ビットずつ比較する。ここ
で、同期検出回路１０１により同期が検出されたタイミ
ングにおいてシフトレジスタ１０３が記憶しているデー
タは受信した同期ワードとなっている。そのため、比較
器１０５は、受信信号に含まれる同期ワードと、予め記
憶していた同期ワードを１ビットずつ比較することにな
る。

【００１８】そして、比較器１０５は、シフトレジスタ
１０３の記憶内容とビットレジスタ１０４の記憶内容の
内容が一致しないビット数を誤りビット数として闘値判
定回路１０６に伝達している。

【００１９】この従来のビット誤り率測定回路は、同期
ワードに含まれる誤りビット数を検出しているので、誤
り検出符号を用いてビット誤り率を測定した場合に比べ
ると高い精度でビット誤り率を測定することができる。

【００２０】しかし、同期ワードのビット数は通常２０
であるため、得られるビット誤り率はかならずしも受信
信号のビット誤り率と一致しない。また、得られるビッ
ト誤り率を受信信号のビット誤り率に近づけるために
は、多くのスロットにおける同期ワードのビット誤り率
を測定し、その平均を求めなければならない。

【００２１】移動機と無線基地局間における通信制御を
さらに適切に制御するためにはより高い精度でビット誤
り率を測定することが必要であるが、ビット誤り率を測
定するための時間が長くなると適切な移動機の制御が行
なえなくなってしまう。

【００２２】また、通信方式によっては同期ワードが複
数存在する場合があり、このような場合には、対応した
同期ワードをビットレジスタ１０４に書込むための処理
が必要となる。しかし、移動機を制御しているＣＰＵ
は、接続する無線基地局を切替える等の様々な制御を行
なっているため、ビット誤り率を測定するために必要と
される処理はできるだけ少なくしなければならない。

【００２３】また、ビット誤り率が大きくなり受信デー
タに含まれる誤りビットの数が多くなると、図９におけ
る同期検出回路１０１で同期が検出されなくなってしま
う。このような状態になると、従来のビット誤り率測定
回路では、ビット誤り率を測定することができなくなっ
てしまう。

【００２４】

【発明が解決しようとする課題】上述した従来のビット
誤り率測定回路では、下記のような問題点があった。 （１）同期ワードのビット数が２０ビットと限られてい
るため、測定されるビット誤り率の精度が低い。 （２）複数の同期ワードが存在する場合には、ビット誤
り率を測定するための処理が多くなってしまう。 （３）ビット誤り率が大きくなり同期検出を行うことが
できなくなってしまうと、ビット誤り率を測定すること
ができない。

【００２５】本発明の目的は、少ない処理で高い精度の
ビット誤り率を迅速に測定することができるビット誤り
率測定回路を提供することである。

【００２６】また、本発明の他の目的は、ビット誤り率
が大きくなった場合でもビット誤り率を測定することが
できるビット誤り率測定回路を提供することである。

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【課題を解決するための手段】上記目的を達成するため
に、 本発明のビット誤り率測定回路は、送信装置からの
信号を受信して得られた受信信号を復調することにより
得られたシリアルデータに含まれる信号のうち、前記送
信装置から送信されることを予測することができ、かつ
スクランブルされていない信号を予め記憶している記憶
部と、前記シリアルデータを逐次記憶していくシフトレ
ジスタと、予め記憶している同期ワードを用いて前記シ
リアルデータの同期検出を行ない、同期が検出されたタ
イミングでラッチ信号を出力する同期検出回路と、前記
ラッチ信号を入力すると、前記シフトレジスタに記憶さ
れているシリアルデータに含まれる信号のうち、前記記
憶部に記憶されている信号のビット位置に該当する信号
をラッチするラッチ回路と、前記記憶部に記憶されてい
る前記信号と、前記ラッチ回路によりラッチされた信号
とを１ビットずつ比較して、一致しないビットの数であ
る誤りビット数を測定する比較回路とを有している。

【００３５】本発明では、先ず、送信装置から送信され
ることを予め予想することができ、かつスクランブルさ
れていないデータを記憶部に記憶させておき、受信信号
を復調することにより得られたシリアルデータをシフト
レジスタに１ビットずつ逐次記憶させる。そして、同期
検出回路はシリアルデータと同期ワードとの同期を検出
するとそのタイミングでラッチ信号を出力し、ラッチ回
路はラッチ信号が出力された際にシフトレジスタに記憶
されているシリアルデータのうち記憶部に記憶されてい
る信号のビット一に該当する信号のみをラッチする。そ
して、比較回路はラッチ回路によりラッチされた信号と
記憶部に記憶されている信号とを１ビットずつ比較して
一致しないビットの数であるビット誤り数を測定する。

【００３６】本発明は、シリアルデータに含まれてい
る、送信装置から送信されることを予測することがで
き、かつスクランブルされていない信号を用いてビット
誤り率を測定するようにしているので、受信信号のビッ
ト誤り率を高い精度で測定することができる。

【００３７】また、本発明の他のビット誤り率測定回路
は、予め送信されることが予測でき、かつスクランブル
されていない前記信号が、前記同期ワードとカラーコー
ドである。

【００３８】また、本発明の他のビット誤り率測定回路
は、送信装置からの信号を受信して得られた受信信号を
復調することにより得られたシリアルデータに含まれる
信号のうち、前記送信装置から送信されることを予測す
ることができ、かつスクランブルされていない信号を予
め記憶している記憶部と、前記シリアルデータを逐次記
憶していくシフトレジスタと、リセット信号を予め定め
られた一定時間入力しない場合に、強制ラッチ信号を出
力するタイミング制御回路と、予め記憶している同期ワ
ードを用いて前記シリアルデータの同期検出を行ない、
同期が検出されたタイミングでラッチ信号および前記リ
セット信号を出力し、前記強制ラッチ信号を入力すると
前記シリアルデータの同期が検出されない場合でも前記
ラッチ信号を出力する同期検出回路と、前記ラッチ信号
を入力すると、前記シフトレジスタに記憶されているシ
リアルデータに含まれる信号のうち、前記記憶部に記憶
されている信号のビット位置に該当する信号をラッチす
るラッチ回路と、前記記憶部に記憶されている前記信号
と、前記ラッチ回路によりラッチされた信号とを１ビッ
トずつ比較して、一致しないビットの数である誤りビッ
ト数を測定する比較回路とを有している。

【００３９】本発明は、ビット誤り率が大きくなり同期
検出回路において同期が検出されなくなった場合でも、
タイミング制御回路がリセット信号を一定時間入力しな
い場合には強制ラッチ信号を出力して同期検出回路から
ラッチ信号を出力させるようにしているため、１回同期
が検出されてからスロット時間を経過した後のデータと
記憶部に記憶されている信号とを比較するようにしたも
のである。

【００４０】したがって、同期ワードによりシリアルデ
ータの同期を検出することができないほどビット誤り率
が大きくなった場合でも、受信信号のビット誤り率を測
定することができる。

【００４１】また、本発明の他のビット誤り率測定回路
は、送信装置からの信号を受信して得られた受信信号を
復調することにより得られたシリアルデータに含まれる
信号のうち、前記送信装置から送信されることが予測さ
れる複数の同期ワード、または該同期ワードとカラーコ
ードからなる信号を予めそれぞれ記憶している記憶部
と、前記シリアルデータを逐次記憶していくシフトレジ
スタと、前記各記憶部に記憶されている各同期ワードを
用いて前記シリアルデータの同期検出を行ない、いずれ
かの同期ワードにより同期が検出されたタイミングでラ
ッチ信号を出力するとともに同期を検出する際に用いた
同期ワードに対応した切替信号を出力する同期検出回路
と、前記ラッチ信号を入力すると、前記シフトレジスタ
に記憶されているシリアルデータに含まれる信号のう
ち、前記記憶部に記憶されている各信号のビット位置に
該当する信号をそれぞれラッチする複数のラッチ回路
と、前記各記憶部に記憶されている前記信号と、前記各
ラッチ回路によりラッチされた信号とをそれぞれ１ビッ
トずつ比較して、一致しないビットの数である誤りビッ
ト数を測定する複数の比較回路と、前記各比較回路によ
り測定された誤りビット数のうち、前記切替信号に対応
した誤りビット数のみを選択するセレクタとを有してい
る。

【００４２】本発明は、受信信号を復調することにより
得られたシリアルデータに含まれている同期ワードが複
数ありそれが切り替わるような場合でも、それらの同期
ワードとカラーコードからなる信号を用いてビット誤り
率をそれぞれ同時に測定し、得られたビット誤り数のう
ち同期検出が行われた同期ワードと、カラーコードから
なる信号に基づいて測定された誤りビット数を用いてビ
ット誤り率を測定するようにしたものである。

【００４３】したがって、受信信号のビット誤り率を高
い精度で迅速に測定することができるとともに記憶部に
記憶させる同期ワードを変更する処理を不要とすること
ができる。

【００４４】また、本発明の他のビット誤り率測定回路
は、送信装置からの信号を受信して得られた受信信号を
復調することにより得られたシリアルデータに含まれる
信号のうち、前記送信装置から送信されることが予測さ
れる複数の同期ワード、または該同期ワードとカラーコ
ードからなる信号を予めそれぞれ記憶している記憶部
と、前記シリアルデータを逐次記憶していくシフトレジ
スタと、リセット信号を予め定められた一定時間入力し
ない場合に、強制ラッチ信号を出力するタイミング制御
回路と、前記各記憶部に記憶されている各同期ワードを
用いて前記シリアルデータの同期検出を行ない、いずれ
かの同期ワードにより同期が検出されたタイミングでラ
ッチ信号を出力するとともに同期を検出する際に用いた
同期ワードに対応した切替信号を出力し、前記強制ラッ
チ信号を入力すると前記シリアルデータの同期が検出さ
れない場合でも前記ラッチ信号を出力する同期検出回路
と、前記ラッチ信号を入力すると、前記シフトレジスタ
に記憶されているシリアルデータに含まれる信号のう
ち、前記記憶部に記憶されている各信号のビット位置に
該当する信号をそれぞれラッチする複数のラッチ回路
と、前記各記憶部に記憶されている前記信号と、前記各
ラッチ回路によりラッチされた信号とをそれぞれ１ビッ
トずつ比較して、一致しないビットの数である誤りビッ
ト数を測定する複数の比較回路と、前記各比較回路によ
り測定された誤りビット数のうち、前記切替信号に対応
した誤りビット数のみを選択するセレクタとを有してい
る。

【００４５】本発明は、受信信号を復調することにより
得られたシリアルデータに含まれている同期ワードが複
数ありそれが切り替わるような場合でも、それらの同期
ワードとカラーコードからなる信号を用いてビット誤り
率をそれぞれ同時に測定し、得られたビット誤り数のう
ち同期検出が行われた同期ワードと、カラーコードから
なる信号に基づいて測定された誤りビット数を用いてビ
ット誤り率を測定するようにしたものである。そして、
ビット誤り率が大きくなり同期検出回路において同期が
検出されなくなった場合でも、タイミング制御回路がリ
セット信号を一定時間入力しない場合には強制ラッチ信
号を出力して同期検出回路からラッチ信号を出力させる
ようにしているため、１回同期が検出されてからスロッ
ト時間を経過した後のデータと記憶部に記憶されている
信号とを比較するようにしたものである。

【００４６】したがって、受信信号のビット誤り率を高
い精度で迅速に測定することができるとともに記憶部に
記憶させる同期ワードを変更する処理を不要とすること
ができる。また、タイミング制御回路を設けていること
により、同期ワードによりシリアルデータの同期を検出
することができないほどビット誤り率が大きくなった場
合でも、受信信号のビット誤り率を測定することができ
る。

【００４７】また、本発明の他のビット誤り率測定回路
は、前記各記憶部が記憶している複数の信号が、スーパ
ーフレームの先頭に位置するフレームに含まれるスーパ
ーフレームの同期ワードとカラーコードとから成る信号
と、前記スーパーフレームの先頭に位置するフレーム以
外のフレームに含まれる同期ワードと前記カラーコード
とからなる信号と、同期バーストの同期ワードからなる
信号である。

【００４８】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。

【００４９】（第１の実施形態）図１は本発明の第１の
実施形態のビット誤り率測定回路を有している移動機の
構成を示したブロック図である。

【００５０】この移動機は、デュプレクサ３１と、送信
部２２と、変調部２３と、受信部２４と、復調部２５
と、音声処理部２６と、音声入力部２７と、音声出力部
２８と、ＣＰＵ２９と、ビット誤り率測定回路３０とを
有している。

【００５１】デュプレクサ３１は、送信部２２からの送
信信号が受信部２４に回り込むのを回避するためのもの
である。

【００５２】受信部２４は、無線基地局から送信された
信号を受信している。 復調部２５は、受信部２４によ
り受信された受信信号を復調し、シリアルデータ２とし
て出力している。変調部２３は、シリアルデータ２１を
変調して出力している。

【００５３】送信部２２は、変調部２３からの信号を増
幅して無線基地局に対して送信している。音声処理部２
６は、シリアルデータ２に含まれる音声信号から音声を
再生して音声出力部２８から出力し、音声入力部２７か
ら入力された音声信号に対して信号処理を行ないシリア
ルデータ２１として出力している。

【００５４】ＣＰＵ２９は、音声処理部２６の動作を制
御するとともに、シリアルデータ２に含まれているカラ
ーコードと、使用するスロット番号に対応して予め定め
られている同期ワードを書き込み信号１３として出力し
ている。またＣＰＵ２９は、ビット誤り率測定回路３０
から出力される誤りビット数信号１２により示される誤
りビット数の合計を用いてビット誤り率の計算を行なっ
ている。

【００５５】また、図２は、図１中のビット誤り率測定
回路３０の構成を示したブロック図である。

【００５６】ビット誤り率測定回路３０は、レジスタ１
と、シフトレジスタ３と、同期検出回路５と、ラッチ回
路８と、比較回路１１とから構成されている。

【００５７】レジスタ１は、ＣＰＵ２９からの書き込み
データ１３により書込まれた同期ワードとカラーコード
を記憶している。

【００５８】ここで、同期ワードとは、無線基地局から
送信されるスロットの所定のビット位置に含まれている
信号であり、移動機は受信信号に含まれている同期ワー
ドのビット位置を検出することにより送信側との同期を
確立している。そして、移動機は予めスロット毎に対応
した同期ワードを記憶している。

【００５９】また、カラーコードとは、無線基地局毎に
異なったパターンを有するデータであり、通信相手の確
認のために用いられているデータである。

【００６０】デジタル方式自動車電話システムの標準規
格であるＲＣＲ（Ｒｅｓｅａｒｃｈ＆ Ｄｅｖｅｌｏｐ
ｍｅｎｔ Ｃｅｎｔｅｒ ｆｏｒ Ｒａｄｉｏ Ｓｙｓ
ｔｅｍ：財団法人電波システム開発センタ）−２７Ｆに
より、受信データ１スロット中の同期ワードとカラーコ
ードが存在するビット位置は定められている。

【００６１】次に、この同期ワードとカラーコードの受
信データ中のビット位置を図３を用いて説明する。

【００６２】図３は、通信回線におけるデータ構成を示
した図である。

【００６３】通信回線は、複数のスーパーフレームによ
り構成されている。そして、このスーパーフレームは、
１８のフレーム４０₁〜４０₁₈により構成されている。
そして、例えばフレーム４０₁は、さらに６つのスロッ
ト４３₁〜４３₆により構成されている。そして、このス
ロット４３₁〜４３₆には、それぞれ同期ワード４１とカ
ラーコード４２が連続して含まれている。

【００６４】使用される同期ワードは各スロット毎に異
なっているため、移動機は各スロット番号に対応したそ
れぞれの同期ワードを予め記憶している。そのため、移
動機は無線基地局から使用するスロット番号を指定され
ると、そのスロット番号に対応した同期ワードを用いて
無線基地局との同期を確立している。

【００６５】しかし、電源投入時には移動機は使用する
スロット番号を特定することができないため、電源投入
後の最初に使用するスロット番号は定められている。そ
のため、電源投入直後においても移動機は使用する同期
ワードを特定することができる。そして、その後は無線
基地局からの指示により使用するスロットを切替えてい
く。

【００６６】移動機は、通信回線を接続する無線基地局
が変化するゾーン移行時等の現在の受信状態が変化する
場合に、変化後に使用するスロットの番号とカラーコー
ドを事前に無線基地局から通知される。そのため、移動
機は通信回線を接続したままでスムーズに無線基地局間
におけるハンドオーバおよび使用するスロットの切替え
を行うことができる。

【００６７】シフトレジスタ３は、受信クロックで動作
するＦＩＦＯ（Ｆｉｒｓｔ ＩｎＦｉｒｓｔ Ｏｕｔ：
先入れ先出し型メモリ）バッファであり、受信したシリ
アルデータ２を随時１ビットずつ格納していく。

【００６８】同期検出回路５は、レジスタ１に記憶され
ている同期ワード４を読み出し、受信したシリアルデー
タ２の中からその同期ワード４と同じビット列を検出す
ることにより、受信データの同期タイミングを検出す
る。そして、同期検出回路５は、１スロット分の受信デ
ータをシフトレジスタ３が取り込んだタイミングで、ラ
ッチ信号６を出力する。ここで、同期検出回路５がシフ
トレジスタ３が１スロット分の受信データを取り込んだ
ことを知ることができるは、同期検出回路５は同期ワー
ドの前後何ビットが１スロット分のデータを構成してい
るかという情報を予め有しているからである。

【００６９】ラッチ回路８は、ラッチ信号６が出力され
るタイミングでシフトレジスタ３の同期ワードとカラー
コードに該当するビットのデータをラッチしている。

【００７０】比較回路１１は、ラッチ回路８によりラッ
チされたデータと、レジスタ１から読み込んだ同期ワー
ド／カラーコード１０とを１ビットずつ比較し、一致し
ないビットの数であるビット誤り数をカウントしその合
計結果を誤りビット数信号１２として出力している。

【００７１】次に、本実施形態のビット誤り率測定回路
において、同期ワードとカラーコードを用いてビット誤
り率を測定するようにしている理由を図４および図５を
用いて説明する。

【００７２】図４は通信用物理チャネルにおける下り回
線の信号フォーマットを示した図、図５は制御用物理チ
ャネルにおける下り回線の信号フォーマットを示した図
である。

【００７３】通信用物理チャネルにおける下り回線は、
図４に示されるように、バースト過渡応答用ガード時間
（Ｒ）４９と、プリアンブル（Ｐ）４４と、ＴＣＨ（高
速ＡＣＣＨ（ＦＡＣＣＨ））４５と、同期ワード（Ｓ
Ｗ）４１と、カラーコード（ＣＣ）４２と、スチールフ
ラグ（ＳＦ）４６と、低速ＡＣＣＨ（ＳＡＣＣＨ）／ハ
ウスキーピングビット（ＲＣＨ）４７と、ＴＣＨ（高速
ＡＣＣＨ（ＦＡＣＣＨ））４８とから構成されている。

【００７４】また、制御用物理チャネルにおける下り回
線は、図５に示されるように、バースト過渡応答用ガー
ド時間（Ｒ）４９と、プリアンブル（Ｐ）４４と、制御
信号（ＣＡＣ）５２と、同期ワード（ＳＷ）４１と、カ
ラーコード（ＣＣ）４２と、制御信号（ＣＡＣ）５０
と、衝突制御ビット（Ｅ）５１とから構成されている。
この図４と図５において、データ中に示されている数字
はビット数を示していて、例えば同期ワード（ＳＷ）４
１のビット数は２０ビットであり、カラーコード４２の
ビット数は８ビットである。

【００７５】また、斜線がかけられているデータはスク
ランブルがかけられているデータであることを示してい
て、斜線がかけられていないデータはスクランブルがか
けられていないデータであることを示している。

【００７６】次に、このスクランブルについて説明す
る。

【００７７】デジタル方式自動車電話システムでは、通
信の秘匿を図るために、送受信するデータにはＰＮ（Ｐ
ｓｅｕｄｏｒａｎｄｏｍ Ｎｏｉｓｅ）系列符号を用い
てスクランブルがかけられている。そして、このスクラ
ンブルに使用される人為的な乱数であるＰＮ系列符号
は、ある値の初期値から排他的論理和等により構成され
た回路を用いて生成されている。そして、デジタル方式
自動車電話システムではその初期値としてカラーコード
が用いられている。

【００７８】しかし、送受信する全てのデータにスクラ
ンブルをかけたのでは、スクランブルを解除するために
必要なカラーコードを得ることができず、また、同期ワ
ードにスクランブルがかけられてしまうと同期をとるこ
とができないため受信したデータのビット位置を認識す
ることができない。そのため、送受信されるデータのう
ちのバースト過渡応答用ガード時間（Ｒ）４９、プリア
ンブル（Ｐ）４４、同期ワード（ＳＷ）４１、カラーコ
ード（ＣＣ）４２等の一定の部分には、スクランブルが
かけられていない。

【００７９】そのため、本実施形態では、スクランブル
がかけられていないデータである同期ワード４１とカラ
ーコード４２の両方のデータを用いてビット誤り率を測
定しているのである。

【００８０】ＲＤＲ−２７Ｆでは、上記で説明したチャ
ネル以外にもパケット通信用物理チャネルの信号フォー
マットが規定されているが、この信号ファーマットは制
御用物理チャネルとほほ同じであるためその説明は省略
する。

【００８１】次に、本実施形態の動作について図１およ
び図２を用いて説明する。

【００８２】先ず、ＣＰＵ２９は、無線基地局から使用
するスロット番号を通知されることにより、そのスロッ
ト番号に対応した同期ワードを記憶している同期ワード
の中から選択することができる。そして、その同期ワー
ドを用いて同期を確立し、受信信号を受信することによ
りその受信信号に含まれているカラーコードを得ること
ができる。受信信号からカラーコードを得る際には、多
数決方式により決定される。具体的には、４スロット連
続でカラーコートのビット位置に存在するビットが使用
するカラーコードとして決定される。

【００８３】次に、ＣＰＵ２９は、同期ワードおよびカ
ラーコードのデータを書き込みデータ１３を介してレジ
スタ１に保持しておく。

【００８４】同期検出回路５は、レジスタ１に記憶され
ている同期ワード４を読み出し、受信したシリアルデー
タ２の中からその同期ワード４と同じビット列を検出す
ることにより、受信データの同期タイミングを検出す
る。その際、同期検出回路５は、無線伝達経路で同期ワ
ード中に多少のビット誤りが生じていても同期ワードと
して認識する。

【００８５】そして、同期検出回路５は、同期ワードの
前後何ビットが１スロット分のデータを構成しているか
という情報を予め有しているため、１スロット分の受信
データをシフトレジスタ３が取り込んだタイミングで、
ラッチ信号６を出力する。

【００８６】そして、ラッチ回路８は、ラッチ信号６が
出力されたタイミングでシフトレジスタ３の同期ワード
とカラーコードのビット位置に存在しているデータをラ
ッチする。

【００８７】そして、比較回路１１は、レジスタ１に記
憶されている同期ワード／カラーコード１０のデータを
読み出し、ラッチ回路８によりラッチされたデータと１
ビットずつ比較する。そして、それらのデータが一致し
ない場合には、一致しないビットの数を合計して誤りビ
ット数を算出し、その情報を誤りビット数信号１２とし
て出力する。

【００８８】ＣＰＵ２９は、比較回路１１から出力され
た誤りビット数ＣＰＵ１２により同期ワードとカラーコ
ードを合わせたビット列の中に含まれる誤りビット数を
知ることができ、同期ワードのカラーコードのビット数
をも知っているので、その受信フレーム中のビット誤り
率を推測することができる。

【００８９】（第２の実施形態）次に、本発明の第２の
実施形態のビット誤り率測定回路について説明する。

【００９０】上記第１の実施形態では、同期検出回路５
により検出される同期タイミングに基づいて全ての動作
が行われている。そのため、ビット誤り率が大きくな
り、シリアルデータ２に含まれている同期ワードとレジ
スタ１に記憶されている同期ワード４との間で同期を確
立することができなくなってしまうと上記第１の実施形
態のビット誤り率測定回路では、ビット誤り率を測定す
ることができなくなる。本実施形態のビット誤り率測定
回路は、このような場合にもビット誤り率を測定するこ
とができるようにしたものである。

【００９１】図６は、本発明の第２の実施形態のビット
誤り率測定回路の構成を示したブロック図である。図２
中と同番号は同じ構成要素を示す本実施形態のビット誤
り率測定回路は、図２の第１の実施形態のビット誤り率
測定回路に対して、同期検出回路５を同期検出回路７５
に置き換え、タイミング制御回路７を新たに設けたもの
である。

【００９２】タイミング制御回路７は、リセット信号１
６を２０ｍｓ（ハーフレート時は４０ｍｓ）の期間入力
しなかった場合に強制ラッチ信号１５を出力する。

【００９３】そして、同期検出回路７５は、入力された
同期ワード４とシリアルデータ２との間で同期が検出さ
れると、ラッチ信号６とともにリセット信号１６を出力
し、強制ラッチ信号１５が入力されると同期が検出され
ていない場合でもラッチ信号６を出力する。

【００９４】受信データは規定のタイミング（ＲＣＲ−
２７Ｆではフルレート時２０ｍｓ間隔、ハーフレート時
４０ｍｓ間隔）で受信されるため、一旦同期が確立した
後は受信側では次のスロットの受信データのタイミング
を予想することができる。

【００９５】本実施形態は、同期検出回路７５におい
て、シリアルデータ２に含まれる同期ワードの誤りビッ
ト数が大きくなり、特定のスロットのみ無線電送経路で
同期ワードが検出できない程ビット誤りが生じた場合で
も、タイミング制御回路７は前回のラッチ信号６が出力
されてから２０ｍｓ後に強制ラッチ信号１５を出力する
ことにより、同期検出回路７５はラッチ信号６を出力す
る。

【００９６】このため、シフトレジスタ３に読み込まれ
ている同期ワードとカラーコードのビット列のデータと
レジスタ１に記憶されている同期ワード／カラーコード
１０との比較が行われ、ビット誤り率の測定を行うこと
ができる。

【００９７】（第３の実施形態）次に、本発明の第３の
実施形態のビット誤り率測定回路について説明する。

【００９８】ＲＣＲ−２７Ｆによると、移動機が受信す
る同期ワードは３種類存在し、無線基地局からの送信信
号の受信を開始するタイミングによっては、どの同期ワ
ードが最初に受信されるかわからない。

【００９９】この３種類とは、具体的には、スーパーフ
レームの２０ビット同期ワードと、通信用物理チャンネ
ル設定時とチャンネル切り替え時に使用される同期バー
ストの３２ビット同期ワード、それ以外のフレームの２
０ビット同期ワードである。

【０１００】スーパフレームの同期ワードとは、図３を
用いて説明すると、スーパーフレームの先頭フレーム４
０₁の各スロット４３₁〜４３₆の同期ワードのことであ
り、この先頭フレーム４０₁の同期ワードは他のフレー
ム４０₂〜４０₁₈の同期ワードとは異なっている。この
ように、スーパーフレームの同期ワードが存在するの
は、受信側でスーパーフレームが送信されるタイミング
を得るためである。

【０１０１】ここで、スーパーフレームの先頭フレーム
４０₁においても、カラーコードは８ビットであり他の
フレーム４０₂〜４０₁₈のカラーコードと同じデータが
送信されている。

【０１０２】次に、同期バーストの３２ビットの同期ワ
ードについて説明する。

【０１０３】同期バーストは、通信用物理チャンネル設
定時とチャンネル切り替え時のみに使用されるフレーム
である。

【０１０４】図７は、同期バーストの下り回線における
信号フォーマットを示した図である。

【０１０５】同期バーストは、図７に示されるように、
バースト過渡応答用ガード時間（Ｒ）８１と、プリアン
ブル（Ｐ）８２と、同期ワード（ＳＷ）８３と、カラー
コード（ＣＣ）、バースト識別ビット、タイムアライメ
ント（ＴＡ）、スーパーフレーム同期カウンタ（ＳＳ
Ｃ）とから構成されているデータ８４〜８６と、テール
ビット（Ｑ）８７と、ポストアンブル（Ｐｏｓｔ）８８
とから構成されている。この同期バーストには、全ての
データにスクランブルがかけられていない。しかし、こ
の同期バーストを受信する段階において移動機が予め知
ることができるデータは同期ワード８３のみである。カ
ラーコード（ＣＣ）も送信されているが、同期バースト
で送信されているカラーコードは、使用するカラーコー
ドを無線基地局から移動機へ通知するために送信されて
いるものでありこの段階ではデータとして使用すること
ができない。

【０１０６】また、この同期バーストにおける同期ワー
ド８３のビット数は３２ビットであり、通信用チャネル
や制御用チャネルに含まれている同期ワード４１のビッ
ト数２０ビットよりも多くなっている。

【０１０７】このように、無線基地局から送信されてく
る同期ワードには３種類あるため、上記第１および第２
の実施形態のビット誤り率測定回路を用いてビット誤り
率を測定する場合には、受信される同期ワードが替わる
度に、レジスタ１に記憶させる同期ワードの内容を変更
しなければならない。

【０１０８】本実施形態のビット誤り率測定回路は、こ
のような処理を不要とするためのものである。

【０１０９】図８は、本発明の第３の実施形態のビット
誤り率測定回路の構成を示したブロック図である。図２
中と同番号は同じ構成要素を示す。

【０１１０】本実施形態におけるビット誤り率測定回路
は、レジスタ１₁〜１₃と、シフトレジスタ３と、同期検
出回路９５と、ラッチ回路８と、比較回路１１₁〜１１₃
と、セレクタ９とから構成されている。

【０１１１】レジスタ１₁〜１₃は、ＣＰＵ２９からの書
き込みデータ１３により３種類の同期ワードのうちの１
つの同期ワードとカラーコードをそれぞれ記憶してい
る。但し、同期バーストの同期ワードを記憶させるレジ
スタには、カラーコードは記憶させない。例えば、レジ
スタ１₁には、スーパーフレームの２０ビットの同期ワ
ードとカラーコード、レジスタ１₂には、同期バースト
の３２ビットの同期ワード、レジスタ１₃には、それ以
外のフレームの２０ビット同期ワードとカラーコードと
いうように記憶させる。

【０１１２】比較回路１１₁〜１１₃は、ラッチ回路８に
よりラッチされたデータと、レジスタ１₁〜１₃からそれ
ぞれ読み込んだ同期ワード／カラーコード１０₁〜１０₃
とを１ビットずつ比較し、ビット誤り数をカウントしそ
の合計結果を示す出力信号を出力している。

【０１１３】セレクタ９は、比較回路１１₁〜１１₃から
の出力信号のうち、切替え信号１４により示される出力
信号を選択して誤りビット数信号１２として出力してい
る。

【０１１４】同期検出回路９５は、レジスタ１₁〜１₃に
記憶されているそれぞれの同期ワード４を読み出し、受
信したシリアルデータ２の中からそれらの同期ワード４
と同じビット列を検出することにより、受信データの同
期タイミングを検出し、同期タイミングを検出する際に
使用した同期ワードに対応した切替信号１４を出力し、
１スロット分の受信データをシフトレジスタ３が取り込
んだタイミングで、ラッチ信号６を出力する。

【０１１５】次に、本実施形態の動作について図１およ
び図８を参照して説明する。

【０１１６】ＣＰＵ２９は、スーパーフレームの２０ビ
ットの同期ワードとカラーコード、同期バーストの３２
ビットの同期ワード、それ以外のフレームの２０ビット
同期ワードとカラーコードをそれぞれ書き込みデータ１
３を介してレジスタ１₁〜１3に記憶させる。

【０１１７】そして、同期検出回路９５は、レジスタ１
₁〜１₃に記憶されている同期ワード４をそれぞれ読み出
し、シリアルデータ２の中からその同期ワード４と同じ
ビット列を検出することにより受信データの同期タイミ
ングを検出し、そのタイミングでラッチ信号６を出力し
ている。また、同期検出回路９５は、同期を検出する際
に使用した同期ワードに対応した切替信号１４を出力す
る。

【０１１８】そして、ラッチ回路８は、ラッチ信号６が
出力されたタイミングでシフトレジスタ３の同期ワード
とカラーコードのビット位置に存在しているデータをラ
ッチする。

【０１１９】そして、比較回路１１₁〜１１₃は、レジス
タ１₁〜１₃に記憶されている同期ワード／カラーコード
１０₁〜１０₃のデータをそれぞれ読み出し、ラッチ回路
８によりラッチされたデータと１ビットずつ比較する。
そして、それらのデータが一致しない場合には、一致し
ないビットの数を合計してビット誤り数をカウントしそ
の合計結果を示す出力信号を出力する。

【０１２０】そして、最後にセレクタ９は、比較回路１
１₁〜１１₃からの出力信号のうち、切替え信号１４によ
り示される出力信号を選択して誤りビット数信号１２と
して出力している。

【０１２１】本実施形態のビット誤り率測定回路は、上
記で説明したように、３種類の同期ワードのうちのどの
同期ワードを受信しても、レジスタに記憶させる同期ワ
ードを変更するために処理を必要とせずに精度の高いビ
ット誤り率を測定することができる。

【０１２２】（第４の実施形態）次に、本発明の第４の
実施形態のビット誤り率測定回路について図面を参照し
て説明する。

【０１２３】図９は、本発明の第４の実施形態のビット
誤り率測定回路の構成を示したブロック図である。図８
中と同番号は同じ構成要素を示す。

【０１２４】本実施形態のビット誤り率測定回路は、図
８の第３の実施形態のビット誤り率測定回路に対して、
同期検出回路９５を同期検出回路９７に置き換え、タイ
ミング制御回路７を新たに設けたものである。

【０１２５】同期検出回路９７は、図８の同期検出回路
９５の機能に加えて、強制ラッチ信号１５が入力される
と同期が検出されていない場合でもラッチ信号６を出力
するようにしたものである。

【０１２６】本実施形態は、第２の実施形態と同様に、
同期検出回路９７において、シリアルデータ２に含まれ
る同期ワードの誤りビット数が大きくなり、特定のスロ
ットのみ無線電送経路で同期ワードが検出できない程ビ
ット誤りが生じた場合でも、タイミング制御回路７は前
回のラッチ信号６が出力されてから２０ｍｓ（ハーフレ
ート時４０ｍｓ）後に強制ラッチ信号１５を出力するこ
とにより、同期検出回路９７はラッチ信号６を出力す
る。

【０１２７】このため、シフトレジスタ３に読み込まれ
ている同期ワードとカラーコードのビット列のデータと
レジスタ１₁〜１₃に記憶されている同期ワード／カラー
コード１０₁〜１０₃との比較が行われ、ビット誤り率の
測定を行うことができる。

【０１２８】ＲＣＲ−２７Ｆにおいて定められている、
デジタル方式自動車電話システムの標準規格では、伝送
レートはフルレート（１１．２ｋｂｐｓ）とハーフレー
ト（５．６ｋｂｐｓ）の２種類あり、上記第１〜第４の
実施形態では、フルレートの場合の場合を用いて説明し
たが、本発明はハーフレートの場合にも同様に適用する
ことができるものである。この場合には、１フレームは
４０ｍｓとなり、タイミング制御回路７は、リセット信
号１６を４０ｍｓの期間入力しなかった場合に強制ラッ
チ信号１５を出力する。

【０１２９】また、上記第１〜第４の実施形態では、Ｔ
ＤＭＡ方式を用いた携帯電話の場合について説明した
が、本発明はこれに限定されるものではなく、送信側で
予め定められたデータを送信する無線通信であればどの
ような方式の無線通信システムにも同様に適用すること
ができるものである。

【０１３０】

【発明の効果】以上説明したように、本発明は、下記の
ような効果を有する。 （１）受信データ中に含まれる同期ワードとカラーコー
ドを合わせたビット列の中に含まれる誤りビット数を測
定することにより受信信号のビット誤り率を測定するた
め、同期ワードのみによりビット誤り率を測定するより
も高い精度のビット誤り率を得ることができる。 （２）突発的に受信データ中の誤りビット数が多くな
り、受信同期が確立できなかった場合でも、ビット誤り
率を測定することができる。 （３）複数の同期ワードが存在する場合でも、それらを
切替えることなくビット誤り率を測定することができる
ため、少ない処理でビット誤り率を測定することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のビット誤り率測定回
路を有する移動機の構成を示したブロック図である。

【図２】図１中で示したビット誤り率測定回路３０の構
成を示したブロック図である。

【図３】通信回線におけるデータ構成を説明するための
図である。

【図４】通信用物理チャネルにおける下り回線の信号フ
ォーマットを示した図である。

【図５】制御用物理チャネルにおける下り回線の信号フ
ォーマットを示した図である。

【図６】本発明の第２の実施形態のビット誤り率測定回
路の構成を示したブロック図である。

【図７】同期バーストにおける下り回線の信号フォーマ
ットを示した図である。

【図８】本発明の第３の実施形態のビット誤り率測定回
路の構成を示したブロック図である。

【図９】本発明の第４の実施形態のビット誤り率測定回
路の構成を示したブロック図である。

【図１０】移動通信システムの構成を示したシステム図
である。

【図１１】従来のビット誤り率測定回路の構成を示した
ブロック図である。

【符号の説明】

１、１₁、１₂、１₃ レジスタ ２ シリアルデータ ３ シフトレジスタ ４ 同期ワード ５ 同期検出回路 ６ ラッチ信号 ７ タイミング制御回路 ８ ラッチ回路 ９ セレクタ １０、１０₁、１０₂、１０₃ 同期ワード／カラーコ
ード １１、１１₁、１１₂、１１₃ 比較回路 １２ 誤りビット数信号 １３ 書き込みデータ １４ 切替信号 １５ 強制ラッチ信号 １６ リセット信号 ２１ シリアルデータ ２２ 送信部 ２３ 変調部 ２４ 受信部 ２５ 復調部 ２６ 音声処理部 ２７ 音声入力部 ２８ 音声出力部 ２９ ＣＰＵ ３０ ビット誤り率測定回路 ３１ デュプレクサ ４０₁〜４０₁₈ フレーム ４１ 同期ワード（ＳＷ） ４２ カラーコード（ＣＣ） ４３₁〜４３₆ スロット ４４ プリアンブル（Ｐ） ４５ ＴＣＨ（高速ＡＣＣＨ（ＦＡＣＣＨ）） ４６ スチールフラグ（ＳＦ） ４７ 低速ＡＣＣＨ（ＳＡＣＣＨ）／ハウスキーピン
グビット（ＲＣＨ） ４８ ＴＣＨ（高速ＡＣＣＨ（ＦＡＣＣＨ）） ４９ バースト過渡応答用ガード時間（Ｒ） ５０ 制御信号（ＣＡＣ） ５１ 衝突制御ビット（Ｅ） ５２ 制御信号（ＣＡＣ） ７５ 同期検出回路 ８１ バースト過渡応答用ガード時間（Ｒ） ８２ プリアンブル（Ｐ） ８３ 同期ワード（ＳＷ） ８４〜８６ データ ８７ テールビット（Ｑ） ８８ ポストアンブル（Ｐｏｓｔ） ９５ 同期検出回路 ９７ 同期検出回路 １０１ 同期検出回路 １０２ 復調回路 １０３ シフトレジスタ １０４ ビットレジスタ １０５ 比較器 １０６ 闘値判定回路 １１１ 基地局 １２１ 基地局 １３１ 基地局 ２２１ 移動機

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 1/00 H04L 29/14

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 送信装置からの信号を受信して得られた
   受信信号を復調することにより得られたシリアルデータ
   に含まれる信号のうち、前記送信装置から送信されるこ
   とを予測することができ、かつスクランブルされていな
   い信号を予め記憶している記憶部と、 前記シリアルデータを逐次記憶していくシフトレジスタ
   と、 リセット信号を予め定められた一定時間入力しない場合
   に、強制ラッチ信号を出力するタイミング制御回路と、 予め記憶している同期ワードを用いて前記シリアルデー
   タの同期検出を行ない、同期が検出されたタイミングで
   ラッチ信号および前記リセット信号を出力し、 前記強制ラッチ信号を入力すると前記シリアルデータの
   同期が検出されない場合でも前記ラッチ信号を出力する
   同期検出回路と、 前記ラッチ信号を入力すると、前記シフトレジスタに記
   憶されているシリアルデータに含まれる信号のうち、前
   記記憶部に記憶されている信号のビット位置に該当する
   信号をラッチするラッチ回路と、 前記記憶部に記憶されている前記信号と、前記ラッチ回
   路によりラッチされた信号とを１ビットずつ比較して、
   一致しないビットの数である誤りビット数を測定する比
   較回路とを有しているビット誤り率測定回路。
2. 【請求項２】 送信装置からの信号を受信して得られた
   受信信号を復調することにより得られたシリアルデータ
   に含まれる信号のうち、前記送信装置から送信されるこ
   とが予測される複数の同期ワード、または該同期ワード
   とカラーコードからなる信号を予めそれぞれ記憶してい
   る記憶部と、 前記シリアルデータを逐次記憶していくシフトレジスタ
   と、 前記各記憶部に記憶されている各同期ワードを用いて前
   記シリアルデータの同期検出を行ない、いずれかの同期
   ワードにより同期が検出されたタイミングでラッチ信号
   を出力するとともに同期を検出する際に用いた同期ワー
   ドに対応した切替信号を出力する同期検出回路と、 前記ラッチ信号を入力すると、前記シフトレジスタに記
   憶されているシリアルデータに含まれる信号のうち、前
   記記憶部に記憶されている各信号のビット位置に該当す
   る信号をそれぞれラッチする複数のラッチ回路と、 前記各記憶部に記憶されている前記信号と、前記各ラッ
   チ回路によりラッチされた信号とをそれぞれ１ビットず
   つ比較して、一致しないビットの数である誤りビット数
   を測定する複数の比較回路と、 前記各比較回路により測定された誤りビット数のうち、
   前記切替信号に対応した誤りビット数のみを選択するセ
   レクタとを有しているビット誤り率測定回路。
3. 【請求項３】 送信装置からの信号を受信して得られた
   受信信号を復調することにより得られたシリアルデータ
   に含まれる信号のうち、前記送信装置から送信されるこ
   とが予測される複数の同期ワード、または該同期ワード
   とカラーコードからなる信号を予めそれぞれ記憶してい
   る記憶部と、 前記シリアルデータを逐次記憶していくシフトレジスタ
   と、 リセット信号を予め定められた一定時間入力しない場合
   に、強制ラッチ信号を出力するタイミング制御回路と、 前記各記憶部に記憶されている各同期ワードを用いて前
   記シリアルデータの同期検出を行ない、いずれかの同期
   ワードにより同期が検出されたタイミングでラッチ信号
   を出力するとともに同期を検出する際に用いた同期ワー
   ドに対応した切替信号を出力し、前記強制ラッチ信号を
   入力すると前記シリアルデータの同期が検出されない場
   合でも前記ラッチ信号を出力する同期検出回路と、 前記ラッチ信号を入力すると、前記シフトレジスタに記
   憶されているシリアルデータに含まれる信号のうち、前
   記記憶部に記憶されている各信号のビット位置に該当す
   る信号をそれぞれラッチする複数のラッチ回路と、 前記各記憶部に記憶されている前記信号と、前記各ラッ
   チ回路によりラッチされた信号とをそれぞれ１ビットず
   つ比較して、一致しないビットの数である誤りビット数
   を測定する複数の比較回路と、 前記各比較回路により測定された誤りビット数のうち、
   前記切替信号に対応した誤りビット数のみを選択するセ
   レクタとを有しているビット誤り率測定回路。
4. 【請求項４】 前記各記憶部が記憶している複数の信号
   が、スーパーフレームの先頭に位置するフレームに含ま
   れるスーパーフレームの同期ワードとカラーコードとか
   ら成る信号と、前記スーパーフレームの先頭に位置する
   フレーム以外のフ レームに含まれる同期ワードと前記カ
   ラーコードとからなる信号と、同期バーストの同期ワー
   ドからなる信号である請求項２または３記載のビット誤
   り率測定回路。
5. 【請求項５】 請求項１から４のいずれか１項記載のビ
   ット誤り率測定回路を有している受信装置。