DE69936321T2

DE69936321T2 - Schaltungsanordnung zur Messung der Bitfehlerrate bei fehlender Synchronisation

Info

Publication number: DE69936321T2
Application number: DE69936321T
Authority: DE
Inventors: Takeshi Anzai
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-04-23
Filing date: 1999-04-20
Publication date: 2007-10-11
Anticipated expiration: 2019-04-21
Also published as: DE69936321D1; JP3123975B2; EP0952695A2; CN1134124C; EP1396955B1; AU2396299A; EP0952695A3; EP1396955A2; CN1237837A; EP1396955A3; AU755021B2; JPH11308198A

Description

Die vorliegende Erfindung betrifft eine Bitfehlerraten-Messschaltung zum Messen der Bitfehlerrate empfangener Daten und insbesondere eine Bitfehlerraten-Messschaltung zur Verwendung in einem TDMA-(Zeitgetrenntlage-Vielfachzugriff)-Empfänger.
1 zeigt ein Beispiel eines digitalen Mobiltelefonsystems, das mehrere Funkbasisstationen 111, 121 und 131 und eine Mobilstation 221 aufweist. Die Mobilstation 221 wählt eine der mehreren Funkbasisstationen 111, 121 und 131 aus, um einen Kommunikationskanal mit der ausgewählten Funkbasisstation für die Kommunikation einzurichten.
Weil sich die Mobilstation 221 bewegt, während ihr Kommunikationskanal verbunden ist, muss sie die Funkbasisstation in einem verbundenen Zustand wechseln. Dieser Vorgang wird als Übergabevorgang bezeichnet. Bei einem solchen digitalen Automobiltelefonsystem wird das Auswählen einer Funkbasisstation zum Wechseln der Verbindung bei einem Übergabevorgang durch Messen der Kommunikationsqualität in einem Kommunikationskanal zwischen einer Funkbasisstation und einer Mobilstation ausgeführt. Die Mobilstation und die Funkbasisstation führen, zusätzlich zur Steuerung für den Übergabevorgang, eine Kanalsteuerung durch die Messung der Kommunikationsqualität in dem Kommunikationskanal aus.
Die Mobilstation führt eine Messung einer Bitfehlerrate empfangener Daten aus, um die Empfangsqualität zu erhalten. In der herkömmlichen Mobilstation wird die Bitfehlerrate auf der Grundlage eines Ergebnisses einer Fehlererkennung empfangener Daten geschätzt.
Bei der Fehlererkennung wird durch einen Fehlererkennungscode, der in den empfangenen Daten enthalten ist, geprüft, ob Bitfehler in einer Bitzeichenkette existieren, die aus einer vorgegebenen Anzahl von Bits (8 bis 14 Bits) besteht. Es ist jedoch nicht möglich, die Anzahl der Bitfehler unter Verwendung dieses Verfahrens zu bestimmen. Selbst wenn mehrere Fehlerbits in einer Bitzeichenkette existieren, spiegelt sich dies demgemäß nicht in der gemessenen Bitfehlerrate wider. Daher hat dieses Verfahren eine geringe Genauigkeit der Bitfehlerrate.
US-A-5 351 245 enthält eine Erörterung eines Verfahrens zum Feststellen der Bitfehlerrate für die Verwendung in einem digitalen Funkkommunikationssystem. Das digitale Funkkommunikationssystem enthält mehrere Funkeinheiten, welche Funkfrequenzsignale (RF-Signale) senden und empfangen. Die RF-Signale werden zu mehreren Rahmen formatiert, wobei jeder Rahmen eine vorgegebene Anzahl von Datenbits aufweist, von. denen eine Untermenge bekannte Werte aufweist. Der erste Rahmen der Daten wird gesendet. Der erste Rahmen wird empfangen, und die Untermenge bekannter Datenbits wird extrahiert. Jedes Datenbit der empfangenen Untermenge bekannter Datenbits wird mit dem bekannten Satz von Datenbits verglichen, und ein Zähler wird ansprechend auf jeden Vergleich inkrementiert, was zu Unterschieden zwischen dem empfangenen Bit und dem Satz bekannter Bits führt.
In dem offen gelegten japanischen Patent 307531/97 ist eine Bitfehlerraten-Messschaltung offenbart, welche das vorstehend erwähnte Problem gelöst hat und eine verbesserte Messgenauigkeit aufweist. Die herkömmliche Bitfehlerraten-Messschaltung weist eine Synchronisationserfassungsschaltung 101, eine Demodulationsschaltung 102, ein Schieberegister 103, ein Bitregister 104, einen Vergleicher 105 und eine Schwellenwertbeurteilungsschaltung 106 auf, wie in 2 dargestellt ist. Die Synchronisationserfassungsschaltung 101 erfasst eine Synchronisationszeit unter Verwendung eines in einem empfangenen Signal enthaltenen Synchronworts.
In dem TDMA-System wird ein Kommunikationskanal in mehrere Schlitze zerlegt und zwischen mehreren Mobilstationen geteilt, indem jeder Schlitz verschiedenen Mobilstationen zugewiesen wird. Hierfür ist es erforderlich, dass eine Synchronisation zwischen einer Sendeseite und einer Empfangsseite hergestellt wird. Zu diesem Zweck wird auf der Sendeseite ein bekanntes Synchronwort vorab in zu sendende Daten aufgenommen, und auf der Empfangsseite die zeitliche Übereinstimmung zwischen dem empfangenen Synchronwort und einem vorab bereitgestellten Synchronwort erfasst, wodurch die Synchronisation zwischen der Sendeseite und der Empfangsseite hergestellt wird.
Die Demodulationsschaltung 102 demoduliert ein empfangenes Signal mit der von der Synchronisationserfassungsschaltung 101 erfassten Synchronisationszeit und gibt dann das sich ergebende Signal als demodulierte Daten aus. Das Schieberegister 103 ist in der Lage, Daten zu speichern, wobei die Anzahl der Bits jener der Synchronwörter gleicht, und es speichert sequenziell jedes Bit der von der Demodulationsschaltung 102 ausgegebenen demodulierten Daten synchron mit den empfangenen Taktsignalen.
Das Bitregister 104 speichert einen binären Code mit einem Inhalt, der mit demjenigen eines vorgegebenen Synchronworts identisch ist. Der Vergleicher 105 vergleicht einen gespeicherten Inhalt des Schieberegisters 103 mit einem gespeicherten Inhalt des Bitregisters 104 bei der von der Synchronisationserfassungsschaltung 101 erfassten Synchronisationszeit und sendet zur Schwellenwertbeurteilungsschaltung 106 die Anzahl der Bits, die nicht in den übereinstimmenden Inhalten enthalten sind. Wenn die Anzahl der in einer vorgegebenen Anzahl von Schlitzen enthaltenen Bits einen vorgegebenen Schwellenwert überschritten hat, teilt die Schwellenwertbeurteilungsschaltung 106 einer Steuerschaltung (nicht dargestellt) mit, einen Vorgang ihrer Mobilstation zu steuern.
Nun wird ein Arbeitsgang der herkömmlichen Bitfehlerräten-Messschaltung beschrieben.
Empfangene Signale werden einer Synchronisationserfassung an der Synchronisationserfassungsschaltung 101 unterzogen und dann mit einer von der Demodulationsschaltung 102 erfassten Synchronisationszeit demoduliert. Anschließend werden die demodulierten Signale der Reihe nach im Schieberegister 103 gespeichert. In dem Bitregister 104 ist ein Binärcode gespeichert, dessen Inhalt demjenigen eines vorgegebenen Synchronworts identisch ist. Der Vergleicher 105 vergleicht jedes Bit des Inhalts des Schieberegisters 103 und des Bitregisters 104 bei der von der Synchronisationserfassungsschaltung 101 erfassten Synchronisationszeit. Zu dieser Zeit wird in dem Datenschieberegister 103 zu der von der Synchronisationserfassungsschaltung 101 erfassten Synchronisationszeit ein empfangenes Synchronwort gespeichert. Hierzu vergleicht der Vergleicher 105 jedes Bit des in jedem der empfangenen Signale enthaltenen Synchronworts mit dem entsprechenden Bit des zuvor gespeicherten Synchronworts.
Anschließend überträgt der Vergleicher 105 die Anzahl der Disparitätsbits zwischen den Inhalten des Schieberegisters 103 und des Bitregisters 104 als die Anzahl der Fehlerbits zur Schwellenwertbeurteilungsschaltung 106.
Die herkömmliche Bitfehlerraten-Messschaltung hat die Fähigkeit zum Messen einer Bitfehlerrate mit einer höheren Genauigkeit als ein Verfahren zum Messen einer Bitfehlerrate mit einem Fehlererkennungscode.
Weil das Synchronwort jedoch typischerweise 20 Bits aufweist, stimmt die erhaltene Bitfehlerrate nicht immer mit der Bitfehlerrate eines empfangenen Signals überein. Um eine Bitfehlerrate in der Nähe einer Bitfehlerrate eines empfangenen Signals zu erhalten, ist es erforderlich, Bitfehlerraten von Synchronwörtern der Anzahl der Schlitze zu messen, um eine durchschnittliche Rate davon zu erhalten.
Zur geeigneten Steuerung der Kommunikation zwischen der Mobilstation und der Funkbasisstation muss eine Bitfehlerrate mit viel höherer Genauigkeit gemessen werden. Falls jedoch viel Zeit zum Messen der Bitfehlerrate erforderlich ist, ist eine geeignete Steuerung der Mobilstation unmöglich.
Es kann ein Kommunikationssystem geben, das mehrere Synchronwörter aufweist. Bei einem solchen Kommunikationssystem ist eine Prozedur zum Schreiben entsprechender Synchronwörter in das Bitregister 104 erforderlich. Weil jedoch eine CPU zum Steuern der Mobilstation verschiedene Steuerungsarten, wie das Schalten von Funkbasisstationen, mit denen zu verbinden ist, ausführt, muss die Anzahl der Verarbeitungsschritte, die zum Messen einer Bitfehlerrate erforderlich ist, so weit wie möglich verringert werden.
Falls weiterhin die Bitfehlerrate erhöht wird und die Anzahl der in den empfangenen Daten enthaltenen Fehlerbits dadurch erhöht wird, kann die Synchronisation nicht durch die in 2 dargestellte Synchronisationserfassungsschaltung 101 erfasst werden. Daher ist die herkömmliche Bitfehlerraten-Messschaltung nicht in der Lage, die Bitfehlerrate zu messen.
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Bitfehlerraten-Messschaltung bereitzustellen, welche in der Lage ist, eine Bitfehlerrate in einer kurzen Zeit mit einer geringen Anzahl von Verarbeitungsschritten und mit höherer Genauigkeit zu messen.
Eine andere Aufgabe der vorliegenden Erfindung besteht darin, eine Bitfehlerraten-Messschaltung bereitzustellen, welche in der Lage ist, eine Bitfehlerrate mit einem großen Wert zu messen.
Die Aufgaben der Erfindung werden mit den Merkmalen der Ansprüche gelöst.
Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung mit Bezug auf die anliegende Zeichnung, worin Beispiele der vorliegenden Erfindung dargestellt sind, verständlich werden.
Es zeigen:
1 ein schematisches Diagramm eines herkömmlichen Mobilkommunikationssystems,
2 ein Blockdiagramm einer herkömmlichen Bitfehlerraten-Messschaltung,
3 ein Blockdiagramm einer Mobilstation, die eine Bitfehlerraten-Messschaltung gemäß einer ersten der Erläuterung dienenden Ausführungsform aufweist,
4 ein Blockdiagramm einer in 3 dargestellten Bitfehlerraten-Messschaltung 30,
5 eine Datenstruktur auf einem Kommunikationskanal,
6 ein Signalformat eines Abwärtskanals auf einem physikalischen Steuerkanal,
7 ein Signalformat eines Abwärtskanals in einem physikalischen Steuerkanal,
8 ein Blockdiagramm einer Bitfehlerraten-Messschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,
9 einen Abwärtskanal in einem Synchron-Burst,
10 ein Blockdiagramm einer Bitfehlerraten-Messschaltung gemäß einer dritten der Erläuterung dienenden Ausführungsform und
11 ein Blockdiagramm einer Bitfehlerraten-Messschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
Erste der Erläuterung dienende Ausführungsform
In 3 ist eine Mobilstation gemäß einer ersten der Erläuterung dienenden Ausführungsform dargestellt. Die Mobilstation umfasst einen Duplexer 31, einen Sender 22, einen Modulator 23, einen Empfänger 24, einen Demodulator 25, einen Sprachprozessor 26, eine Spracheingabeeinheit 27, eine Sprachausgabeeinheit 28, eine CPU 29 und eine Bitfehlerraten-Messschaltung 30.
Der Duplexer 31 soll verhindern, dass ein vom Sender 22 gesendetes Signal zum Empfänger 24 umgeleitet wird. Der Empfänger 24 empfängt ein von einer Funkbasisstation gesendetes Signal. Der Demodulator 25 demoduliert das vom Empfänger 24 empfangene Signal und gibt dann das demodulierte Signal als serielle Daten 2 aus. Der Modulator 23 moduliert serielle Daten 21 und gibt die modulierten seriellen Daten aus.
Der Sender 22 verstärkt ein Signal vom Modulator 23 und gibt das verstärkte Signal an die Funkbasisstation aus. Der Sprachprozessor 26 reproduziert Toninformationen von einem in den seriellen Daten 2 enthaltenen Tonsignal und gibt die reproduzierten Toninformationen durch die Sprachausgabeeinheit 28 aus. Überdies führt der Sprachprozessor 26 eine Signalverarbeitung an einem von der Spracheingabeeinheit 27 zugeführten Tonsignal aus und gibt das verarbeitete Signal als serielle Daten 21 aus.
Die CPU 29 steuert einen Arbeitsgang des Sprachprozessors 26 und gibt einen in den seriellen Daten 2 enthaltenen Farbcode sowie ein entsprechend einer verwendeten Schlitznummer vorgegebenes synchrones Wort als Schreibdatensignal 13 aus. Überdies führt die CPU 29 eine Bitfehlerratenberechnung auf der Grundlage der Gesamtzahl der durch das Signal 12, das die Anzahl der Fehlerbits angibt, welche von der Bitfehlerraten-Messschaltung 30 zugeführt wird, dargestellten Fehlerbits aus.
4 zeigt ein Blockdiagramm einer Konfiguration der Bitfehlerraten-Messschaltung 30 in 3. Die Bitfehlerraten-Messschaltung 30 weist ein Register 1, ein Schieberegister 3, eine Synchronisationserfassungsschaltung 5, eine Latch-Stufe 8 und einen Vergleicher 11 auf.
Das Register 1 speichert ein Synchronwort und einen Farbcode, die auf der Grundlage des von der CPU 29 ausgegebenen Schreibdatensignals 13 geschrieben wurden, wobei sich ein Synchronwort auf ein an einer spezifizierten Bitstelle eines Schlitzes enthaltenes Signal bezieht, das von der Funkbasisstation gesendet wird. Die Mobilstation erfasst eine Bitstelle des in einem empfangenen Signal enthaltenen Synchronworts zur Synchronisation mit der Sendeseite. Die Mobil station speichert vorab Synchronwörter, die jeweiligen Schlitzen entsprechen. Ein Farbcode bezieht sich auf Daten mit einem Muster, das sich von Funkbasisstation zu Funkbasisstation unterscheidet und verwendet wird, um die Kommunikationsgegenstelle zu identifizieren.
RCR (Research & Development Center for Radio System)-27F als eine Norm für digitale Automobiltelefonsysteme definiert eine Bitstelle, an der ein Synchronwort und ein Farbcode in einem Schlitz empfangener Daten existieren.
Eine Bitstelle des Synchronworts und des Farbcodes in den empfangenen Daten wird mit Bezug auf 5 beschrieben, worin eine Datenstruktur in einem Kommunikationskanal dargestellt ist.
Ein Kommunikationskanal besteht aus mehreren Überrahmen, die in dem Beispiel aus 5 jeweils achtzehn Rahmen 40₁ bis 40₁₈ aufweisen. Der Rahmen 40₁ weist sechs Schlitze 43₁ bis 43₆ auf, die jeweils ein Synchronwort 41 und ein Farbcode 42 angrenzend aneinander enthalten.
Ein zu verwendendes Synchronwort kann sich von Schlitz zu Schlitz ändern, und die Mobilstation speichert jeweiligen Schlitznummern entsprechende Synchronwörter. Wenn die Funkbasisstation eine zu verwendende Schlitznummer spezifiziert, stellt die Mobilstation eine Synchronisation mit der Funkbasisstation auf der Grundlage eines der spezifizierten Schlitznummer entsprechenden Synchronworts her.
Weil die Mobilstation jedoch nicht in der Lage ist, eine zu verwendende Schlitznummer zu spezifizieren, wenn die Leistung eingeschaltet wird, wird eine Schlitznummer, die zuerst zu verwenden ist, nachdem die Leistung eingeschaltet wurde, bestimmt. Demgemäß ist die Mobilstation in der Lage, ein Synchronwort zu spezifizieren, das unmittelbar nach dem Einschalten der Leistung zu verwenden ist. Die Mobilstation schaltet die zu verwendenden Schlitze zu einer anderen entsprechend einem Befehl von der Funkbasisstation.
Wenn eine Änderung des aktuellen Empfangszustands auftritt, beispielsweise eine Zonenüberführung, bei der eine Funkbasisstation zur Verbindung mit dem Kommunikationskanal zu einer anderen gewechselt wird, werden der Mobilstation vorab eine Schlitznummer und ein Farbcode mitgeteilt, die zu verwenden sind, nachdem eine solche Änderung durch die Funkbasisstation vorgenommen wurde. Demgemäß kann die Mobilstation problemlos einen Übergabevorgang zwischen Funkbasisstationen oder einen Wechsel von Schlitzen bei angeschlossenem Kommunikationskanal ausführen.
Das Schieberegister 3 liegt in Form eines FIFO-(First In First Out)-Puffers vor, der bei einem empfangenen Takt arbeitet und alle empfangenen seriellen Daten 2 Bit für Bit speichert.
Die Synchronisationserfassungsschaltung 5 liest das im Register 1 gespeicherte Synchronwort 4 aus und erfasst eine jener des Synchronworts 4 identische Bitzeichenkette, um den Synchronisationszeitablauf der empfangenen Daten anhand der empfangenen seriellen Daten 2 zu erfassen. Dann gibt die Synchronisationserfassungsschaltung 5 das Latch-Signal 6 aus, wenn das Schieberegister 3 einen Schlitz der empfangenen Daten gespeichert hat. Der Grund, dass die Synchronisationserfassungsschaltung 5 in der Lage ist, herauszufinden, dass das Schieberegister 3 einen Schlitz der empfangenen Daten gespeichert hat, besteht darin, dass der Synchronisationserfassungsschaltung 5 vorab mitgeteilt wurde, dass die Anzahl der Bits vor und nach dem Synchronwort einen Datenschlitz bildet.
Die Latch-Stufe 8 latcht Datenbits, die dem Synchronwort und dem Farbcode des Schieberegisters 3 entsprechen, wenn das Latch-Signal 6 erzeugt wird. Der Vergleicher 22 vergleicht die von der Latch-Stufe 8 gelatchten Daten und das Synchronwort bzw. den Farbcode 10, das bzw. der bitweise nacheinander aus dem Register 1 gelesen wurde. Der Vergleicher 11 zählt dann die Anzahl der Fehlerbits, d.h. die Anzahl der Disparitätsbits zwischen beiden Daten, und erzeugt den Gesamtwert als Signal 12, welches die Anzahl der Fehlerbits angibt.
Als nächstes wird mit Bezug auf die 6 und 7 der Grund erklärt, aus dem die Bitfehlerraten-Messschaltung gemäß der Ausführungsform das Synchronwort und den Farbcode verwendet, um die Bitfehlerrate zu messen. 6 zeigt ein Signalformat eines Abwärtskanals in einem physikalischen Kanal für die Kommunikation. 7 zeigt ein Signalformat eines Abwärtskanals in einem physikalischen Kanal für die Steuerung.
Wie in 6 dargestellt ist, überträgt der Abwärtskanal in dem physikalischen Kanal für die Kommunikation eine transiente Burst-Antwortsperrzeit (R) 49, einen Vorspann (P) 44, einen TCH (schnellen ACCH (FACCH)) 45, ein Synchronwort (SW) 41, einen Farbcode (CC) 42, ein Steel-Flag (SF) 46, einen langsamen ACCH (ACSSH)/ein Organisationsbit (RCH) 47 und einen TCH (schnellen ACCH (FACCH)) 48. Wie in 7 dargestellt ist, überträgt der Abwärtskanal in dem physikalischen Kanal für die Steuerung eine transiente Burst-Antwortsperrzeit (R) 49, einen Vorspann (P) 44, ein Steuersignal (CAC) 52, ein Synchronwort (SW) 41, einen Farbcode (CC) 42, ein Steuersignal (CAC) 50 und ein Kollisionssteuerbit (E) 51. In den 6 und 7 stellen Zahlen in Daten die Anzahl der Bits der Daten dar. Beispielsweise beträgt die Anzahl der Bits des Synchronworts (SW) 41 20 und die Anzahl der Bits des Farbcodes 42 8. Schraffierte Daten stellen verwürfelte Daten dar, und nicht schraffierte Daten stellen nicht verwürfelte Daten dar.
Als nächstes wird diese Verwürfelung beschrieben.
Bei einem digitalen Automobiltelefonsystem wird wegen der Vertraulichkeit der Kommunikation ein PN-(Pseudozufallsrausch)-Sequenzcode verwendet, um gesendete bzw. empfangene Daten zu verwürfeln. Der PN-Sequenzcode ist eine künstliche Zufallszahl, und er wird durch eine Schaltung erzeugt, welche eine Exklusiv-ODER-Operation anhand eines Anfangswerts eines spezifischen Werts ausführt. Der Anfangswert ist ein Farbcode in dem digitalen Automobiltelefonsystem.
Das Verwürfeln aller gesendeter bzw. empfangener Daten würde dazu führen, dass es nicht gelingt, einen Farbcode zu erhalten, der für das Aufheben der Verwürfelung erforderlich ist, und das Verwürfeln des Synchronworts führt nicht zum Herstellen der Synchronisation, weshalb eine Bitstelle der empfangenen Daten nicht bestimmt werden kann. Aus diesem Grund wird ein spezifizierter Abschnitt der gesendeten bzw. empfangenen Daten, wie die transiente Burst-Antwortsperrzeit (R) 49, der Vorspann (P) 44, das Synchronwort (SW) 41 oder der Farbcode (CC) 42, nicht verwürfelt. Gemäß dieser Ausführungsform werden das nicht verwürfelte Synchronwort 41 und der nicht verwürfelte Farbcode 42 verwendet, um die Bitfehlerrate zu messen.
RDF-27F definiert ein Signalformat eines physikalischen Paketkanals für die Kommunikation zusätzlich zu den vorhergehenden Kanälen. Dieses Signalformat ist im Wesentlichen mit jenem des physikalischen Kanals für die Steuerung identisch und wird nicht erklärt.
Als nächstes wird ein Arbeitsgang der Bitfehlerraten-Messschaltung mit Bezug auf die 3 und 4 beschrieben.
Als erstes wird der CPU 29 eine Schlitznummer mitgeteilt, die von der Funkbasisstation zu verwenden ist, und sie ist in der Lage, aus den gespeicherten Synchronwörtern ein Synchronwort auszuwählen, das der Schlitznummer entspricht. Anschließend verwendet die CPU 29 das gewählte Synchronwort, um die Synchronisation herzustellen, und sie erhält einen in dem empfangenen Signal enthaltenen Farbcode. Der anhand des empfangenen Signals zu erhaltende Farbcode wird auf der Grundlage einer Majoritätsregel bestimmt. Genauer gesagt, werden Bits, die an Bitstellen des Farbcodes in vier aufeinander folgenden Schlitzen existieren, als ein Farbcode bestimmt.
Anschließend speichert die CPU 29 Daten des Synchronworts und des Farbcodes im Register 1 durch das Schreibdatensignal 13.
Die Synchronisationserfassungsschaltung 5 liest das im Register 1 gespeicherte Synchronwort 4 und erfasst eine Bitzeichenkette, die mit dem Synchronwort 4 identisch ist, anhand der empfangenen seriellen Daten 2, um einen Synchronisationszeitablauf für die empfangenen Daten zu erfassen. Zu dieser Zeit erkennt die Synchronisationserfassungsschaltung 5 das Synchronwort selbst dann, wenn irgendwelche Bitfehler in dem Synchronwort auf einem Funkübertragungsweg auftreten.
Weil sie vorab Informationen darüber hat, wie viele Bits vor und nach dem Synchronwort einen Datenschlitz bilden, erzeugt die Synchronisationserfassungsschaltung 5 das Latch-Signal 6, wenn das Schieberegister 3 den empfangenen Datenschlitz gespeichert hat. Die Latch-Stufe 8 latcht an der Bitstelle des Synchronworts und des Farbcodes, die im Schieberegister 3 gespeichert wurden, als das Latch-Signal 6 erzeugt wurde, vorhandene Daten. Der Vergleicher 11 liest im Register 1 gespeicherte Daten des Synchronworts bzw. des Farbcodes 10 und vergleicht die gelesenen Daten und die von der Latch-Stufe 8 gelatchten Daten nacheinander bitweise. Falls diese Daten nicht miteinander übereinstimmen, summiert der Vergleicher 11 die Anzahl der ungleichen Bits, um die Anzahl der Fehlerbits zu berechnen, welche als das die Anzahl der Fehlerbits angebende Signal 12 erzeugt wird.
Die CPU 29 kann die Anzahl der in einer Bitzeichenkette, einschließlich des Synchronworts und des Farbcodes, enthaltenen Fehlerbits auf der Grundlage des vom Vergleicher 11 zugeführten Signals 12 erhalten und hat auch die Kenntnis über die Nummer eines Farbcodes und eines Synchronworts. Demgemäß kann die CPU 29 eine Bitfehlerrate in dem empfangenen Rahmen schätzen.
Zweite Ausführungsform
Nachstehend wird eine Bitfehlerraten-Messschaltung gemäß einer zweiten Ausführungsform beschrieben. Gemäß der ersten der Erläuterung dienenden Ausführungsform werden alle Operationen auf der Grundlage des von der Synchronisations erfassungsschaltung 5 erfassten Synchronisationszeitablaufs ausgeführt. Falls folglich die Bitfehlerrate erhöht wird und dann keine Synchronisation zwischen dem in den seriellen Daten 2 enthaltenen Synchronwort und dem im Register 1 gespeicherten Synchronwort 4 hergestellt werden kann, kann die Bitfehlerraten-Messschaltung gemäß der ersten Ausführungsform die Bitfehlerrate nicht messen. Die Bitfehlerraten-Messschaltung gemäß der zweiten Ausführungsform ist selbst in einem solchen Fall in der Lage, eine Bitfehlerratenmessung auszuführen.
8 ist ein Blockdiagramm, in dem eine Konfiguration der Bitfehlerraten-Messschaltung gemäß der zweiten Ausführungsform der vorliegenden Erfindung dargestellt ist. Die Bezugszahlen, die mit jenen in 4 identisch sind, bezeichnen die gleichen Komponenten.
Die Bitfehlerraten-Messschaltung gemäß der zweiten Ausführungsform unterscheidet sich von der in 4 dargestellten Bitfehlerraten-Messschaltung gemäß der ersten Ausführungsform dadurch, dass die Synchronisationserfassungsschaltung 5 durch eine Synchronisationserfassungsschaltung 75 ersetzt ist und eine Zeitsteuerschaltung 7 hinzugefügt ist.
Die Zeitsteuerschaltung 7 erzeugt ein zwangsweises Latch-Signal 15, falls das Rücksetzsignal 16 nicht während eines Zeitraums von 20 ms (40 ms bei der Halbratenzeit) zugeführt wird. Die Synchronisationserfassungsschaltung 75 stellt das Rücksetzsignal 16 zusammen mit dem Latch-Signal 6 bereit, wenn die Synchronisation zwischen dem zugeführten Synchronwort 4 und den seriellen Daten 2 festgestellt wird. Wenn das zwangsweise Latch-Signal 15 zugeführt wird, wird das Latch-Signal 6 selbst dann erzeugt, wenn keine Synchronisation festgestellt wird.
Daten werden zu einer vorgegebenen Zeit empfangen (20-ms-Intervall bei der vollen Ratenzeit und 40-ms-Intervall bei der halben Ratenzeit entsprechend RCR-27F). Dementsprechend kann, sobald die Synchronisation hergestellt wurde, die Zeit für den Empfang von Daten eines nächsten Schlitzes auf der Empfangsseite vorhergesagt werden.
Gemäß der zweiten Ausführungsform erzeugt selbst dann, wenn die Anzahl der Fehlerbits des in den seriellen Daten 2 enthaltenen Synchronworts so groß wird, dass die Synchronisationserfassungsschaltung 75 keine Synchronisation erfassen kann, die Zeitsteuerschaltung 7 nach Ablauf von 20 ms von der vorhergehenden Ausgabe des letzten Latch-Signals 6 ein zwangsweises Latch-Signal 15, wodurch die Synchronisationserfassungsschaltung 75 veranlasst wird, das Latch-Signal 6 zu erzeugen. Dies ermöglicht es, Daten einer Bitzeichenkette in dem Synchronwort und dem Farbcode, die im Schieberegister 3 gespeichert sind, und in dem Synchronwort und dem Farbcode 10, die im Register 1 gespeichert sind, zu vergleichen und dadurch die Bitfehlerrate zu messen.
Dritte der Erläuterung dienende Ausführungsform
Eine Bitfehlerraten-Messschaltung gemäß einer dritten der Erläuterung dienenden Ausführungsform der vorliegenden Erfindung wird nachstehend beschrieben. Gemäß RCR-27F existieren drei Arten von Synchronwörtern, die von der Mobilstation empfangen werden. Daher ist es nicht möglich, von der Zeit an, zu der ein Signal von einer Funkbasisstation gesendet zu werden beginnt, zu wissen, welches Synchronwort zuerst empfangen wird.
Genau gesagt, beziehen sich die drei Arten von Synchronwörtern auf ein 20-Bit-Synchronwort eines Überrahmens, ein 32-Bit-Synchronwort eines Synchron-Bursts, der beim Einrichten des physikalischen Steuerkanals und beim Kanalumschalten verwendet wird, und ein 20-Bit-Synchronwort der restlichen Rahmen.
Wie in 5 dargestellt ist, gibt das Überrahmen-Synchronwort ein Synchronwort von jedem der Schlitze 43₁ bis 43₆ des Kopfrahmens 40₁ des Überrahmens an, wobei sich diese von jenen der anderen Rahmen 40₂ bis 40₁₈ unterscheiden. Das Überrahmen-Synchronwort ist bereitgestellt, um eine Zeit für die Überrahmenübertragung auf der Empfangsseite zu erhalten.
Ferner weist ein Farbcode in dem Kopfrahmen 40₁ des Überrahmens 8 Bits auf, und es werden Daten, die mit jedem Farbcode der anderen Rahmen 40₂ bis 40₁₈ identisch sind, übertragen.
Als nächstes wird das 32-Bit-Synchronwort des Synchron-Bursts beschrieben.
Ein Synchron-Burst ist ein Rahmen, der nur dann verwendet wird, wenn der physikalische Kommunikationskanal und der Kanal eingerichtet werden. 9 zeigt ein Signalformat in einem Synchron-Burst-Abwärtskanal.
Wie in 9 dargestellt ist, weist der Synchron-Burst eine transiente Burst-Antwortsperrzeit (R) 81, einen Vorspann (P) 82, ein Synchronwort (SW) 83, einen Farbcode (CC), Daten 84 bis 86, die aus einem Burst-Identifizierungsbit bestehen, eine Zeitanordnung (TA) und einen Überrahmen-Synchronisationszähler (SSC), ein Endbit (Q) 87 und einen Nachspann (Post) 88 auf.
In diesem Synchron-Burst sind keine Daten verwürfelt. Die Mobilstation kann jedoch vorab nur das Synchronwort 83 kennen, wenn sie den Synchron-Burst empfängt. Der Farbcode (CC) wurde auch übertragen, der Farbcode in dem Synchron-Burst wird jedoch übertragen, um der Mobilstation einen Farbcode mitzuteilen, der von der Funkbasisstation zu verwenden ist, und der übertragene Farbcode kann zu dieser Zeit nicht als Daten verwendet werden. Überdies beträgt die Anzahl der Bits des Synchronworts 83 32, was größer ist als 20, wobei es sich um die Anzahl der Bits des Synchronworts 41 handelt, das in dem Kommunikationskanal oder in dem Steuerkanal enthalten ist.
Weil es drei Arten von Synchronwörtern gibt, die von der Funkbasisstation übertragen werden, wie vorstehend beschrieben wurde, muss, wenn die Bitfehlerrate unter Verwendung von einer der Bitfehlerraten-Messschaltungen der ersten der Erläuterung dienenden und der zweiten Ausführungsform gemes sen wird, der Inhalt des im Register 1 gespeicherten Synchronworts jedes Mal dann geändert werden, wenn ein empfangenes Synchronwort geschaltet wird. Die Bitfehlerraten-Messschaltung gemäß der dritten der Erläuterung dienenden Ausführungsform benötigt eine solche Verarbeitung nicht.
10 ist ein Blockdiagramm, in dem eine Konfiguration der Bitfehlerraten-Messschaltung gemäß der dritten der Erläuterung dienenden Ausführungsform dargestellt ist. Bezugszahlen, die mit jenen in 4 identisch sind, bezeichnen identische Komponenten. Die Bitfehlerraten-Messschaltung gemäß der dritten Ausführungsform weist Register 1₁ bis 1₃ , ein Schieberegister 3, eine Synchronisationserfassungsschaltung 95, eine Latch-Stufe 8, Vergleicher 11₁ bis 11₃ und einen Wähler 9 auf.
Jedes der Register 1₁ bis 1₃ speichert eine der drei Arten von Synchronwörtern und einen Farbcode entsprechend dem Schreibdatensignal 13 von der CPU 29. Der Farbcode braucht jedoch nicht in dem Register gespeichert zu werden, um ein Synchronwort eines Synchron-Bursts zu speichern. Beispielsweise werden ein 20-Bit-Synchronwort eines Überrahmens und der Farbcode im Register 1₁ gespeichert, ein 32-Bit-Synchronwort des Synchron-Bursts im Register 1₂ gespeichert und ein 20-Bit-Synchronwort des restlichen Rahmens und der Farbcode im Register 1₃ gespeichert.
Jeder der Vergleicher 11₁ bis 11₃ vergleicht von der Latch-Stufe 8 gelatchte Daten mit jedem der Synchronwörter bzw. Farbcodes 10₁ bis 10₃ , die aus den Registern 1₁ bis 1₃ gelesen wurden, bitweise nacheinander, zählt die Anzahl der Fehlerbits und erzeugt ein ihre Gesamtzahl angebendes Signal. Der Wähler 9 wählt aus den von den Vergleichern 11₁ bis 11₃ ausgegebenen Signalen ein durch das Schaltsignal 14 angegebenes Signal und gibt dann das ausgewählte Signal als das die Anzahl der Fehlerbits angebende Signal 12 aus.
Die Synchronisationserfassungsschaltung 95 liest in jedem der Register 1₁ bis 1₃ gespeicherte Synchronwörter 4 und erfasst eine Bitzeichenkette, die mit jener des Synchronworts 4 in den empfangenen seriellen Daten 2 identisch ist, um eine Synchronisationszeit für empfangene Daten zu erfassen. Dann gibt die Schaltung 95 das Schaltsignal 14 aus, das dem zum Erfassen der Synchronisationszeit verwendeten Synchronwort entspricht, und erzeugt das Latch-Signal 6, wenn das Schieberegister 3 den empfangenen Datenschlitz gespeichert hat.
Der Betrieb der Bitfehlerraten-Messschaltung gemäß der der Erläuterung dienenden dritten Ausführungsform wird mit Bezug auf die 3 und 10 beschrieben.
Die CPU 29 veranlasst die Register 1₁ bis 1₃ , ein 20-Bit-Synchronwort des Überrahmens und einen Farbcode, ein 32-Bit-Synchronwort des Synchron-Bursts und ein 20-Bit-Synchronwort des restlichen Rahmens und den Farbcode über ein Schreibdatensignal 13 zu speichern.
Dann liest die Synchronisationserfassungsschaltung 95 das in jedem der Register 1₁ bis 1₃ gespeicherte Synchronwort 4, erfasst eine Bitzeichenkette, die mit jener des Synchronworts 4 in den seriellen Daten 2 identisch ist, um eine Synchronisationszeit für die empfangenen Daten zu erfassen, und gibt das Latch-Signal 6 bei der erfassten Synchronisationszeit aus. Die Synchronisationserfassungsschaltung 95 liefert auch das Schaltsignal 14, das dem zum Erfassen der Synchronisation verwendeten Synchronwort entspricht.
Dann latcht die Latch-Stufe 8 Daten an der Bitstelle des Synchronworts und des Farbcodes des Schieberegisters 3, wenn das Latch-Signal 6 erzeugt worden ist. Dann liest jeder der Vergleicher 11₁ bis 11₃ Daten von jedem der Synchronwörter und Farbcodes 10₁ bis 10₃ , die in den Registern 1₁ bis 1₃ gespeichert sind, und vergleicht die gelesenen Daten bitweise nacheinander mit den von der Latch-Stufe 8 gelatchten Daten. Falls diese Daten nicht miteinander übereinstimmen, zählen die Vergleicher 11₁ bis 11₃ die Anzahl der nicht übereinstimmenden Bits und stellen dann ein Ausgangssignal bereit, das die Gesamtzahl angibt.
Schließlich wählt der Wähler 9 aus den von den Vergleichern 11₁ bis 11₃ ausgegebenen Signalen ein vom Schaltsignal 14 festgelegtes Ausgangssignal und gibt das die Anzahl der Fehlerbits angebende Signal 12 aus.
Wie vorstehend dargelegt wurde, liefert die Bitfehlerraten-Messschaltung gemäß der dritten Ausführungsform selbst dann, wenn irgendwelche der drei Arten von Synchronwörtern empfangen werden, eine Bitfehlerratenmessung mit einer hohen Genauigkeit ohne jede Prozedur zum Ändern des in dem Register gespeicherten Synchronworts.
Vierte Ausführungsform
Eine Bitfehlerraten-Messschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung wird nachstehend mit Bezug auf die Zeichnung beschrieben. 11 ist ein Blockdiagramm, in dem eine Konfiguration der Bitfehlerraten-Messschaltung gemäß der vierten Ausführungsform dargestellt ist. Die Bezugszahlen, die mit jenen in 10 identisch sind, bezeichnen die gleichen Komponenten.
Die Bitfehlerraten-Messschaltung gemäß der vierten Ausführungsform unterscheidet sich von der in 10 dargestellten Bitfehlerraten-Messschaltung gemäß der dritten der Erläuterung dienenden Ausführungsform dadurch, dass die Synchronisationserfassungsschaltung 95 durch die Synchronisationserfassungsschaltung 97 ersetzt ist und die Zeitsteuerschaltung 7 hinzugefügt ist.
Die Synchronisationserfassungsschaltung 97 hat zusätzlich zur Funktion der Synchronisationserfassungsschaltung 95 aus 10 eine Funktion zum Erzeugen des Latch-Signals 6, wenn das zwangsweise Latch-Signal 15 zugeführt wird, selbst wenn keine Synchronisation erfasst wird.
Gemäß der vierten Ausführungsform erzeugt die Zeitsteuerschaltung 7 ebenso wie gemäß der zweiten Ausführungsform selbst dann, wenn die Anzahl der Fehlerbits eines in den seriellen Daten 2 enthaltenen Synchronworts so groß wird, dass die Synchronisationserfassungsschaltung 97 eine Synchronisation erfassen kann, das zwangsweise Latch-Signal 15 nach Ablauf von 20 ms (40 ms bei der Halbratenzeit) von der vor hergehenden Ausgabe des letzten Latch-Signals 6, wodurch bewirkt wird, dass die Synchronisationserfassungsschaltung 97 das Latch-Signal 6 erzeugt. Die Daten einer Bitzeichenkette in dem Synchronwort und dem Farbcode, die im Schieberegister 3 gespeichert sind, werden mit dem Synchronwort/Farbcode 10₁ bis 10₃ , die im Register 1₁ bis 1₃ gespeichert sind, verglichen, wodurch eine Bitfehlerratenmessung möglich wird.
Die Norm für digitale Automobiltelefonsysteme in RCR-27F definiert zwei Arten von Übertragungsraten, nämlich die volle Rate (11,2 kbps) und die halbe Rate (5,6 kbps). Wenngleich in den vorhergehenden Ausführungsformen eins bis vier anhand des Falls der vollen Rate erklärt wurde, ist die vorliegende Erfindung auch auf den Fall der halben Rate anwendbar. In diesem Fall beträgt ein Rahmen 40 ms, und die Zeitsteuerschaltung 7 erzeugt das zwangsweise Latch-Signal 15, falls das Rücksetzsignal 16 nicht mit einer Periode von 40 ms angelegt wird.
Weiterhin wurde in den vorstehenden Ausführungsformen eins bis vier ein tragbares Telefongerät erklärt, welches das beschriebene TDMA-System verwendet, wenngleich die vorliegende Erfindung nicht darauf beschränkt ist und auch auf jedes beliebige Funkkommunikationssystem angewendet werden kann, in dem eine Datenübertragung ausgeführt wird, die vorab auf der Sendeseite festgelegt wurde.
Wenngleich die bevorzugten Ausführungsformen der vorliegenden Erfindung unter Verwendung spezifischer Begriffe beschrieben worden sind, dient diese Beschreibung nur der Erläuterung, und es ist zu verstehen, dass Änderungen und Variationen vorgenommen werden können, ohne vom Schutzumfang der folgenden Ansprüche abzuweichen.

Claims

Bitfehlerraten-Messschaltung (30), welche aufweist: eine Einrichtung (1) zum vorab erfolgenden Speichern eines ein Synchronwort aufweisenden nicht verwürfelten Signals aus Signalen, die in seriellen Daten enthalten sind, die durch Demodulieren eines von einer sendenden Vorrichtung empfangenen Signals erhalten werden, ein Schieberegister (3) zum sequenziellen Speichern der seriellen Daten (2), eine Zeitsteuereinrichtung (7) zum Erzeugen eines zwangsweisen Latch-Signals (15), falls ein Rücksetzsignal (16) nicht während eines vorgegebenen Zeitraums zugeführt wird, eine Synchronisationserfassungseinrichtung (75) zum Ausführen der Erfassung der Synchronisation der seriellen Daten (2) unter Verwendung eines gespeicherten Synchronworts (41), zum Erzeugen eines Latch-Signals (6) und des Rücksetzsignals (16) zu der Zeit, zu der die Synchronisation erfasst wird, und zum Erzeugen des Latch-Signals (6) nach dem Empfang des zwangsweisen Latch-Signals (15), selbst wenn die Synchronisation nicht erfasst wird, eine Latch-Stufe (8) zum Latchen eines Signals, das der Bitstelle des in der Speichereinrichtung gespeicherten Signals entspricht, aus den in den seriellen Daten (2), die in dem Schieberegister (3) gespeichert sind, enthaltenen Signalen nach dem Empfang des Latch-Signals (6), und einen Vergleicher (11) zum Vergleichen von jedem Bit des in der Speichereinrichtung gespeicherten Signals mit jedem Bit des gelatchten Signals (6), um die Anzahl der Disparitätsbits zwischen den zwei Signalen zu bestimmen.
Bitfehlerraten-Messschaltung (30), welche aufweist: mehrere Einrichtungen (1₁ , 1₂ , 1₃ ) zum vorab erfolgenden Speichern mehrerer Synchronwörter oder Signale, die aus den Synchronwörtern und Farbcodes zusammengesetzt sind, aus Signalen, die in seriellen Daten enthalten sind, welche durch Demodulieren eines von einer sendenden Vorrichtung empfangenen Signals erhalten werden, ein Schieberegister (3) zum sequenziellen Speichern der seriellen Daten, eine Zeitsteuereinrichtung (7) zum Erzeugen eines zwangsweisen Latch-Signals (15), falls ein Rücksetzsignal (16) nicht während eines vorgegebenen Zeitraums zugeführt wird, eine Synchronisationserfassungseinrichtung (95, 97) zum Erfassen der Synchronisation der seriellen Daten (2) unter Verwendung eines gespeicherten Synchronworts (41), zum Erzeugen eines Latch-Signals (6) und des Rücksetzsignals zu der Zeit, zu der die Synchronisation erfasst wird, zum Erzeugen des Latch-Signals (6) nach dem Empfang des zwangsweisen Latch-Signals (15), selbst wenn die Synchronisation nicht erfasst wird, und zum Erzeugen eines Schaltsignals, das dem Synchronwort (4) entspricht, welches zum Erfassen der Synchronisation verwendet wird, eine Latch-Stufe (8) zum Latchen eines Signals, das der Bitstelle der in den mehreren Speichereinrichtungen (1₁ , 1₂ , 1₃ ) gespeicherten Signale entspricht, aus den in den seriellen Daten, die in dem Schieberegister (3) gespeichert sind, enthaltenen Signalen nach dem Empfang des Latch-Signals (6), mehrere Vergleicher (11₁ , 11₂ , 11₃ ) zum Vergleichen von jedem Bit der in den mehreren Speichereinrichtungen (1₁ , 1₂ , 1₃ ) gespeicherten Signale mit jedem Bit des gelatchten Signals, um die Anzahl der Disparitätsbits zwischen den in den mehreren Speichereinrichtungen gespeicherten Signalen und dem gelatchten Signal zu bestimmen, und einen Wähler (9), um aus der Anzahl der von dem jeweiligen Vergleicher gemessenen Fehlerbits nur die dem Schaltsignal entsprechende Anzahl der Disparitätsbits auszuwählen.
Schaltung nach Anspruch 2, wobei die Speichereinrichtung zum Speichern von Signalen ein Signal, das aus einem Überrahmen-Synchronwort, das in einem Kopf eines Überrahmens enthalten ist, und einem Farbcode zusammengesetzt ist, ein Signal, das aus einem Synchronwort, das in einem von dem Kopf des Überrahmens verschiedenen Rahmen enthalten ist, und dem Farbcode zusammengesetzt ist, und ein Synchronwort eines Synchron-Bursts aufweist.