DE69022652T2

DE69022652T2 - Schaltung zur Phasenanpassung.

Info

Publication number: DE69022652T2
Application number: DE69022652T
Authority: DE
Inventors: Tomohiro Ishihara; Atsuki Taniguchi; Takaaki Wakisaka; Haruo Yamashita
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-07-21
Filing date: 1990-07-19
Publication date: 1996-03-21
Anticipated expiration: 2010-07-20
Also published as: JP2536929B2; EP0409230A3; JPH0353729A; DE69022652D1; CA2021688C; US5099477A; CA2021688A1; EP0409230A2; EP0409230B1

Description

HINTERGRUND DER ERFINDUNG

a. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf einen Phasenanpassungsschaltkreis und ein Verfahren zum Umwandeln von ersten, mit einem ersten Takt synchronisierten Daten in zweite Daten mit demselben Inhalt wie die ersten Daten und synchronisiert mit einem zweiten Takt, welcher dieselbe Frequenz wie der erste Takt hat, und spezieller auf einen Phasenanpassungsschaltkreis, der geeignet ist zum Ändern des Taktes vom Empfangstakt in einen Systemtakt in einem Endverstärker (terminal repeater) in einem synchronen Multiplexübertragungssystem zum Übertragen eines Signals mit benutzten und unbenutzten Datengebieten.

b. Beschreibung des technischen Hintergrundes

In einer Vorrichtung für Hochgeschwindigkeitsübertragung von Signalen, welche ein Sprachsignal und ein Bildsignal multiplexen, werden der Sender und der Empfänger synchron betrieben. In diesem Fall ist ein Phasenanpassungsschaltkreis in einem Endverstärker, welcher die jeweiligen Einheiten verbindet, vorgesehen, um die Phase der Takte der jeweiligen Einheiten zum Zweck des Änderns des Taktes mit adäquater Zeitgabe während des Transfers von Takten zwischen den Einheiten anzupassen. Obwohl der Stand der Technik solch einen Phasenanpassungsschaltkreis einschließt, bestand jedoch ein Problem darin, daß in der Empfangsvorrichtung eine genaue Verarbeitung nicht durchgeführt werden kann, weil gültige Daten, die in die empfängerseitige Vorrichtung eingelesen werden, fehlen, oder solche gültige Daten aufgrund der Anpassung der Takte unter Verwendung des zum Stand der Technik gehörenden Phasenanpassungsschaltkreises zweimal gelesen werden.
Ein Beispiel der Struktur eines bekannten Phasenanpassungsschaltkreises ist in Figur 1 gezeigt. CK1 bezeichnet einen ersten in der senderseitigen Vorrichtung verwendeten Takt, während D1 erste, von der senderseitigen Vorrichtung ausgegebene Daten bezeichnet. CK2 bezeichnet einen zweiten Takt, der in der empfängerseitigen Vorrichtung verwendet wird, während D2 zweite Daten bezeichnet, die in die empfängerseitige Vorrichtung eingegeben werden. Die ersten Daten D1 und zweiten Daten D2 haben denselben Inhalt, und der erste Takt und der zweite Takt haben dieselbe Frequenz.
Bezugsziffer 101 bezeichnet einen Eingangspuffer, welcher die ersten Daten D1 von der Sendevorrichtung in Übereinstimmung mit dem ersten, in der Sendevorrichtung verwendeten Takt CK1 aufnimmt, 102 bezeichnet einen Ausgangspuffer, welcher die zweiten Daten D2 mit demselben Inhalt wie die ersten Daten D1 gemäß dem zweiten Takt CK2, der in der Empfängervorrichtung verwendet wird, an die Empfängervorrichtung sendet, 103 bezeichnet einen Phasendetektor, welcher die Phasen des ersten Taktes CK1 und des zweiten Taktes CK2 aufnimmt und vergleicht, und bestimmt, ob die Phasendifferenz zwischen den zwei Takten innerhalb eines vorbestimmten Werts ist, und 104 bezeichnet eine Phasensteuerung, welche die Zeitgabe zum Ausschneiden der ersten Daten D1 steuert, welche in Übereinstimmung mit dem zweiten Takt CK2 entweder direkt oder invertiert auf der Grundlage des Erfassungsergebnisses des Phasendetektors 103 eingegeben werden.
In dem in Figur 1 gezeigten Phasenanpassungsschaltkreis werden die ersten Daten D1 mittels des ersten Takts CK1 von der Sendevorrichtung aufgenommen. Der Phasendetektor 103 empfängt den ersten Takt CK1 und den zweiten Takt CK2 und erfaßt, ob eine Phasendifferenz innerhalb des vorbestimmten Werts ist oder nicht. Eine Erfassung der Phasendifferenz ist erforderlich, weil, wenn der erste Takt CK1 und der zweite Takt CK2 dieselben Phasen haben, eine hohe Wahrscheinlichkeit besteht, daß, wenn Daten aufgenommen werden, sich der Inhalt der Empfangsdaten in der Empfängervorrichtung ändert. Somit ist eine akurate Datenauslesung nicht möglich. Wenn zwei Takte sich derselben Phase annähern, tritt deshalb dieses Problem auf. Dieses Problem wurde gelöst durch Verschieben der Phase der ersten Daten D1 mit einem Phasenanpassungsschaltkreis.
Die Phasensteuerung 104, die aus einem Zwischenpuffer 105 und einem Taktschalter 106 besteht, empfängt den zweiten Takt CK2 und invertiert entweder den zweiten Takt CK2 oder verwendet ihn direkt, abhängig davon, ob die Phasendifferenz zwischen dem ersten Takt CK1 und dem zweiten Takt CK2 innerhalb des vorbestimmten Werts ist oder nicht. Das heißt, der Taktschalter 106 bewirkt, daß Daten mit einem Takt aus dem Zwischenpuffer 105 ausgelesen werden, der entweder der zweite Takt CK2 direkt ist oder der invertierte zweite Takt CK2, abhängig von der von dem Phasendetektor 103 erfaßten Phasendifferenz. Wenn der zweite Takt CK2 aufgrund solch einer Phasenverschiebungssteuerung invertiert wird, wird der invertierte zweite Takt danach nochmals invertiert oder auf den zweiten Takt CK2 normalisiert, wenn die Phasendifferenz nicht länger innerhalb des vorbestimmten Werts ist. Als Ergebnis wird eine Phasenverschiebungssteuerung für die übertragenen Daten durchgeführt. Jedoch gibt es bei dem Phasenanpassungsschaltkreis des Standes der Technik, wie zuvor erörtert, die folgenden Probleme.
Figuren 2A-2F und Figuren 3A-3F erläutern Zeitdiagramme für den Phasenanpassungsschaltkreis nach dem Stand der Technik. Die Bezeichnungen A-F in Figur 1 entsprechen den Zeitdiagrammen der Figuren 2A-2F und der Figuren 3A-3F jeweils. Die Figuren 2A-2F zeigen an, daß, wenn der Phasendetektor 103 erfaßt, daß die Phasendifferenz innerhalb des vorbestimmten Werts ist, die Phase des zweiten Taktes CK2 durch Invertieren des zweiten Taktes CK2 in dem Taktschalter 106 verschoben wird. Die Figuren 3A-3F zeigen an, daß, wenn die Phasendifferenz den vorbestimmten Wert überschreitet, nachdem sie innerhalb des vorbestimmten Werts ist, der invertierte zweite Takt wiederum invertiert oder auf die normale Phase des zweiten Taktes CK2 in dem Taktschalter 106 normalisiert wird. Diese Phasenverschiebungsoperationen bewirken, daß sich die Phase der Daten verschiebt. Ein Problem solch einer Phasenverschiebungssteuerung besteht jedoch darin, daß, wie in den Figuren 2F und 3F gezeigt, Daten verlorengehen oder zweimal gelesen werden. Das heißt, der Phasenanpassungsschaltkreis nach dem Stand der Technik führt eine Phasenverschiebungssteuerung ohne Beziehung zum Inhalt der Daten durch. Als Ergebnis tritt das Problem auf, daß die auf der Empfangsseite zu lesenden, gültigen Daten verlorengehen oder zweimal gelesen werden. Somit kann eine genaue Verarbeitung empfangsseitig nicht durchgeführt werden.
Aus EP 0 004 887 ist ein Verfahren und eine Vorrichtung zum Synchronisieren von digitalen Übertragungen über Satellit bekannt. Zur Synchronisation mit der Bordzeit eines regenerativen Satelliten bei digitalen TDMA-Übertragungen wird eine Frequenzumwandlung bewirkt, um die Frequenz des regenerierten Signals auf die nominelle Bordbetriebsfrequenz zu bringen, und bei den Übergängen zwischen benachbarten Bursts des TDMA-Signals wird eine Phasenkorrektor durchgeführt, um Phasendiskontinuitäten in der Symbolsequenz, die an die Bordverarbeitungsvorrichtung gesendet wird, zu eliminieren.
Aus EP 0 153 107 ist eine Taktwiedergewinnungsvorrichtung und ein Verfahren für ein Datenkommunikationsnetzwerk vom Ringtyp bekannt, welches einen digitalen Datenstrom von einem eingehenden Strom von Rohdaten bereitstellt. Die Vorrichtung verwendet einen Taktgenerator mit einer festen Betriebsfrequenz, um ein Taktsignal bereitzustellen, einen Empfangsschaltkreis zum Empfangen des eingehenden Datenstroms, einen Phasenvergleichsschaltkreis zum Vergleichen der Phase des eingehenden Datenstroms mit dem Taktsignal, und einen Phasenauswahlschaltkreis, welcher auf den Phasenvergleichsschaltkreis anspricht, um die relative Phasendifferenz des Datenstroms und des Taktes diskret zu verändern, wenn die Phasendifferenz zwischen diesen ein vorbestimmtes Phasennachführkriterium überschreitet. Die Vorrichtung kann die Taktgeneratorausgangsphase verändern, wobei die Frequenz festgehalten wird, oder kann eine Verzögerung von variablen diskreten Inkrementen in den Eingangsdatenpfad einfügen.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, einen Phasenanpassungsschaltkreis vorzusehen, welcher genaue Datenübertragung und -empfang realisiert.
Diese Aufgabe wird gelöst wie in den Ansprüchen 1 bzw. 13 definiert.
Die vorliegende Erfindung stellt einen Phasenanpassungsschaltkreis zur Verfügung, welcher einen Eingangspuffer zum Aufnehmen von ersten Daten mit einem ersten Takt einschließt; einen Ausgangspuffer zum Aussenden von zweiten Daten mit einem zweiten Takt; einen Phasendetektor zum Vergleichen von Phasen der ersten und zweiten Takte und Erfassen einer Phasendifferenz innerhalb eines vorbestimmten Werts; und einer Phasensteuerungseinheit zum direkten Ausgeben der ersten, von dem Eingangspuffer eingegebenen Daten an den Ausgangspuffer, wenn die Phasendifferenz innerhalb des vorbestimmten Werts nicht erfaßt wird, oder zum Ausgeben der ersten, von dem Eingangspuffer eingegebenen Daten phasenverschoben, wenn die Phasendifferenz innerhalb des vorbestimmten Werts erfaßt wird, und Umwandeln der ersten, mit dem ersten Takt synchronisierten Daten in die zweiten, mit dem zweiten Takt synchronisierten Daten. Ferner ist die vorliegende Erfindung mit einem Detektor für ein nicht benutztes Datengebiet versehen, um ein nicht benutztes Datengebiet der ersten Daten zu erfassen, und einer Phasenverschiebungssteuerung zum Sperren einer Phasenverschiebungssteuerung durch die Phasensteuerungseinheit, wenn das nicht benutzte Datengebiet von dem Detektor für ein nicht benutztes Datengebiet nicht erfaßt wird, und zum Erlauben einer Phasenverschiebungssteuerung durch die Phasensteuerungseinheit, wenn das nicht benutzte Datengebiet von dem Detektor für ein nicht benutztes Datengebiet erfaßt wird. Der resultierende, verbesserte Phasenverschiebungsschaltkreis nutzt die Tatsache aus, daß die Daten ein gültiges Gebiet einschließen, das in der Empfangsvorrichtung gelesen wird sowie ein ungültiges Gebiet, welches in der Empfangseinrichtung nicht gelesen wird, mittels Durchführens von Phasenverschiebungssteuerung nur während eines gültigen Gebietes der Daten.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Figur 1 ist ein Blockdiagramm, welches einen Phasenanpassungsschaltkreis des Standes der Technik darstellt;
Figuren 2A-2F und Figuren 3A-3F sind Zeitdiagramme, welche den Betrieb der Figur 1 darstellen;
Figur 4 ist ein Blockdiagramm, welches die grundlegenden Prinzipien der vorliegenden Erfindung zeigt;
Figur 5 ist ein Blockdiagramm, welches ein erstes Ausführungsbeispiel des Phasenanpassungsschaltkreises der vorliegenden Erfindung zeigt;
Figur 6 ist ein Blockdiagramm, welches ein zweites Ausführungsbeispiel des Phasenanpassungsschaltkreises der vorliegenden Erfindung zeigt; und
Figuren 7A-7G und Figuren 8A-8G sind Zeitdiagramme, welche den Betrieb des Phasenanpassungsschaltkreises der vorliegenden Erfindung darstellen.
Diese zusammen mit anderen Aufgaben und Vorteilen, die sich im folgenden ergeben, beruhen auf den Details der Konstruktion und des Betriebs, wie im folgenden vollständiger beschrieben und beansprucht wird, wobei auf die begleitenden Zeichnungen Bezug genommen wird, die einen Teil hiervon bilden, worin gleiche Bezugszeichen durchweg gleiche Teile bezeichnen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Die grundlegenden Prinzipien der Erfindung zusammen mit bevorzugten Ausführungsbeispielen der vorliegenden Erfindung werden detailliert im folgenden unter Bezugnahme auf die Figuren 4-7 beschrieben.
Das grundlegende Prinzip der vorliegenden Erfindung ist in Figur 4 dargestellt. Die vorliegende Erfindung bezieht sich auf einen Phasenanpassungsschaltkreis, der durch einen Eingangspuffer 210 gebildet wird, eine Phasenerfassungs- und Sperreinheit 212, eine Erfassungseinheit 214 für ein nicht benutztes Datengebiet, eine Phasensteuerungseinheit 216 und einen Ausgangspuffer 218. Der Eingangspuffer 210 empfängt Eingangsdaten als erste Daten D1 und einen Eingangstakt als einen ersten Takt CK1 von einer Übertragungsvorrichtung. Der erste Takt CK1 wird an die Phasenerfassungs- und Sperreinheit 212 sowie an die Einheit 214 zur Erfassung eines nicht verwendeten Datengebietes gesendet. Der Ausgangspuffer 218 sendet Ausgangsdaten als zweite Daten D2 an eine Empfangsvorrichtung unter Verwendung eines zweiten Taktes CK2, der von der Empfangsvorrichtung bereitgestellt wird. Der zweite Takt CK2 wird an die Phasenerfassungs- und Sperreinheit 212 gesendet sowie an die Phasensteuerungseinheit 216.
Als nächstes vergleicht die Phasenerfassungs- und Sperreinheit 212 die Phase des ersten Taktes CK1 mit der Phase des zweiten Taktes CK2, um zu bestimmen, ob die Phasendifferenz innerhalb eines vorbestimmten Werts liegt. Diese Operation wird von einer Phasenerfassungseinheit 220 durchgeführt, die innerhalb einer Phasenerfassungs- und Sperreinheit 212 eingeschlossen ist. Die Erfassungseinheit 214 für ein unbenutztes Datengebiet bestimmt, ob die ersten Daten D1 in einem nicht benutzten Datengebiet (ungültigen Gebiet) oder einem benutzten Datengebiet (gültigen Gebiet) liegen. Dann erzeugt die Phasenerfassungs- und Sperreinheit 212 ein Phaseninversionssignal auf der Grundlage der von der Phasenerfassungseinheit 220 erfaßten Phasendifferenz und der Erfassung von Datengebieten durch die Erfassungseinheit 214 für ein nicht benutztes Datengebiet.
Spezieller, wenn die Phasenerfassungseinheit 220 die Phasendifferenz innerhalb des vorbestimmten Werts erfaßt, wird das Phaseninversionssignal erzeugt. Jedoch wird das Phaseninversionssignal nicht an die Phasensteuerungseinheit 216 ausgegeben, bis ein nicht benutztes Datengebiet von der Erfassungseinheit 214 für ein nicht benutztes Datengebiet erfaßt wird. Diese Gatter- oder Sperroperation wird von einer Phasenverschiebungssteuereinheit 222 durchgeführt, die innerhalb der Phasenerfassungs- und Sperreinheit 212 enthalten ist.
Sobald das Phaseninversionssignal von der Phasenerfassungs- und Sperreinheit 212 ausgegeben ist, steuert die Phasensteuerungseinheit 216 die Phasenverschiebungsoperation. Die Phasensteuerungseinheit 216 schließt einen Zwischenpuffer 224 sowie einen Phaseninverter und Normalisierer 226 ein. Der Phaseninverter und Normalisierer 226 empfängt das Phaseninversionssignal und verschiebt oder invertiert das zweite Taktsignal CK2, wenn das Phaseninversionssignal anzeigt, daß die Phasendifferenz innerhalb des vorbestimmten Werts ist. Der Phaseninverter und Normalisierer 226 gibt einen Zwischentakt aus, welcher entweder dem zweiten Takt CK2 direkt entspricht, oder dem zweiten Takt, nachdem er verschoben invertiert worden ist. Der Zwischenpuffer 224 empfängt dann die ersten Daten D1 in Übereinstimmung mit dem Zwischentakt, wodurch eine Verschiebung der Phase der ersten Daten bewirkt wird. Schließlich werden die ersten Daten, verschoben oder nicht, von dem Ausgangspuffer 218 ausgegeben.
Figur 5 stellt ein erstes Ausführungsbeispiel der vorliegenden Erfindung dar. Das erste Ausführungsbeispiel wird detailliert unter Bezugnahme auf Figur 5 erläutert.
Der Phasenanpassungsschaltkreis des ersten Ausführungsbeispiels wird von einem Eingangspuffer 310 gebildet, einem Detektor 314 für ein nicht benutztes Datengebiet, einer Phasensteuerung 316, einem Ausgangspuffer 318, einem Phasendetektor 320 und einer Phasenverschiebungssteuerung 322. Der Eingangspuffer 310 empfängt die Eingangsdaten als die ersten Daten D1 und den Eingangstakt als den ersten Takt CK1, und ist durch einen D- Flip-Flop gebildet. Der Ausgangspuffer 218 empfängt den zweiten Takt CK2 und gibt die Ausgangsdaten als die zweiten Daten D2 aus, und ist ebenfalls durch einen D-Flip-Flop gebildet. Die Ausgangsdaten haben denselben Inhalt wie die Eingangsdaten, und der Ausgangstakt hat dieselbe Frequenz wie der Eingangstakt. Obwohl ungültige Daten verlorengehen können oder zweimal gelesen werden können, ist die Konsequenz davon für den korrekten Empfang der gültigen Daten harmlos.
Der Phasendetektor 320 erfaßt, ob der zweite Takt CK2 eine Phasendifferenz zur Phase des ersten Taktes CK1 aufweist, die innerhalb des vorbestimmten Werts ist oder nicht. Der Phasendetektor 320 kann ebenfalls durch ein D-Flip-Flop gebildet sein. Der erste Takt CK1 wird in den Dateneingang (D-Eingang) eingegeben, und der zweite Takt CK2 wird in den Takteingang (C-Eingang) des D-Flip-Flops 320 eingegeben. Deshalb wird die Ausgabe des D-Flip-Flops 320 "1", wenn die Phasendifferenz zwischen dem ersten Takt CK1 und dem zweiten Takt CK2 innerhalb des vorbestimmten Werts ist. In allen anderen Fällen wird der Ausgang des D-Flip-Flops 320 "0".
Die Phasensteuerung 316 gibt die ersten Daten D1 entweder direkt oder phasenverschiebend an den Ausgangspuffer 2, abhängig vom Ergebnis der Erfassung durch den Phasendetektor 320. Deshalb schließt die Phasensteuerung 316 einen Phaseninverter und Normalisierer 326 ein, welcher den zweiten Takt CK2 abhängig vom Ergebnis der Erfassung durch den Phasendetektor 320 invertiert oder normalisiert. Der Phaseninverter und Normalisierer 326 entspricht dem oben beschriebenen Taktschalter 106. Die Phasensteuerung 360 schließt ebenfalls einen Zwischenpuffer 324 und einen Verzögerungsschaltkreis 328 ein. Der Zwischenpuffer 324 empfängt von dem Eingangspuffer 310 ausgegebene Daten und liefert solche Daten an den Ausgangspuffer 318. Als Zwischenpuffer 41 kann ein D-Flip-Flop verwendet werden, ähnlich dem Eingangspuffer 310 und Ausgangspuffer 318.
Der Verzögerungsschaltkreis 328 ist vorgesehen, den zweiten Takt CK2 zu verzögern, so daß Daten genau in den Zwischenpuffer 324 eingelesen werden können. Der Verzögerungsschaltkreis 328 verzögert den zweiten Takt CK2 vor seiner Eingabe in den Phaseninverter und Normalisierer 326. Es wird jedoch vermerkt, daß alternativ der Verzögerungsschaltkreis 328 am Takteingang (C-Eingang) des Ausgangspuffers 318 lokalisiert sein kann. Das heißt, der Verzögerungsschaltkreis 328 ist so vorgesehen, daß die Takteingabe in den Zwischenpuffer 324 und die Takteingabe in den Ausgangspuffer 318 nicht in Phase sind.
Der Phaseninverter und Normalisierer 326 invertiert den zweiten Takt CK2, wenn der Phasendetektor 320 eine Phasendifferenz innerhalb des vorbestimmten Werts zwischen dem ersten Takt CK1 und dem zweiten Takt CK2 erfaßt. Alternativ gibt der Phaseninverter und Normalisierer 326 den zweiten Takt CK2 in seiner normalen Phase aus, wenn der Phasendetektor 320 eine größere Phasendifferenz als der vorbestimmte Wert zwischen dem ersten Takt CK1 und dem zweiten Takt CK2 erfaßt. Als der Phaseninverter und Normalisierer 326 kann ein Exklusiv-ODER-Gatter (EXOR-Gatter) verwendet werden.
Der Detektor 314 für ein nicht benutztes Datengebiet kann ebenfalls mit einem D-Flip-Flop gebildet werden. Der Detektor 314 für ein nicht benutztes Datengebiet erfaßt ein nicht benutztes Datengebiet unter Verwendung von Identifikationsdaten, die in den ersten Daten D1 enthalten sind. Die Identifikationsdaten sind beispielsweise binäre Daten, welche "1" für ein benutztes Datengebiet oder "0" für ein nicht benutztes Datengebiet sind. Der Dateneingang (D- Eingang) des D-Flip-Flops 314 empfängt die Identifikationsdaten, und der erste Takt CK1 wird in den Takteingang (D-Eingang), wie in Figur 5 gezeigt, eingegeben. Die Identifikationsdaten sind ein Signal, welches beispielsweise im Header eines jedes Rahmens der ersten Daten D1 existiert, um anzuzeigen, ob die Daten in dem Rahmen Daten einschließt, die in der Empfangsvorrichtung zu lesen sind und verwendet werden. Das Schaltkreisdiagramm des ersten, in Figur 5 gezeigten Ausführungsbeispiels zeigt eine Vorrichtung zum Verarbeiten von nur einem Bit, um die Erläuterung zu vereinfachen.
Die Phasenverschiebungssteuerung 322 sperrt die Phasenverschiebungssteuerung in der Phasensteuerung 316, selbst wenn eine Phasendifferenz innerhalb des vorbestimmten Werts von dem Phasendetektor 320 erfaßt wird, bis der Detektor 314 für ein nicht benutztes Datengebiet ein nicht benutztes Datengebiet in den ersten Daten D1 erfaßt. Das heißt, die Phasenverschiebungssteuerung 322 erlaubt eine Phasenverschiebungssteuerung in der Phasensteuerung 324 nur, wenn ein nicht benutztes Datengebiet erfaßt wird, und nicht, wenn ein benutztes Datengebiet erfaßt wird. Ein D-Flip-Flop kann als die Phasenverschiebungssteuerung 322 verwendet werden. Die Ausgabe von dem Phasendetektor 320 wird in den Dateneingang (D-Eingang) des D-Flip-Flops eingegeben, der die Phasenverschiebungssteuerung 322 bildet, und die Ausgabe von dem Detektor 314 für ein nicht benutzes Datengebiet wird in den Takteingang (C-Eingang) davon eingegeben.
Das von dem Phasendetektor 320 erfaßte Ergebnis wird in der Phasenverschiebungssteuerung 322 gehalten, bis ein nicht benutztes Datengebiet von dem Detektor 314 für ein nicht benutztes Datengebiet erfaßt wird. Sobald ein nicht benutztes Datengebiet erfaßt worden ist, werden die gehaltenen Daten an den Phaseninverter und Normalisierer 326 der Phasensteuerung 316 gegeben. Wenn der Detektor 314 für ein nicht benutztes Datengebiet ein nicht benutztes Datengebiet erfaßt, veranlaßt er die Phasenverschiebungssteuerung 322, die Ausgaben von dem Phasendetektor 320 zu verriegeln. Die Phasenverschiebungssteuerung 322 wird nämlich zwischen den Phasendetektor 320 und die Phasensteuerung 316 eingefügt, so daß die in die Phasensteuerung 316 eingegebenen Daten nicht verändern werden, bis das nicht benutzte Datengebiet erfaßt wird.
Mit der oben erwähnten Struktur werden die ersten Daten D1 entweder direkt oder phasenverschoben an den Ausgangspuffer 318 gegeben, abhängig vom Erfassungsergebnis des Phasendetektors 320. Wenn jedoch der Detektor 314 für ein nicht benutztes Datengebiet das nicht benutzte Datengebiet der Eingangsdaten D1 nicht erfaßt, wird eine Phasenverschiebungssteuerung in der Phasenverschiebungssteuerung 316 durch Halten des zuvor von dem Phasendetektor 320 ausgegebenen Erfassungsergebnisses in der Phasenverschiebungssteuerung 322 gesperrt. Danach wird eine Phasenverschiebungssteuerung durch Verriegeln des gegenwärtig von dem Phasendetektor 320 ausgegebenen Erfassungsergebnisses zugelassen, wenn der Detektor 314 für ein nicht benutztes Datengebiet ein nicht benutztes Datengebiet der ersten Daten D1 erfaßt.
Das nicht benutzte Datengebiet entspricht einem ungültigen Gebiet in einem Overhead-Gebiet eines Signalformates, das aus dem Overhead-Gebiet und einem Nutzgebiet in Einheiten eines Bytes besteht, wie etwa dem in einem synchronen optischen Netzwerk verwendeten Signalformat. Das ungültige Gebiet zeigt an, daß das Gebiet gegenwärtig nicht als das spezielle Steuerbyte definiert ist, obwohl es zukünftig als Steuerinformation definiert sein kann. In solch einem Netzwerk wird die Verarbeitung Byte für Byte durchgeführt, und die Verarbeitung für jedes Bit, wie im oben beschriebenen Ausführungsbeispiel erläutert, wird parallel für 8 Bit durchgeführt. Das Header-Bit eines jeden Bytes ist das Identifikationsdatum, und die anderen sieben (7) Bits werden parallel abhängig vom Inhalt des Identifikationsdatums verarbeitet.
Die oben beschriebene Phasensteuerungsoperation wird detaillierter im folgenden unter Bezugnahme auf die Zeitdiagramme der Figuren 7A-7G und Figuren 8A-8G beschrieben. Es wird vermerkt, daß die Figuren 7G-7G und 8A- 8G die Differenzen von Verzögerungen für jedes Signal berücksichtigen. Ein Vergleich der Figur 7 mit Figur 2 kann das Verständnis dieser Steuerung erleichtern. In diesem Ausführungsbeispiel wird, wenn eine Phasendifferenz innerhalb des vorbestimmten Werts von dem Phasendetektor 320 (Figur 6C) erfaßt wird, eine Phasenverschiebungssteuerung für die ersten Daten D1 durchgeführt durch Invertieren des zweiten Taktes CK2 bei EXOR 326, wie in Figur 6D gezeigt ist. Weil jedoch Daten in dem Gebiet verwendet werden (Gebiet verwendeter Daten), wird solch eine Steuerung nicht durchgeführt. Nichts desto weniger wird eine Phasenverschiebungssteuerung der ersten Daten D1 durchgeführt durch Invertieren des Taktes CK2 bei EXOR 326, wenn das nicht benutzte Datengebiet irgendwann erfaßt wird ("0"-Gebiet der Figur 6B).
Ferner zeigt Figur 8 die Zeitdiagramme, wenn eine Phasendifferenz einen vorbestimmten Wert überschreitet, nachdem die Phasensteuerungsoperation durchgeführt worden ist. Die Phasenverschiebungssteuerungsoperation wird durchgeführt durch Normalisieren des zweiten Taktes CK2 am EXOR 326, wenn ein nicht benutztes Datengebiet (Gebiet "0" der Figur 7B) von dem Detektor 314 für ein nicht benutztes Datengebiet erfaßt wird. Mit solch einer Steuerung wird nur das nicht benutzte Datengebiet ausgelassen oder zweimal in der Empfangsvorrichtung gelesen, und die empfangsseitig benutzten Datengebiete werden niemals ausgelassen. Somit kann eine genaue Verarbeitung in der Empfangsvorrichtung durchgeführt werden.
In einem synchronen Multiplexübertragungssystem wird das nicht benutzte Datengebiet mit einer Rate von ungefähr 1/30 des benutzte Datengebietes erzeugt. Selbst wenn eine Phasenverschiebungssteuerung von Daten nicht direkt durchgeführt wird, nachdem die Phasendifferenz innerhalb dem vorbestimmten Wert erfaßt wird, wird deshalb die Phasenverschiebung von Daten durchgeführt, nachdem ein nicht benutztes Datengebiet auftritt. Somit tritt das Problem des Lesens des Partitionierungsgebietes der Daten nicht auf.
Als nächstes wird ein zweites Ausführungsbeispiel der vorliegenden Erfindung erläutert. Der Phasenanpassungsschaltkreis des zweiten Ausführungsbeispiels hat die in Figur 6 gezeigte Struktur. Beispielsweise ist der Phasenanpassungsschaltkreis innerhalb des Endverstärkers (terminal repeater) vorgesehen. Das zweite Ausführungsbeispiel unterscheidet sich vom ersten Ausführungsbeispiel in der Struktur und im Ort der Phasenverschiebungssteuerung 322. Eine Phasenverschiebungssteuerung 322 des zweiten Ausführungsbeispiels ist nämlich als Gatterschaltkreis gebildet, um die Zuführung des ersten Taktes CK1 an den Takteingang des Phasendetektors 320 zu steuern. Beispielsweise kann ein NOR-Gatter als der Gatterschaltkreis 422 verwendet werden. Dieses ersetzt die Phasenverschiebungssteuerung 322 des ersten Ausführungsbeispiels. Die Ausgabe von dem Detektor 314 für ein nicht benutztes Datengebiet und der erste Takt CK1 werden in den Gatterschaltkreis, der die Phasenverschiebungssteuerung 422 bildet, eingegeben. Wenn der Detektor 314 für ein nicht benutztes Datengebiet ein nicht benutztes Datengebiet erfaßt, wird der erste Takt CK1 an den Phasendetektor 320 geliefert.
Selbst in der Struktur den zweiten Ausführungsbeispiels wird demgemäß, wenn der Detektor 314 für ein nicht benutztes Datengebiet ein nicht benutztes Datengebiet der ersten Daten D1 nicht erfaßt, eine Phasenverschiebungssteuerung von der Phasensteuerung 316 gesperrt. Wenn andererseits der Detektor 314 für ein nicht benutztes Datengebiet ein nicht benutztes Datengebiet der ersten Daten D1 erfaßt, wird eine Phasenverschiebungssteuerung von der Phasensteuerung 316 zugelassen. Demgemäß kann mit dem zweiten Ausführungsbeispiel ein Effekt ebenfalls erzielt werden, der dem des ersten Ausführungsbeispiels ähnlich ist.

Claims

1. Phasenanpassungsschaltkreis zum Umwandeln von ersten Daten (D1), die mit einem ersten Takt (CK1) synchronisiert sind, in zweite Daten (D2), wobei die zweiten Daten denselben Inhalt wie die ersten Daten (D1) haben und mit dem zweiten Takt (CK2) mit derselben Frequenz wie der erste Takt (CK1) synchronisiert sind, wobei der Phasenanpassungsschaltkreis umfaßt:

- Eingangspuffereinrichtungen (210, 310) zum Aufnehmen der ersten Daten (D1) mit dem ersten Takt, wobei die ersten Daten (D1) benutzte und nicht benutzte Datengebiete einschließen;

- Ausgangspuffereinrichtungen (218, 318) zum Senden der zweiten Daten (D2) mit dem zweiten Takt (CK2);

- Phasendetektoreinrichtungen (220, 320) zum Vergleichen von Phasen der ersten (CK1) und zweiten (CK2) Takte, um eine Phasendifferenz innerhalb eines vorbestimmten Werts zu erfassen;

- Phasensteuerungseinrichtungen (216, 316), die betriebsmäßig mit den Eingangspuffereinrichtungen (210, 310), den Ausgangspuffereinrichtungen (218, 318) und den Phasendetektoreinrichtungen (220) verbunden sind, um eine Phasenverschiebungssteuerung durch direktes Ausgeben der ersten Daten (D1) an die Ausgangspuffereinrichtungen (218, 318) durchzuführen, wenn die Phasendifferenz innerhalb des vorbestimmten Werts nicht von der Phasendetektoreinrichtung (220) erfaßt wird, oder durch Ausgeben der ersten Daten (D1) phasenverschoben an die Ausgangspuffereinrichtungen (218, 318), wenn die Phasendifferenz innerhalb des vorbestimmten Werts von der Phasendetektoreinrichtung (220) erfaßt wird;

- Detektoreinrichtungen (214, 314) für ein nicht benutztes Datengebiet, um eines der nicht benutzten Datengebiete in den ersten Daten (D1) zu erfassen; und

- Phasenverschiebungssteuerungseinrichtungen (222, 322), die betriebsmäßig mit den Detektoreinrichtungen (214, 314) für ein nicht benutztes Datengebiet verbunden sind, um die Phasenverschiebungssteuerung durch die Phasensteuerungseinrichtungen (216, 316) zu sperren, wenn die Detektoreinrichtungen (214, 314) für ein nicht benutztes Datengebiet nicht eines der nicht benutzten Datengebiete erfassen, und zum Zulassen der Phasenverschiebungssteuerung in den Phasensteuerungseinrichtungen (216, 316), wenn die Detektoreinrichtung (214, 314) für ein nicht benutztes Datengebiet eines der nicht benutzten Datengebiete erfaßt.

2. Phasenanpassungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Phasenanpassungsschaltkreis in einem synchronen optischen Netzwerk vorgesehen ist,

- wobei die ersten Daten (D1) ein synchrones optisches Netzwerkformat einschließlich einem Overhead-Abschnitt und einem Nutzabschnitt aufweisen, und

- worin die nicht benutzten Datengebiete definierte Gebiete in dem Overhead-Abschnitt des synchronen optischen Netzwerkformates sind.

3. Phasenanpassungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverschiebungssteuerungseinrichtung (222, 322) die Phasenverschiebungssteuerung in den Phasensteuerungseinrichtungen (216, 316) sperrt durch Sperren einer Ausgabe (C) von der Phasendetektoreinrichtung (220, 320) an die Phasensteuerungseinrichtungen (216, 316), wenn die Detektoreinrichtung (214, 314) für ein nicht benutztes Datengebiet eines der nicht benutzten Datengebiete nicht erfaßt.

4. Phasenanpassungsschaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Phasenverschiebungssteuerungseinrichtung (222, 322) einen D-Flip-Flop (322) umfaßt, der betriebsmäßig verbunden ist, die Ausgabe (C) der Phasendetektoreinrichtungen (220, 320) an einem Dateneingang und eine Ausgabe (B) der Detektoreinrichtungen (214, 314) für ein nicht benutztes Datengebiet an einem Takteingang zu empfangen.

5. Phasenanpassungsschaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Phasenansteuerungseinrichtung (216, 316) umfaßt:

- ein Exklusiv-ODER-Gatter (326), dessen erster Eingang den zweiten Takt (CK2) empfängt, und dessen zweiter Eingang eine Ausgabe der Phasenverschiebungssteuerungseinrichtungen (222, 322) empfängt, um einen Zwischentakt (D) zu erzeugen; und

- einen Zwischenpuffer (324) zum Senden der ersten Daten in der Zeitgabe des Zwischentaktes.

6. Phasenanpassungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverschiebungssteuerungseinrichtung (222, 322) die Phasenverschiebungssteuerung in der Phasensteuerungseinrichtung (216, 316) durch Sperren einer Eingabe des ersten Taktes (CK1) an die Phasendetektoreinrichtungen (220, 320) sperrt, wenn die Detektoreinrichtung (214, 314) für ein nicht benutztes Datengebiet eines der nicht benutzten Datengebiete nicht erfaßt.

7. Phasenanpassungsschaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die Phasenverschiebungssteuerungseinrichtung (222, 322) einen Gatterschaltkreis (322) umfaßt, dessen erster Eingang den ersten Takt (CK1) empfängt, und dessen zweiter Eingang eine Ausgabe der Detektoreinrichtung (214, 314) für ein nicht benutztes Datengebiet empfängt, um den ersten Takt (CK1) in die Phasendetektoreinrichtung (220, 320) einzugeben, wenn die Detektoreinrichtung (214, 314) für ein nicht benutztes Datengebiet das nicht benutzte Datengebiet erfaßt.

8. Phasenanpassungsschaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die Phasensteuerungseinrichtung (216, 316) umfaßt:

- ein Exklusiv-ODER-Gatter (326) mit einem ersten Eingang, welcher den zweiten Takt (CK2) empfängt, und einem zweiten Eingang, welcher die Ausgabe der Phasendetektoreinrichtung (320) empfängt, um einen Zwischentakt zu erzeugen; und

- einen Zwischenpuffer (324) zum Senden der ersten Daten (D1) in der Zeitgabe des Zwischentaktes.

9. Phasenanpassungsschaltkreis nach Anspruch 6 oder 8, dadurch gekennzeichnet, daß die Phasensteuerungseinrichtung (216, 316) ferner Verzögerungseinrichtungen (328) zum Verzögern des zweiten Taktes (CK2) umfaßt.

10. Phasenanpassungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß das Phasenanpassungssystem in einem Endverstärker (terminal repeater) eines synchronen Multiplexübertragungssystems vorgesehen ist, und

worin die ersten Daten den zweiten Daten entsprechen, und die erste Frequenz gleich der zweiten Frequenz ist.

11. Phasenanpassungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverschiebungssteuerungseinrichtung umfaßt:

- Zwischenpuffereinrichtungen zum Empfangen der ersten Daten von der Eingangspuffereinrichtung und zum Ausgeben der ersten Daten mit dem Zwischentakt oder dem invertierten Zwischentakt;

- Phasenverschiebungssperreinrichtungen zum Sperren des Invertierens des Zwischentaktes, bis die Datenerfassungseinrichtung ein nicht benutztes Datengebiet erfaßt; und

- Phaseninversions- und Normalisierungseinrichtungen zum Erzeugen des Zwischentaktes oder des invertierten Zwischentaktes.

12. Phasenanpassungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverschiebungssteuerungseinrichtung ferner Verzögerungseinrichtungen zum Verzögern des zweiten Taktes umfaßt, um den Zwischentakt zu erzeugen.

13. Verfahren zum Umwandeln von ersten Daten (D1) von einem Übertragungssystem in zweite Daten (D2) für ein Empfangssystem, wobei die ersten Daten (D1) mit einem ersten Takt (CK1) mit einer ersten Phase synchronisiert sind, und die zweiten Daten (D2) mit einem zweiten Takt (CK2) mit einer zweiten Phase synchronisiert sind, und die ersten Daten (D1) benutzte und nicht benutzte Datengebiete aufweisen, wobei das Verfahren die Schritte umfaßt:

(a) Empfangen der ersten Daten (D1), des ersten Taktes (CK1) und des zweiten Taktes (CK2);

(b) Bestimmen einer Phasendifferenz zwischen der Phase des ersten Taktes (CK1) und der Phase des zweiten Taktes (CK2);

(c) Vergleichen der Phasendifferenz mit einem vorbestimmten Wert;

(d) Erzeugen eines Phasendifferenzsignals (C) auf der Grundlage des Vergleichs in Schritt (c);

(e) Erfassen eines der benutzten und nicht benutzten Datengebiete in den ersten Daten (D1);

(f) Verschieben der ersten Daten (D1), um verschobene erste Daten (E) zu erzeugen, wenn das Phasendifferenzsignal (C) anzeigt, daß die Phasendifferenz kleiner ist als der vorbestimmte Wert, und wenn die Erfassung in Schritt (e) eines der nicht benutzten Datengebiete erfaßt; und

(h) Ausgeben der ersten Daten (D1) oder der verschobenen ersten Daten als die zweiten Daten (D2).

14. Verfahren nach Anspruch 13, mit den Schritten

- Umwandeln des zweiten Taktes (CK2) in einen Zwischentakt;

- Invertieren des Zwischentaktes, um einen invertierten Zwischentakt (D) zu erzeugen, wenn das Phasendifferenzsignal anzeigt, daß die Phasendifferenz kleiner ist als der vorbestimmte Wert, und wenn die Erfassung in Schritt (e) eines der nicht benutzten Datengebiete erfaßt;

- Erzeugen von Zwischendaten (E) von den ersten Daten (D1) in Übereinstimmung mit dem Zwischentakt, wenn der invertierte Zwischentakt (D) nicht erzeugt wird, oder dem invertierten Zwischentakt (D), wenn der invertierte Zwischentakt in Schritt (g) erzeugt wird, und

- Ausgeben der zweiten Daten (D2) von den Zwischendaten (E) in Übereinstimmung mit dem zweiten Takt (CK2).

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Verfahren von einem Endverstärker (terminal repeater) eines synchronen Multiplexübertragungssystems durchgeführt wird, und

die ersten Daten (D1) den zweiten Daten (D2) entsprechen, und die erste Frequenz gleich der zweiten Frequenz ist.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Umwandlung des zweiten Taktes (CK2) in einen Zwischentakt den Schritt des Verzögerns der zweiten Phase des zweiten Taktes (CK2) umfaßt, um den Zwischentakt zu erzeugen.