SU370632A1 - ВСЕСОЮЗНАЯ '^ __..Л;Р1П-::л,- :_v,,,,^.j,g -_?i:Hiiii>&;i-eHa МБА ^-I4ECKAf ! - Google Patents

Description

Изобретение относитс  к техиике св зи и может быть применено дл  получени  статистичеаких данных о характере распределени  ошибок трансформации символов и ошибок синХ|ронизации в каналах св зи.

Известйо устройство дл  стат1истичеоких испытаний каналов св зи, содержащее передающий прео.5разаватель Последовательности с обратньши св з ,ми и приемный ирео-бразователь без обратных св зей.

Однако с помощью этого устройства нельз  автоматически раздел ть ошибки трансформации символов и сбоев цикловой (кодовой ) синхронизации, т. е. выпадений или вставок символов. В результате невозможно получить статистические данные о характере распределени  ошибок сийхронизащии.

Целью изобретени   вл етс  автоматизаци  процесса испытаний реальных каналов св зи за счет раз-делени  ошибок трансформации и ошибок синхронизации.

Дл  этого предложенное устройство снабжено дополнительным преобразователем последовательности с управл емой обратной св зью, счетчиком подр д идущих нулей, динамическим триггером и  чейкой «запрет. Вход преобразовател  последовательности с управл емой обратной св зью соединен с выходом приемного преобразовател  без обратных св зей и входОМ счетчика подр д идущих

нулей, выход которого соед51нен с входом динамического триггера и одним из входов  -чейки «запрет. Выход динамичесКого триггера св зан со входом  чейки «И в цепи упрнрлени  обратной св зью преобразовател  последовательности , выход которой соединен со вторым входО|М  чейки «запрет, а ее выход подключен к управл ющему входу динамического триггера.

Блок-схема предложенного устройства представлена на чертеже.

Преобразователь 1 последовательности на п разр дов с обратными св з ми генерирует иа выходе последовательность, структура которой полностью определена его передаточной функцией

p.,,0 ()

X(

где Y(D)-последовательность на выходе преобразовател , записанна  в виде многочлена задержки, X{D)-последовательность на входе преобразовател  1, та.кже записанна  в виде многочлена задержки .

Если на вход преобразовател  / подать последовательность , состо щую только из одной «1, то на его выходе последовательность будет представл ть собой результат делени 

этой единицы на передаточную функцию преобразовател , т. е.

Y(D)IP(D)

Лреобразователь 2 последовательности на п раз-р дов - без обратных св зей с такой передаточной функцией, но умножает входную последовательность на передаточную функцию P(D).

Следо-вательно, на его выходе при отсутствии помех может по витьс  только одна единица в момент «запуска преобразовател  1, а все последующее врем  работы преобразователей на выходе п.реобразо.вател-  2 будут идти нули. То есть, последовательность У(В, (получаема  на вььходе преобразовател  /,  вл етс  нулевой последовательностью дл  цреобразО;вател  2. Преобразователь 2 без обратной св з,и, поэтому его реакци  на единичное воздействие заканчиваетс  через число тактов, равное числу элементов задерл ки в преобразователе, т. е. через п тактов. Структура реакции также определ етс  передаточной функцией P(D).

Следовательно, если на вход преобразовател  2 поступает последовательность, представл юща  собой сумму по nioa., нулевой последовательностн У (D) и лю:бой другой У (Л) (в ТО.М числе последовательности ошнбак , вызьгваемой помехой в канале св зи), то на его выходе будет последовательность, представл юща  собой реакцию y(D) преобразовател  на ненулевую последовательность У(О. По структуре реакци  y(D) представл ет собой результат умножени  ненулевой последовательности У(D) на передаточную функцию преобразовател  2. Если такую последовательность У(О) подать теперь на вход преобразовател  3 последовательности на п раз1р |дов с управл емой обратной св зью с передаточной функцией f(D), iHO осуществл ющего деление входной последовательности Y(D) на передаточную функцию P(D), то на его выходе получим последовательность У(D) Y(D), так как

Y(D) .P(D) y(D); (D},

на выходе преобразовател  3 выдел етс  последовательность ощибок, котора  вызывает трансформацию символов О - 1 или 1- О в нулевой последовательности У(О).

Счетчик 4 подсчитывает / подр д идущих нулей на .выходе преобразовател  2 и тем самым сигнализирует о том, что входна  последовательность У(D  вл етс  нулевой дл  преобразовател  2, и о том, что помехи в канале отсутствуют. Выход счетчика 4 соединен со входом динамического триггера 5, который после запуска обеспечивает замыкание цепи

обратной св зи преобразовател  2 через  чейку «И 6 и разрывает эту св зь при обнаружении сбо  цикловой синхронизации до следующего пускового сигнала с выхода счетчика нулей.

Обнаружение циклового сбо  осуществл ет  чейка 7 «запрет, котора  устанавливаетс  в состо ние «1 каждой единицей в последовательности y(D), а в состо ние «О без

считывани  каждой «1 - единицей в последовательности y(D). Если ощибки в канале  вл ютс  ошибками трансформации, то после последней «1 в последовательности ) счетчик 4 отсчитает / нулей, сигналом на его

выходе считает содержимое в  чейке 7, котора  окажетс  в нулевОМ состо нии. Если же ошибки  вл ютс  ощибками синхронизации, то  чейка 7 окажетс  в состо нии «1 к моменту ее опроса сигналом со счетчи1ка 4, и

сигналом на ее выходе остановитс  динамический триггер 5, который разорвет цепь обратной св зи в преобразователе 3. Преобразователь 3 через п тактов «обнулитс , а сигнал с выхода  чейки 7 подаетс  к счетчику

сбоев цикловой синхронизации. После подсчета счетчи1ко/м 4 / нулей цепь обратной св зи в преобразователе 3 восстанавливаетс , и устройство готово к анализу состо ни  канала . В результате обеспечиваетс  автоматизаци  процесса испытани  каналов св зи, так как не требуетс  участи  оператора в восстановлении испытательного прибора в состо ние цикловой синхронизации.

Предмет изобретени 

Устройство дл  статистических испытаний каналов св зи, содержащее передающий преобразователь последовательности с обратными св з ми приемный преобразователь без обратных св зей, отличающеес  тем, что, с целью автоматизации процесса .испытаний реальных каналов св зи за счет автоматического разделени  ошибок

трансформации и ошибок синхронизации, оно снабжено дополнительным преобразователем последовательности с управл емой обратной св зью, счетчиком подр д идущих нулей, динагМИческим триггером и  чейкой «запрет,

причем вход преобразовател  последовательности с управл емой обратной св зью соединен с выходом приемного преобразовател  без обратных св зей и входом счетчика подр д идущих нулей, выход которого соединен со

входом динамического триггера и одним из входов  чейки «запрет, а выход динамического триггера св зан со входом  чейки «И в цепи управлени  обратной св зью преобразовател  последовательности, выход которой

соединен со вторым входом  чейки «запрет, а ее выход подключен к заправл ющему входу диналш.ческого триггера.

ril-OrCh-CH noJiQ

flL;-ff

П

0-И

h

iJ

J.

/ счетчинц

числа -

сбоев

юа

I-U L

iSitetr:.

ьП

E

4ta..

J

si

U