SU1480129A1 - Устройство дл передачи информации с контролем ошибок высокой кратности - Google Patents

Abstract

Изобретение относитс  к области электросв зи и может использоватьс  в системах передачи информации дл  защиты от ошибок. Цель изобретени  - повышение достоверности передаваемых сообщений и упрощение структуры устройства. Устройство содержит синхронизатор, первый распределитель импульсов, блок ключевых элементов, аналого-цифровой преобразователь, генератор эталонных кодов, преобразователь кода, второй распределитель импульсов, элемент ИЛИ и блок простых кодеров. 3 з.п. ф-лы, 3 ил.

Description

Изобретение относитс  к электрО св зи и может быть использовано в системах передачи информации дл  защиты от ошибок.

Цель изобретени  - повышение достоверности передаваемых сообщений и упрощение структуры устройства.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема генератора эталонных кодов; на фиг. 3 - структурна  схема блока двоичных сумматоров.

Устройство (фиг. 1) содержит синхронизатор 1, первый распределитель 2 импульсов, блок 3 ключевых элементов , аналого-цифровой преобразователь (АЦП) 4, генератор 5 эталонных кодов, преобразователь 6 кода, второй распределитель 7 импульсов, элемент ИЛИ 8 и блок 9 простых кодеров , состо щий из узлов 10.1- 10.г (г - число простых кодеров) элементов ИЛИ, узлов 11.1-11.г элементов И и узлов 12.1-12.г двоичных сумматоров.

Генератор эталонных кодов (фиг.2) содержит элементы И первой и второй групп 13-20, элементы ИЛИ 21-24 группы и элемент НЕ 25.

Узел двоичных сумматоров (фиг.З) содержит элементы ИЛИ 26.1-26.р, где р - число проверочных элементов по данному алгоритму формировани  кодовых символов, Т-триггеры 27.1-27.р, элементы И 28.1-28.р и RS-триггеры 29.1-29.р.

Устройство работает следующим образом .

i Первый распределитель 2 импуль- сов, управл емый импульсами синхронизатора 1 с частотами ЈСли f«, формирует N последовательностей коммутирующих импульсов, сдвинутых по оси времени один относительно другого на величину KTk, где Тк - длительность канального интервала, ,2,.. ., равна  1/f ед. Этими импульсами поочередно отпираютс  ключевые элёменс 58

(Л

ь

00

1C

СО

10

15

20

ты блока 3 ключевых элементов. На вторые входы каждого из ключевых элементов блока 3 додаютс  непрерывные сигналы Ч х(ь). Выборки этих сигналов последовательно ввод тс  в АЦП 4,где формируютс  К-значные информационные слова в параллельной форме. Интервалы между моментами образовани  слов равны длительности Tk канального интервала .

Второй распределитель 7 импульсов под действием синхроимпульсов, следующих с частотой слов fCA и частотой символов fс, вырабатывает п последовательностей импульсов, сдвинутых один относительно другого на 1р (1 1 ,2,...,п-1). Величина п равна числу посылок в кодобом слове по окончании процесса кодировани . В п-разр д- ном слове К элементов  вл ютс  информационными , а (п-К) - проверочными.

С помощью последовательностей синхроимпульсов синхронизатора 1 производитс  преобразование К-разр дного ин- 25 формационного слова (), выдаваемого АЦП 4 в параллельной форме, в последовательное кодовое слово. Дл  этого последовательности синхроимпульсов подаютс  из распределител  2 на вторые входы преобразовател  6 кода, на первые входы которого подаютс  в параллельной форме разр дные посыпки из АЦП 4. В результате на выход блока 6 поступает сигнал, представл ющий информационных слов.

С помощью узлов 10.1-10.г элементов ИЛИ блока 9 простых кодеров реализуютс  алгоритмы формировани  проверочных элементов. Узел 10.1 реализует алгоритм А1, узел 10.2 - алгоритм А2, узел 10.г - алгоритм Аг.

Структурные схемы узлов 10 элементов ИЛИ определ ютс  примен емыми

1 В каждом сумматоре в конце К-й посылки информационного слова будет образована двоична  сумма указанных информационных элементов. С помощью 5. последовательностей импульсов из распределител  7 производитс  считывание данных из узлов 12 двоичных сумматоров .

Последовательности информационных элементов и последовательности проверочных элементов через элемент ИЛИ 8 подаютс  на выход устройства. Устройство работало бы таким образом, если бы одновременно не решалась задача групповой и кадровой синхронизации.

Кодовые синхрослова групповой и кадровой синхронизации вырабатывает генератор 5 эталонных кодов. В течение (N-1)-канального интервала он формирует синхрослова групповой синхронизации , а в течение N-го интервала - синхрослова кадровой синхронизации .

На вход генератора 5 поступает последовательность импульсов с N-ro выхода первого распределител  2 импульсов с частотой, равной частоте кадров f«. Эта последовательность подаетс  на соответствующие входы первых S, где S - разр дность синхрослова , элементов И 14, 16, 18 и 20. Инвертированна  последовательность подаетс  на запараллелейные входы вторых S элементов И 13, 15, 17 и 19.

последовательность из 7-разр дных35 Вторые входы элементов 13 и 14, 15 и

16, 17 и 18, 19 и 20 запараллелены и соединены с соответствующим выходом распределител  7 импульсов. Число S равно числу разр дов синхрослова групповой или кадровой синхронизации.

С помощью элементов И 13, 15, 17 и 19 и элементов ИЛИ 21-24 формируютс  кодовые синхрослова кадровой синхронизации , а с помощью элементов И

30

40

кодами. Узел включает в себ  элементы 45 14, 16, 18 и 20 и элементов ИЛИ 21ИЛИ по числу формируемых по реализуемому блоком алгоритму проверочных элементов.

Св зи элементов ИЛИ узлов определ ютс  заранее отобранными алгоритмами из общего их числа, равного К. При этом используютс  только те, которые позвол ют увеличивать кодовое рассто ние кода.

На одни входы элементов И узлов 11 элементов И подаютс  последовательности импульсов с узлов 10, а на другие входы - информационные слова .

24 формируютс  кодовые синхрослова групповой синхронизации.

Кажда  цепочка 13, 14 и 21 или 15, 16 и 22, или 17, 18 или 23, или

19, 20 и 24 обеспечивает формирование двоичной посылки (разр да) синхрослова групповой или кадровой синхронизации . Разр дна  посылка Ь( или Ъ (. „ (где bf - посылка слова групповой

синхронизации, а - посыпка слова- кадровой синхронизации) 1 или О. Качество первой посылки 1 или О определ етс  наличием или отсутствием св зи элементов ИЛИ 21 с выходами

51

элементов И 13 и 14. Качество второй посыпки синхрослова определ етс  наличием или отсутствием св зи элементов ИЛИ 22 с выходами элементов И 15 и 16 и т.д. В приведенной схеме первые посыпки синхрослов групповой и кадровой синхронизации равны 1, вторые посылки соответственно 1 и 0...(S-1)-e соответственно О и 1 и S-e - 1 и 1.

Момент выдачи соответствующих посылок синхрослов определ етс  последовательност ми импульсов, которые снимаютс  с выходов второго распреде лител  7 импульсов. Эти посылки суммируютс  в двоичных сумматорах 12 вместе с информационными посыпками . В результате формируемые последовательности содержат сведени  как о проверочных элементах, так и об элементах синхрослов.

Первый проверочный элемент получаетс  как сумма по модулю два информационных элементов а, Ар а , af

и а. К этой сумме добавл етс  элемент Ь1Грили Ь-к. Он поступает в двоичный сумматор после суммировани  по модулю два элементов а1 и а„. В результате в первом двоичном сумматоре фиксируетс  двоична  сумма

а,® а7©Ь1Гр© а5 + а., С1гр

или

а, © . € а4© ау ® а-, С1к

Аналогично образуютс  элементы С С,...

На выходе элемента ИЛИ 8 получаютс  кодовые слова:

с  с элементами синхрослов (если число проверочных элементов (п-К) числа S элементов синхрослов). проверочных элементов

К р1 + р2 + р ,

где р - число двоичных сумматоров

1-го простого кодера; р - число двоичных сумматоров

2-го простого кодера; р 3 - число двоичных сумматоров

3-го простого кода. Если кодеры одинаковые, то pf

PI Р э Р

Число разр дов синхрокода S п-К.

На приемной стороне путем суммировани  по модулю два соответствующих прин тых информационных элементов af, аг...а7 с элементами С1. ..С производитс  восстановление элементов b.,. .. b s синхрослов групповой и кадровой синхронизации. Эти слова ввод тс  в коррел торы, куда подаютс  кодовые синхрослова, вырабатываемые генератором эталонных кодов.

Основные пики функций взаимной коррел ции восстановленных кодовых слов и кодовых слов, формируемых на приемной стороне,  вл ютс  сигналами групповой или кадровой синхронизации.

Синхронизаци  может быть обеспечена также с помощью согласованных фильтров.

Одновременно на приемной стороне производитс  декодирование с целью исправлени  ошибок заданной кратности .

L

aialaSa4a5atai irp lrp - 3rp

srp

dn-f-kdn-K

ИЛИ

aia«a3a«a5a a Ј

. ,CSK d B44 де a 1...a 7

t i . - e

к C1KC3(C .

d n-f-K i H-K

информационные элементы;

элементы, образованные путем суммировани  по модулю два проверочных элементов с одним из S элементов синхрослова групповой или кадровой синхронизации;

проверочные элементы, которые не суммируют5

0

5

Claims (4)

1. Устройство дл  передачи информации с контролем ошибок высокой кратности , содержащее последовательно соединенные синхронизатор, первый распределитель импульсов, блок ключевых элементов и аналого-цифровой преобразователь, синхровход которого соединен с первым выходом синхронизатора , вторые входы блока ключевых элементов  вл ютс  входом устройства , генератор эталонных кодов, первый вход которого соединен с вторым выходом первого распределител  импульсов , отличающеес  тем, что, с целью повышени  достоверности передаваемых сообщений и упрощени  структуры устройства, в него введены второй распределитель импульсов , элемент ИЛИ, блок простых кодеров и преобразователь кодов, первые входы которого подключены к соответствующим выходам аналого-цифрового преобразовател , первый и второй входы второго распределител  импульсов подключены к одноименным выходам синхронизатора, первые и вторые выходы второго распределител  импульсов соединены соответственно с вторыми входами Преобразовател  кодов и генератора эталонных кодов, г групп выходов которого (г - число простых кодеров ) соединены с соответствующими первыми входами блока простых кодеров , выходы которого соединены с соответствующими первыми входами элемента ИЛИ, г групп третьих и г групп четвертых выходов второго распределител  импульсов соединены соответственно с соответствующими вторыми и третьими входами блока простых кодеров , выход преобразовател  кодов соединен с четвертым входом блока простых кодеров и с вторым входом элемента ИЛИ, выход которого  вл етс  выходом устройства.

2. Устройство по п.отличающеес  тем, что генератор эталонных кодов содержит элемент НЕ, две группы элементов И и группу элементов ИЛИ, выход элемента НЕ соединен с первыми входами элементов И первой группы, выходы элементов И первой группы, которым соответствуют символы 1 в кодовом слове групповой синхронизации, соединены с первыми входами соответствующих элементов ИЛИ, выходы элементов И второй группы , которым соответствуют символы 1 в кодовом слове кадровой синхронизации , соединены с вторыми входами соответствующих элементов ИЛИ, первые входы элементов И второй группы объединены с входом элемента НЕ и

0

5

0

5

0

5

0

5

 вл ютс  первым входом генератора эталонных кодов, вторые входы одноименных элементов И обеих групп со- s ответственно объединены и  вл ютс  вторыми входами генератора эталонных кодов, выходы элементов ИЛИ-  вл ютс  выходами генератора эталонных кодов.

3.Устройство по п.отличающеес  тем, .что блок простых кодеров содержит г узлов элементов ИЛИ, г узлов элементов И и г узлов двоичных сумматоров, выходы узлов элементов ИЛИ соединены с соответствующими первыми входами одноименных узлов элементов И, вторые входы которых объединены и  вл ютс  четвертым входом блока простых кодеров , первые и вторые входы узлов двоичных сумматоров  вл ютс  одноименными входами блока простых кодеров, выходы узлов элементов И соединены

с соответствующими третьими входами одноименных узлов двоичных сумматоров , выходы которых  вл ютс  выходами блока простых кодеров, входы узлов элементов ИЛИ  вл ютс  третьими входами блока двоичных сумматоров.

4.Устройство по п. 3, отличающеес  тем, что узел двоичных сумматоров содержит р элементов ИЛИ, р элементов И , р Т-тригге- ров и р RS-триггеров (р - число проверочных элементов простого кодера), выход каждого элемента ИЛИ соединен через одноименный Т-триггер с первым входом одноименного элемента И, выход которого соединен с первыми входами одноименных RS-триггера и элемента ИЛИ, вторые входы элементов ИЛИ и элементов И и RS-триггеров  вл ютс  соответственно третьими и вторыми входами узла двоичных сумматоров , третьи входы элементов ИЛИ и выходы RS-триггеров  вл ютс  соответственно первыми входами и выходами узла двоичных сумматоров.

©-M 25 A

0фиеЛ

22

фаг.2

й

Tj-|БТ| ЖТрр ш -

Уз faff- #а f1 .

Фиг.З

#o6xo&t t &7еме тс( S ИМ