JP3224310B2 - 並列伝送路復号化処理装置 - Google Patents
並列伝送路復号化処理装置Info
- Publication number
- JP3224310B2 JP3224310B2 JP20049093A JP20049093A JP3224310B2 JP 3224310 B2 JP3224310 B2 JP 3224310B2 JP 20049093 A JP20049093 A JP 20049093A JP 20049093 A JP20049093 A JP 20049093A JP 3224310 B2 JP3224310 B2 JP 3224310B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frame synchronization
- bit
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は並列伝送路復号化処理装
置に関し、更に詳しくはコンピュータシステム内のボー
ド・装置間或いは交換機や伝送処理端局内のノード・装
置間の並列信号伝送路における信号の復号化処理装置に
関する。
置に関し、更に詳しくはコンピュータシステム内のボー
ド・装置間或いは交換機や伝送処理端局内のノード・装
置間の並列信号伝送路における信号の復号化処理装置に
関する。
【０００２】近年、伝送装置やコンピュータ内において
は、プロセッサの高速化に伴い、年々その処理速度が向
上してきており、上記装置間の信号インタフェース速度
が高速化し、またその伝送距離も装置配置の柔軟性の観
点から増加する傾向にあり、光によるデータ接続は高速
化及び長距離化に対応しやすいことから、装置間のイン
タフェースとして期待されている。このため、多数の信
号を並列に比較的長い距離を伝送することのできるイン
タフェースを実現する必要がある。
は、プロセッサの高速化に伴い、年々その処理速度が向
上してきており、上記装置間の信号インタフェース速度
が高速化し、またその伝送距離も装置配置の柔軟性の観
点から増加する傾向にあり、光によるデータ接続は高速
化及び長距離化に対応しやすいことから、装置間のイン
タフェースとして期待されている。このため、多数の信
号を並列に比較的長い距離を伝送することのできるイン
タフェースを実現する必要がある。
【０００３】
【従来の技術】図５は従来システムの概念図である。＃
１の通信装置１と＃２の通信装置１とが並列伝送路２を
介して接続されている。並列伝送路２のチャネル数はＮ
である。図に示すようにＤ１からＤＮまでのＮビットの
並列データを並列伝送路２を介して他の通信装置１に伝
送する場合について考える。＃１の通信装置１から＃２
の通信装置１にデータ伝送するものとする。＃１の通信
装置１の出口では、図に示すように揃っていたデータ
も、＃２の通信装置１に到着する時には、伝送路の特性
の違い等により、図に示すように各ビットデータがばら
ばらに到着する。これでは、データ処理ができないの
で、受信側である＃２の通信装置１側では、受信したデ
ータを揃える処理を行う必要がある。また、データを伝
送するに際しては何らかの符号化を行うのが常であり、
受信側の通信装置１では復号化処理も行う必要がある。
１の通信装置１と＃２の通信装置１とが並列伝送路２を
介して接続されている。並列伝送路２のチャネル数はＮ
である。図に示すようにＤ１からＤＮまでのＮビットの
並列データを並列伝送路２を介して他の通信装置１に伝
送する場合について考える。＃１の通信装置１から＃２
の通信装置１にデータ伝送するものとする。＃１の通信
装置１の出口では、図に示すように揃っていたデータ
も、＃２の通信装置１に到着する時には、伝送路の特性
の違い等により、図に示すように各ビットデータがばら
ばらに到着する。これでは、データ処理ができないの
で、受信側である＃２の通信装置１側では、受信したデ
ータを揃える処理を行う必要がある。また、データを伝
送するに際しては何らかの符号化を行うのが常であり、
受信側の通信装置１では復号化処理も行う必要がある。
【０００４】従来、並列信号の復号時におけるフレーム
同期は、各データ系列にそれぞれフレーム同期回路があ
り、これにより各データ系列のフレームビットを検出
し、フレーム同期復帰を行っていた。この方式では、各
回路にフレームカウンタが必要になり、回路規模が複雑
化し、また大きくなってしまう。また、それぞれ独立に
フレームビットハンティングを行うため、全系列のデー
タのフレーム同期が完了するまでの時間が長い。
同期は、各データ系列にそれぞれフレーム同期回路があ
り、これにより各データ系列のフレームビットを検出
し、フレーム同期復帰を行っていた。この方式では、各
回路にフレームカウンタが必要になり、回路規模が複雑
化し、また大きくなってしまう。また、それぞれ独立に
フレームビットハンティングを行うため、全系列のデー
タのフレーム同期が完了するまでの時間が長い。
【０００５】このような不具合を回避する方法として、
既にマスタスレーブ形式の逐次データ選択によるフレー
ム同期回路が提案されている（特開昭６３−８６６３０
号）。この方式では、マスタチャネルの同期回路にのみ
フレームカウンタがあるので、回路規模は上記方式より
小さくなる。しかしながら、マスタチャネルでのフレー
ムビット位置の情報を受けた後に、スレーブチャネルの
信号のフレームビットを逐次に比較検出するため、全て
のフレームビット位置検出が完了するまでに時間がかか
ることになる。
既にマスタスレーブ形式の逐次データ選択によるフレー
ム同期回路が提案されている（特開昭６３−８６６３０
号）。この方式では、マスタチャネルの同期回路にのみ
フレームカウンタがあるので、回路規模は上記方式より
小さくなる。しかしながら、マスタチャネルでのフレー
ムビット位置の情報を受けた後に、スレーブチャネルの
信号のフレームビットを逐次に比較検出するため、全て
のフレームビット位置検出が完了するまでに時間がかか
ることになる。
【０００６】
【発明が解決しようとする課題】前記した２つのフレー
ム同期回路では、復号化回路全体の回路規模が増大して
しまい、フレーム同期が完了するまでに時間がかかって
しまう。また、フレーム同期回路を含む復号化回路もフ
レーム同期が完了するまでの時間が長い。
ム同期回路では、復号化回路全体の回路規模が増大して
しまい、フレーム同期が完了するまでに時間がかかって
しまう。また、フレーム同期回路を含む復号化回路もフ
レーム同期が完了するまでの時間が長い。
【０００７】本発明はこのような課題に鑑みてなされた
ものであって、回路規模を小さくすると共に、フレーム
同期完了までの時間を短くすることができる並列伝送路
復号化処理装置を提供することを目的としている。
ものであって、回路規模を小さくすると共に、フレーム
同期完了までの時間を短くすることができる並列伝送路
復号化処理装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。この図は、図５に示すような通信装置の
受信側の構成を示している。図において、１０は複数
（ｎチャネル）の並列伝送路を介して入ってくる信号に
対し、信号の各チャネルでフレーム同期用ビットの位置
を複数ビット同時比較処理方式で検出し、フレーム同期
処理を行うフレーム同期回路、２０はこれらフレーム同
期回路１０の出力を受けて、符号化されている信号を元
の信号の状態に戻して出力する復号部である。フレーム
同期回路１０は、その内の任意の１チャネルがマスタチ
ャネルとなり、その他はスレーブチャネルとなる。マス
タチャネルのフレーム同期回路１０からはフレームビッ
ト位置の検出信号（フレーム位置信号）が出力されて他
のフレーム同期回路１０に入る。また、全てのフレーム
同期回路１０には同期用のクロックが入力されている。
ック図である。この図は、図５に示すような通信装置の
受信側の構成を示している。図において、１０は複数
（ｎチャネル）の並列伝送路を介して入ってくる信号に
対し、信号の各チャネルでフレーム同期用ビットの位置
を複数ビット同時比較処理方式で検出し、フレーム同期
処理を行うフレーム同期回路、２０はこれらフレーム同
期回路１０の出力を受けて、符号化されている信号を元
の信号の状態に戻して出力する復号部である。フレーム
同期回路１０は、その内の任意の１チャネルがマスタチ
ャネルとなり、その他はスレーブチャネルとなる。マス
タチャネルのフレーム同期回路１０からはフレームビッ
ト位置の検出信号（フレーム位置信号）が出力されて他
のフレーム同期回路１０に入る。また、全てのフレーム
同期回路１０には同期用のクロックが入力されている。
【０００９】
【作用】先ず、マスタチャネルでフレームビットの位置
を検出すると、そのフレーム位置信号は各フレーム同期
回路１０に送られる。各フレーム同期回路１０は、この
フレーム位置を基準として、自己に入ってくるフレーム
ビット位置をその前後の数ビットからの並列比較処理動
作（同時比較処理動作）で求める。このように、本発明
によれば各フレーム同期回路１０はフレーム位置信号を
基準としてその前後数ビットを並列比較処理動作で求め
るため、フレーム同期完了までの時間を短くすることが
できる。また、フレーム同期回路１０において、フレー
ムカウンタはマスタチャネルのみに設ければよいので、
回路規模を小さくすることができる。
を検出すると、そのフレーム位置信号は各フレーム同期
回路１０に送られる。各フレーム同期回路１０は、この
フレーム位置を基準として、自己に入ってくるフレーム
ビット位置をその前後の数ビットからの並列比較処理動
作（同時比較処理動作）で求める。このように、本発明
によれば各フレーム同期回路１０はフレーム位置信号を
基準としてその前後数ビットを並列比較処理動作で求め
るため、フレーム同期完了までの時間を短くすることが
できる。また、フレーム同期回路１０において、フレー
ムカウンタはマスタチャネルのみに設ければよいので、
回路規模を小さくすることができる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２は本発明に係わるスレーブチャネルの
フレーム同期回路１０の具体的構成例を示すブロック図
である。図において、１１はフレーム信号の位置を基準
としてその前後ｍビットずらした、合計で２ｍ＋１ビッ
トのビット遅延回路、１２はその一方の入力にマスタチ
ャネルからのフレーム位置信号を、他方の入力に前記ビ
ット遅延回路１１の各ビット出力を受けて両方の信号を
比較する比較回路、１３は比較回路１２の出力を受け、
その後方に複数段の保護をかける保護回路、１４はこれ
ら保護回路１３の出力を受け、フレーム位置信号と一致
する、つまりフレーム位置にフレームビットがあるデー
タを選び出すセレクタである。該セレクタ１４の出力
は、復号部２０（図１参照）に入る。このように構成さ
れた装置の動作を説明すれば、以下のとおりである。
に説明する。図２は本発明に係わるスレーブチャネルの
フレーム同期回路１０の具体的構成例を示すブロック図
である。図において、１１はフレーム信号の位置を基準
としてその前後ｍビットずらした、合計で２ｍ＋１ビッ
トのビット遅延回路、１２はその一方の入力にマスタチ
ャネルからのフレーム位置信号を、他方の入力に前記ビ
ット遅延回路１１の各ビット出力を受けて両方の信号を
比較する比較回路、１３は比較回路１２の出力を受け、
その後方に複数段の保護をかける保護回路、１４はこれ
ら保護回路１３の出力を受け、フレーム位置信号と一致
する、つまりフレーム位置にフレームビットがあるデー
タを選び出すセレクタである。該セレクタ１４の出力
は、復号部２０（図１参照）に入る。このように構成さ
れた装置の動作を説明すれば、以下のとおりである。
【００１１】マスタチャネルのフレーム同期回路１０
（図１ではｎチャネル）では、回路内のフレームカウン
タ（図示せず）によりフレームハンティングを行い、デ
ータ中に周期的に挿入してあるフレームビットを検出す
る。フレームビットの位置が検出されたら、この位置を
示すパルス（フレーム位置信号）がマスタチャネルのフ
レーム同期回路１０から他の（スレーブの）フレーム同
期回路１０に送られる。
（図１ではｎチャネル）では、回路内のフレームカウン
タ（図示せず）によりフレームハンティングを行い、デ
ータ中に周期的に挿入してあるフレームビットを検出す
る。フレームビットの位置が検出されたら、この位置を
示すパルス（フレーム位置信号）がマスタチャネルのフ
レーム同期回路１０から他の（スレーブの）フレーム同
期回路１０に送られる。
【００１２】各スレーブチャネルでは、送られてきたフ
レーム位置信号の位置の近傍のビット位置からデータ中
のフレーム検出を開始する。具体的には、先ず自己のチ
ャネルから入ってくるデータをビット遅延回路１１で、
フレームビット位置を中心にしてその前後にｍビットず
らしたデータを得る。比較回路１２は、ビット遅延回路
１１の各ビットと、マスタチャネルからのフレーム位置
信号との比較を同時並列的に行う。各比較回路１２の出
力は、保護回路１３に入り、例えば５段の後方保護が行
われ、フレームビット位置が正しいか判定される。
レーム位置信号の位置の近傍のビット位置からデータ中
のフレーム検出を開始する。具体的には、先ず自己のチ
ャネルから入ってくるデータをビット遅延回路１１で、
フレームビット位置を中心にしてその前後にｍビットず
らしたデータを得る。比較回路１２は、ビット遅延回路
１１の各ビットと、マスタチャネルからのフレーム位置
信号との比較を同時並列的に行う。各比較回路１２の出
力は、保護回路１３に入り、例えば５段の後方保護が行
われ、フレームビット位置が正しいか判定される。
【００１３】セレクタ１４は、各保護回路１３の出力を
受けて、正しいフレーム位置にフレームビットがあるデ
ータを選び出して出力する。図３はフレーム同期回路の
動作を示すタイムチャートである。（ａ）はフレーム位
置信号、（ｂ）は２ｍ＋１個のデータ、（ｃ）はセレク
タ出力である。図より明らかなように、フレーム位置信
号と一致する位置のデータをセレクタ１４でセレクトし
て出力していることが分かる。
受けて、正しいフレーム位置にフレームビットがあるデ
ータを選び出して出力する。図３はフレーム同期回路の
動作を示すタイムチャートである。（ａ）はフレーム位
置信号、（ｂ）は２ｍ＋１個のデータ、（ｃ）はセレク
タ出力である。図より明らかなように、フレーム位置信
号と一致する位置のデータをセレクタ１４でセレクトし
て出力していることが分かる。
【００１４】このように、本発明によれば２ｍ＋１個の
データを逐次比較処理する従来の方式に比較して２ｍ＋
１個のデータを同時比較処理しているので、フレームビ
ット位置検出に要する時間を短縮することが可能とな
る。このようにして選択された各チャネルのデータは復
号部２０に入り、データの復号処理が行われ、出力され
る。
データを逐次比較処理する従来の方式に比較して２ｍ＋
１個のデータを同時比較処理しているので、フレームビ
ット位置検出に要する時間を短縮することが可能とな
る。このようにして選択された各チャネルのデータは復
号部２０に入り、データの復号処理が行われ、出力され
る。
【００１５】図４は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。図に示す実施例は、データチャネル数３チャネル
で、第３チャネルをマスタチャネルとした場合を示して
いる。マスタのフレーム同期回路１０からは、フレーム
位置信号が出力され、残りのスレーブ用のフレーム同期
回路１０に入力されている。２１は各チャネルのフレー
ム同期回路１０の出力を受けて、既に符号化装置（図示
せず）の方でスクランブルされた信号を元のデータの状
態に戻すデスクランブラ、２２はマスタチャネルのフレ
ーム同期回路１０から出力されるフレーム位置信号をト
リガとしてＰＮパターン（擬似ランダム符号）を出力す
るＰＮパターン発生回路である。
ク図である。図１と同一のものは、同一の符号を付して
示す。図に示す実施例は、データチャネル数３チャネル
で、第３チャネルをマスタチャネルとした場合を示して
いる。マスタのフレーム同期回路１０からは、フレーム
位置信号が出力され、残りのスレーブ用のフレーム同期
回路１０に入力されている。２１は各チャネルのフレー
ム同期回路１０の出力を受けて、既に符号化装置（図示
せず）の方でスクランブルされた信号を元のデータの状
態に戻すデスクランブラ、２２はマスタチャネルのフレ
ーム同期回路１０から出力されるフレーム位置信号をト
リガとしてＰＮパターン（擬似ランダム符号）を出力す
るＰＮパターン発生回路である。
【００１６】２３は各スクランブラ２１の出力を受け
て、既に符号化装置（図示せず）の方でビット入れ替え
が行われているデータを元のデータの状態に戻す入れ替
え回路、３０は、各入れ替え回路２３の出力を受けてシ
リアルデータを４チャネルのパラレルデータにシリアル
／パラレル（Ｓ／Ｐ）変換するＳ／Ｐ変換回路である。
該Ｓ／Ｐ変換回路３０は、３個の１：４デマルチプレク
サ（ＤＭＵＸ）２４より構成されている。各チャネルの
データが４個のチャネルに分配される結果、Ｓ／Ｐ変換
回路３０からは、合計で１２チャネルのデータが出力さ
れることになる。デスクランブラ２１，ＰＮパターン発
生回路２２，入れ替え回路２３及びＳ／Ｐ変換回路３０
とにより図１の復号部２０を構成する。なお、同期用の
クロックは全ての回路に入っている。このように構成さ
れた回路の動作を説明すれば、以下のとおりである。
て、既に符号化装置（図示せず）の方でビット入れ替え
が行われているデータを元のデータの状態に戻す入れ替
え回路、３０は、各入れ替え回路２３の出力を受けてシ
リアルデータを４チャネルのパラレルデータにシリアル
／パラレル（Ｓ／Ｐ）変換するＳ／Ｐ変換回路である。
該Ｓ／Ｐ変換回路３０は、３個の１：４デマルチプレク
サ（ＤＭＵＸ）２４より構成されている。各チャネルの
データが４個のチャネルに分配される結果、Ｓ／Ｐ変換
回路３０からは、合計で１２チャネルのデータが出力さ
れることになる。デスクランブラ２１，ＰＮパターン発
生回路２２，入れ替え回路２３及びＳ／Ｐ変換回路３０
とにより図１の復号部２０を構成する。なお、同期用の
クロックは全ての回路に入っている。このように構成さ
れた回路の動作を説明すれば、以下のとおりである。
【００１７】マスタチャネルのフレーム同期回路１０で
は、例えばフレーム長３８４ビット（１９２ビット毎の
交番符号）として、１ビットシフト方式でフレームビッ
ト位置を検出する。この位置を示すパルス（フレーム位
置信号 パルス周期３８４ビット）は、残りの各スレー
ブのフレーム同期回路１０に送られる。
は、例えばフレーム長３８４ビット（１９２ビット毎の
交番符号）として、１ビットシフト方式でフレームビッ
ト位置を検出する。この位置を示すパルス（フレーム位
置信号 パルス周期３８４ビット）は、残りの各スレー
ブのフレーム同期回路１０に送られる。
【００１８】各スレーブチャネルでは、送られてきたフ
レーム位置信号の位置を中心として前後２ビットずつ
（ｍ＝２）ずらした５個のデータ（それぞれ位相が１ビ
ットずつずれている）の中から、マスタチャネルから送
られてきたフレームビットとの比較を、それぞれ５個の
データに対して並列に存在する比較回路１２（図２参
照）により行う。
レーム位置信号の位置を中心として前後２ビットずつ
（ｍ＝２）ずらした５個のデータ（それぞれ位相が１ビ
ットずつずれている）の中から、マスタチャネルから送
られてきたフレームビットとの比較を、それぞれ５個の
データに対して並列に存在する比較回路１２（図２参
照）により行う。
【００１９】比較回路１２の出力はシフトレジスタで構
成される保護回路１３（図２参照）に送られる。そし
て、該保護回路１３で数回の連続した一致を検出する。
例えば５段の後方保護をかける場合、後方に続く５フレ
ームのフレームビット位置が一致することを確認する。
そして、一致があればこのビットはスレーブチャネルの
フレームビットと認識され、このあとのセレクタ１４
（図２参照）によりフレームビット位置の検出が終了す
る。
成される保護回路１３（図２参照）に送られる。そし
て、該保護回路１３で数回の連続した一致を検出する。
例えば５段の後方保護をかける場合、後方に続く５フレ
ームのフレームビット位置が一致することを確認する。
そして、一致があればこのビットはスレーブチャネルの
フレームビットと認識され、このあとのセレクタ１４
（図２参照）によりフレームビット位置の検出が終了す
る。
【００２０】このように、一括して並列的にフレーム同
期を行うことができ、逐次的に比較処理する従来方式よ
りもフレーム同期時間を短縮することができる。逐次処
理方式の場合、同期復帰時間Ｔｓ（フレーム長）は
期を行うことができ、逐次的に比較処理する従来方式よ
りもフレーム同期時間を短縮することができる。逐次処
理方式の場合、同期復帰時間Ｔｓ（フレーム長）は
【００２１】
【数１】
【００２２】で与えられる。ここで、Ｎはフレームのビ
ット長、ｒはサブフレームビット長、Ｍ＝２ｍ＋１、ｐ
はマーク率（出現確率）、Ｔｐは同期保護時間（フレー
ム長）である。一方、本発明の並列処理方式では、
ット長、ｒはサブフレームビット長、Ｍ＝２ｍ＋１、ｐ
はマーク率（出現確率）、Ｔｐは同期保護時間（フレー
ム長）である。一方、本発明の並列処理方式では、
【００２３】
【数２】
【００２４】で与えられる。ここで、Ｎ＝３８４、ｒ＝
１２、Ｍ＝５，ｐ＝０．５で後方保護５段とすると、前
記（１），（２）式はそれぞれ以下のようになる。先
ず、逐次比較方式のＴｓは
１２、Ｍ＝５，ｐ＝０．５で後方保護５段とすると、前
記（１），（２）式はそれぞれ以下のようになる。先
ず、逐次比較方式のＴｓは
【００２５】
【数３】
【００２６】となる。これに対し、本発明の並列処理方
式では、Ｔｓは
式では、Ｔｓは
【００２７】
【数４】
【００２８】となる。以上より、本発明では、フレーム
同期時間は従来の逐次比較方式の１／５ですむことにな
る。以上の動作により、マスタチャネル及びスレーブチ
ャネルのフレーム同期が完了する。この後、３個のチャ
ネルのデータはデスクランブラ２１により、伝送符号化
処理装置（図示せず）でスクランブルされたデータとデ
スクランブラ回路内にあるＰＮパターン発生回路２２か
らのＰＮ符号（例えば７段のＰＮ符号）との排他的論理
和をとり、スクランブルされる前の状態のデータに戻さ
れる。更に、入れ替え回路２３では、ビット入れ替えが
行われる前のデータにビット位置変換され、デマルチプ
レクサ２４でＰ／Ｓ変換されていたデータをＳ／Ｐ変換
してデータの復号が完了する。
同期時間は従来の逐次比較方式の１／５ですむことにな
る。以上の動作により、マスタチャネル及びスレーブチ
ャネルのフレーム同期が完了する。この後、３個のチャ
ネルのデータはデスクランブラ２１により、伝送符号化
処理装置（図示せず）でスクランブルされたデータとデ
スクランブラ回路内にあるＰＮパターン発生回路２２か
らのＰＮ符号（例えば７段のＰＮ符号）との排他的論理
和をとり、スクランブルされる前の状態のデータに戻さ
れる。更に、入れ替え回路２３では、ビット入れ替えが
行われる前のデータにビット位置変換され、デマルチプ
レクサ２４でＰ／Ｓ変換されていたデータをＳ／Ｐ変換
してデータの復号が完了する。
【００２９】上述の実施例では、並列チャネル数として
３チャネルの場合を例にとったが、本発明はこれに限る
ものではなく、任意のチャネル数で用いることができ
る。
３チャネルの場合を例にとったが、本発明はこれに限る
ものではなく、任意のチャネル数で用いることができ
る。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よればマスタスレーブ方式を採用することにより、回路
規模を減少することができ、更にフレーム同期処理にビ
ットデータの一括並列比較動作を行うことにより、フレ
ーム同期処理に要する時間を短縮することができる。こ
のように、本発明によれば回路規模を小さくすると共
に、フレーム同期完了までの時間を短くすることがで
き、実用上の効果が大きい。
よればマスタスレーブ方式を採用することにより、回路
規模を減少することができ、更にフレーム同期処理にビ
ットデータの一括並列比較動作を行うことにより、フレ
ーム同期処理に要する時間を短縮することができる。こ
のように、本発明によれば回路規模を小さくすると共
に、フレーム同期完了までの時間を短くすることがで
き、実用上の効果が大きい。
【図１】本発明の原理ブロック図である。
【図２】フレーム同期回路の具体的構成例を示すブロッ
ク図である。
ク図である。
【図３】フレーム同期回路の動作を示すタイムチャート
である。
である。
【図４】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図５】従来システムの概念図である。
１０ フレーム同期回路 ２０ 復号部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/08 H04L 7/00 H04L 25/02
Claims (2)
- 【請求項１】 複数の並列伝送路を介して入ってくる信
号に対し、信号の各チャネルでフレーム同期用ビットの
位置を複数ビット同時比較処理方式で検出し、フレーム
同期処理を行うフレーム同期回路と、これらフレーム同
期回路の出力を受けて、符号化されている信号を元の信
号の状態に戻して出力する復号部から構成される並列伝
送路復号化処理装置であって、 前記フレーム同期回路の任意の１つをマスタチャネルと
して、このマスタチャネルのフレーム同期回路で検出し
たフレーム位置信号を他のフレーム同期回路に通知し、
該他の各フレーム同期回路はスレーブチャネルとして機
能し、入力されるフレーム位置信号を基に、その近傍を
サーチしてそれぞれのフレームビット位置を検出してフ
レーム同期を行うようにしたものにおいて、 前記スレーブチャネルのフレーム同期回路は、 入力データをフレーム信号の位置を中心として前後ｍビ
ットずつずらした２ｍ＋１個のデータを保持するビット
遅延回路と、 該ビット遅延回路の各ビット出力と、フレーム位置信号
とを並列処理的に同時比較する比較回路と、 これら比較回路の出力を受けて同期誤りがないように保
護する保護回路と、 これら保護回路の出力を受け、フレームの位置にフレー
ムビットが存在する信号のみをセレクトするセレクタよ
り構成されることを特徴とする 並列伝送路復号化処理装
置。 - 【請求項２】 複数の並列伝送路を介して入ってくる信
号に対し、信号の各チャネルでフレーム同期用ビットの
位置を複数ビット同時比較処理方式で検出し、フレーム
同期処理を行うフレーム同期回路と、これらフレーム同
期回路の出力を受けて、符号化されている信号を元の信
号の状態に戻して出力する復号部から構成される並列伝
送路復号化処理装置であって、 前記フレーム同期回路の任意の１つをマスタチャネルと
して、このマスタチャネルのフレーム同期回路で検出し
たフレーム位置信号を他のフレーム同期回路に通知し、
該他の各フレーム同期回路はスレーブチャネルとして機
能し、入力されるフレーム位置信号を基に、その近傍を
サーチしてそれぞれのフレームビット位 置を検出してフ
レーム同期を行うようにしたものにおいて、 前記復号部は、 スクランブルされた信号を元の状態の信号に戻すデスク
ランブラと、 符号化の際、ビット入れ換えが行われた信号を再びビッ
ト入れ換えし、入れ換え前の元の信号の状態に戻す入れ
換え回路と、 符号化の際、ｋ多重化されたデータをｋ分離する複数の
１：ｋデマルチプレクサよりなるシリアル／パラレル変
換回路より構成されることを特徴とする 並列伝送路復号
化処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20049093A JP3224310B2 (ja) | 1993-08-12 | 1993-08-12 | 並列伝送路復号化処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20049093A JP3224310B2 (ja) | 1993-08-12 | 1993-08-12 | 並列伝送路復号化処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758737A JPH0758737A (ja) | 1995-03-03 |
| JP3224310B2 true JP3224310B2 (ja) | 2001-10-29 |
Family
ID=16425189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20049093A Expired - Fee Related JP3224310B2 (ja) | 1993-08-12 | 1993-08-12 | 並列伝送路復号化処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224310B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8036248B2 (en) * | 2008-10-29 | 2011-10-11 | Silicon Image, Inc. | Method, apparatus, and system for automatic data aligner for multiple serial receivers |
-
1993
- 1993-08-12 JP JP20049093A patent/JP3224310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758737A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| EP0610204B1 (en) | Line code using block inversion for high speed links | |
| US4920535A (en) | Demultiplexer system | |
| KR100318031B1 (ko) | 변환 제어 디지탈 신호 전송 시스템 | |
| US7949134B2 (en) | Multiplexed multilane hybrid scrambled transmission coding | |
| US20010008001A1 (en) | Switching system and scramble control method | |
| US5629983A (en) | Parallel transmission through plurality of optical fibers | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| JP3224310B2 (ja) | 並列伝送路復号化処理装置 | |
| JP3829702B2 (ja) | フレーム同期装置及び方法 | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JPH08195739A (ja) | ユニークワードパターン制御方式 | |
| US20020146085A1 (en) | System and method for establishing word synchronization | |
| KR20190096728A (ko) | 스크램블러와 디스크램블러를 이용한 동기화 및 정렬 방법 및 장치 | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JP3153975B2 (ja) | フレーム同期回路 | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| US20040091029A1 (en) | Data transmission interface | |
| JPS6096044A (ja) | 回線識別方式 | |
| JPH06104954A (ja) | データ転送方法 | |
| JPH07249997A (ja) | 並列処理復号器の時系列同期回路 | |
| JPH04344732A (ja) | データ伝送システム | |
| JPS615656A (ja) | デイジタル信号の分離伝送方式 | |
| JPS5871745A (ja) | 情報伝送方式 | |
| JPH0235840A (ja) | フレーム同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |